阅读说明：本技术 实现互连冗余的嵌入式快闪存储器体系结构 (Embedded flash memory architecture for implementing interconnect redundancy ) 是由 A·特罗亚 A·蒙代洛 于 2019-05-31 设计创作，主要内容包括：本公开涉及一种存储器体系结构,包括多个存储单元子阵列、多个连接到所述子阵列的读出放大器；多个原始焊盘；至少一个冗余焊盘；多条数据线；和连接到所述多个原始焊盘、所述多个冗余焊盘和所述数据线的冗余寄存器,当发现寻址的原始焊盘有缺陷时,所述冗余寄存器实现互连冗余并且将所述冗余焊盘的中一个连接到所述数据线。本公开还涉及包括存储器体系结构的片上系统SoC组件和包含在所述存储器体系结构中的互连冗余管理块。还描述了一种用于管理所述存储器体系结构和/或SoC的互连冗余的方法。(The present disclosure relates to a memory architecture comprising a plurality of sub-arrays of memory cells, a plurality of sense amplifiers connected to the sub-arrays; a plurality of original pads; at least one redundant pad; a plurality of data lines; and a redundancy register coupled to the plurality of original pads, the plurality of redundancy pads, and the data line, the redundancy register implementing interconnection redundancy and coupling one of the redundancy pads to the data line when the addressed original pad is found to be defective. The present disclosure also relates to a system-on-chip SoC component comprising a memory architecture and an interconnect redundancy management block comprised in said memory architecture. A method for managing interconnect redundancy of the memory architecture and/or SoC is also described.)

具体实施方式

参考那些图，本文将公开包括存储单元阵列的存储器体系结构，特别是设有实现互连冗余的选择电路的快闪存储器阵列。

图1A的示例实施例是包括快闪存储器子阵列110的存储器体系结构100，该存储器体系结构包括多个均具有相同结构的子阵列。

更具体地，快闪存储器子阵列110连接到读出放大器120，又连接到边界或Jtag单元130，能够分别管理输入和输出串行数据SIN和SOUT，以及输入和输出并行数据PIN和POUT。

输出并行数据POUT被提供给包括存储器体系结构100的SoC(未示出)。使用任何封装技术将存储器体系结构100连接到SoC。

如图1B所示，具有修改快闪存储器子阵列110的内部内容的能力的低信号计数接口140，特别是根据Jtag协议使用功能管脚和相应信号TDI、TDO、tms、tck、trst的低信号计数接口，也可以包含在存储器体系结构100内，在读出放大器120和SoC之间，连接到Jtag单元130，其并行输出POUT形成带有SoC的互连信道150。

如将在以下描述中说明的，存储器体系结构100实现互连冗余，该互连冗余能够修正与存储器体系结构100和包括其的Soc之间的互连相关的缺陷。为存储器体系结构的每个子阵列复制冗余，子阵列输出是带有SoC的互连信道150，图中未示出。

具体地，互连缺陷与有缺陷的焊盘或有缺陷的焊盘之间的连接有关，并且根据本公开的实施例的存储器体系结构100为所有可能有缺陷或有缺陷连接的焊盘提供冗余。

根据将存储器体系结构细分为多个子阵列，每信道168个焊盘是用于将快闪存储器体系结构嵌入SoC中的当前目标实施方式。适当地，本公开涉及管理168个焊盘中的任何一个上的一或多个缺陷的存储器体系结构100。

图2A中示意性地示出，为了实现互连冗余，存储器体系结构100适当地包括冗余寄存器200。在工厂冗余的情况下使用Jtag端口对冗余寄存器200进行寻址，在现场冗余的情况下使用闪存控制器或主机对该冗余寄存器进行寻址，以便在有或没有低管脚计数接口140(诸如Jtag接口)的情况下正确设置冗余。

具体地，如图2A所示，对于快闪存储器子阵列110的每个扩展页面，冗余寄存器200通过足以识别有缺陷的焊盘的位数(例如8位)从通信信道接收连接到相应寻址焊盘的快闪存储器子阵列110的寻址存储单元的位地址，以能够对256个可能有缺陷的焊盘进行寻址，对于每信道168个焊盘的示例实施例来说，这已经足够了，因此能够管理一个有缺陷的焊盘。每个快闪存储器子阵列110的焊盘条在图2A中表示为210。

冗余寄存器200使用Jtag接口存储启用冗余的信息；当现场冗余(也称为即时冗余)实现并可用时，寄存器可在工厂和/或由快闪存储器控制器和/或SoC进行编程。更具体地，当实现即时冗余时，Jtag和/或SoC和/或主机可用于对寄存器进行编程。

此外，当被锁存时，地址总线用作与原始地址缓冲器相关联的原始数据缓冲器中的读取地址。

从下面的描述中可以清楚地看出，冗余寄存器200实现了逻辑拦截缺陷，该逻辑拦截缺陷始终开启并且比较存储器体系结构100的每个快闪存储器子阵列110和其所嵌入的SoC使用的任何地址，以确保数据正确路由到SoC。

当实现单焊盘冗余时，根据图2A中所示的实施例，冗余寄存器200包括第一部分220，为表示冗余的用法的1位冗余标志(开启/关闭)，第二部分230，用于存储168个焊盘中有缺陷的焊盘的位置或地址，和第三部分240，用于存储用作冗余资源的备用焊盘的又一位置或地址。

当实现多焊盘冗余时，根据图2B中所示的用于多达4个焊盘冗余的实施例，冗余寄存器200包括第一部分220，为表示冗余的用法的1位冗余标志(开启/关闭)，第二部分230，包括4个(在此描述的示例中)位组以存储168个焊盘中有缺陷的焊盘的四个位置或地址(例如，每组包含8位，以能够对256种可能的组合进行寻址，从而对168个可能有缺陷的焊盘中的一个进行寻址)和第三部分240，用于存储用作冗余资源的四个备用焊盘的又一位置或地址。

可以指出，多焊盘冗余因此通过增加第二部分230的有缺陷的焊盘位置字段和通过增加第三部分240的冗余资源位来实现；根据示例，参考图2B所示的实施例，有缺陷的焊盘位置字段为8位，因此第二部分230为8位乘以4，即可用于冗余的焊盘数量，同样，冗余资源位最多为4，每个位都可以根据以下逻辑拦截信道中的故障焊盘：

位0：冗余资源焊盘0

位1：冗余资源焊盘1

位2：冗余资源焊盘2

位3：冗余资源焊盘3

更具体地，根据本公开的单焊盘冗余实施例，仅使用备用焊盘，第三部分240为1位字段，本质上是又一标志。在一些实施例中，不使用这样的第三部分或又一标志，并且直接激活唯一冗余资源焊盘；例如，焊盘可以是硬接线的。根据多焊盘冗余实施例，使用不止一个备用焊盘，第三部分240大于一位，例如，4位字段能够实现备用焊盘的多达四个冗余位置或地址，与第二部分230的四个8位字段。

因此可以指出，冗余寄存器200的第一部分220是表示冗余开启的标志，冗余寄存器200的第二部分230是焊盘有缺陷的区域，而冗余寄存器200的第三部分240是冗余资源字段。

根据该实施例，当发现焊盘有缺陷时，其地址被存储在第二部分230中并且第一部分220的冗余标志被启用(开启)，使得已被存储在第三部分240中的又一启用信号启用的其中一个冗余焊盘与有缺陷的焊盘进行切换。换言之，当第一部分220的冗余标志开启时，对应的逻辑拦截缺陷始终是开启的，并比较每个快闪存储器子阵列110所使用的任何地址来替代与被发现有缺陷的焊盘对应的存储单元的地址。

具体地，第一部分220的冗余标志是开启的，为冗余资源的第三部分240的内容用于向SoC发送数据。

在正常运行期间，对焊盘的范围进行监测，并与整个启用冗余寄存器的有缺陷的焊盘位置段的范围进行比较；当对有缺陷的位置进行寻址时，执行具有冗余资源的切换，检查第一部分220的冗余标志的自身状态：启用或禁用，即开启或关闭。

在设置启用状态(开启)的情况下，使用多信道MUX路由地址存储在第三部分240中的冗余焊盘，以替换地址存储在第二部分230中的有缺陷的焊盘。

在每个子阵列中复制冗余寄存器200，并且相应部分220、230和240的内容存储在快闪存储器配置区域中，因为相应的存储数据作为其他设置数据仅存储一次。

如已经指出的，根据本公开的实施例，在快闪存储器体系结构100和其所嵌入的SoC通电之后，冗余始终开启，以便即在本描述中以168个焊盘为例的情况下持续监测通信信道。

在多层存储器结构100的情况下，有缺陷的焊盘将替换连接到该有缺陷的焊盘的所有层面或页面。

例如，在嵌入式快闪存储器替换体系结构的情况下，如图2C中示意性所示，冗余寄存器200(也表示为Red_R)通常分成高页面200H和低页面200L。

根据上述互连冗余机制，如果发现有缺陷的焊盘并且第一部分220的冗余标志被启用(开启)，冗余寄存器200用于在高页面200H中用冗余单元地址240H替换原始单元地址230H，以及在低页面200L中用冗余单元地址240L替换原始单元地址230L。如果使用的焊盘中存在缺陷，就灵活的TDI而言，焊盘冗余适用于子阵列的所有扩展页面和其中的任何数据。

具体地，当冗余标志220被启用或开启时，MUX 250将接收冗余单元240H和240L的输出并行数据POUT而不是原始单元230H和230L的输出并行数据POUT。下面参考图3A和3B对MUX 250功能进行描述。

如图3A所示，存储器体系结构100具体可以包括用于实现根据本公开的实施例的互连冗余的选择电路300。

具体地，选择电路300连接到存储器体系结构100的焊盘，并且从冗余寄存器200接收地址和启用信号，所述焊盘表示为原始焊盘OP以及至少一个冗余焊盘RP。

更具体地，选择电路300包括插在多条数据线DL和原始焊盘OP之间的第一开关SW1和插在数据线DL和冗余焊盘RP之间的第二开关SW2。第一开关SW1由第一冗余信号RS1驱动，该第一冗余信号是通过反相门INV获得存储在冗余寄存器200的第一部分220中的冗余标志的反相值，而第二开关SW2由通过逻辑门LG获得存储在冗余寄存器200的第三部分240中的第一冗余信号RS1和第二冗余信号RS2之间的组合驱动，该逻辑门LG是与门。

在图3A的示例实施例中，通信信道向冗余寄存器200提供地址，该地址对应于被发现连接到在正确运行的原始焊盘OP的位，其地址AddOP存储在冗余寄存器200的第二部分230中。具体地，存储页面的位#4(000……1000)连接到“正确”焊盘，即无缺陷的原始焊盘OP。

在这种情况下，存储在第一部分220中的启用标志被设置为等于1，使得第一冗余信号RS1被设置为等于0并且第一开关SW1由等于1的反相值关闭。此外，独立于第二冗余信号RS2的值，由于第一冗余信号RS1被设置为等于0，逻辑门LG打开第二开关SW2。

这样，数据线DL的数据就被提供给在正确运行的原始焊盘OP。

在图3B的示例实施例中，通信信道向冗余寄存器200提供地址，该地址对应于被发现连接到有缺陷的原始焊盘OP的位，其地址AddOP存储在冗余寄存器200的第二部分230中。具体地，存储页面的位#4(000……1000)连接到“不良”焊盘，即有缺陷的原始焊盘OP。

在这种情况下，存储在第一部分220中的启用标志被设置为等于0，使得第一冗余信号RS1被设置为等于1并且第一开关SW1由等于0的反相值打开。此外，第二冗余信号RS2的值被设置为等于1，使得还接收被设置为等于1的第一冗余信号RS1的逻辑门LG闭合第二开关SW2。

这样，数据线DL的数据提供给冗余焊盘RP，因此有效地绕过了未在正确运行的原始焊盘OP。

冗余寄存器200和选择电路300因此形成包含在存储器体系结构100中的互连冗余管理块。

虽然图3A和3B中所示的示例性配置涉及单个有缺陷的焊盘，但立即验证选择电路300是否可以通过增加寄存器的数量以存储有缺陷的焊盘和新焊盘来为任意数量的有缺陷的焊盘(最多168个)实现所提出的互连冗余。

存储器体系结构100可包含在，尤其是嵌入，片上系统(SoC)组件中，并且互连冗余可适用于连接到SoC的焊盘。

图4示意性地示出了用于管理包括多个存储单元子阵列和多个原始焊盘OP的存储器体系结构100的互连冗余的示例性方法，该方法400包括以下步骤：

-步骤410：验证其中一个原始焊盘OP是否在正确运行；和

-步骤420：如果原始焊盘OP在正确运行，则将原始焊盘OP连接到多条数据线DL；或者

-步骤430：如果原始焊盘OP未在正确运行，则将冗余焊盘RP连接到数据线DL。

更具体地，参考图5，方法500包括以下步骤：

-步骤510：使用Jtag接口存储启用冗余的信息；

-步骤520：将冗余标志存储在冗余寄存器200的第一部分220中以表示冗余焊盘RP的用法；第一冗余信号RS1与冗余标志相关联；

-步骤530：将要与冗余焊盘RP进行切换的有缺陷的原始焊盘OP的地址存储在冗余寄存器200的第二部分230中；和

-步骤540：将存储在冗余寄存器200的第三部分240中以在原始焊盘OP由于未正确运行而有缺陷时对冗余焊盘RP进行寻址；第二冗余信号RS2与存储在第三部分240中的地址相关联。

应注意，冗余寄存器200每快闪存储器子阵列110仅包括一个冗余标志。具体地，在多位置有缺陷的情况下，不重复启用冗余的冗余标志。

总而言之，本公开提供了一种包括多个子阵列的存储器体系结构，每个子阵列具有由连接到冗余寄存器的选择电路实现的互连冗余机制。

这样，潜在缺陷和/或寿命缺陷可以由包括存储器体系结构的SoC使用能够正确控制冗余寄存器从而正确控制连接到其上的选择电路的固件例程来即时修复。

需要强调的是，可以通过简单地管理要存储的地址和启用标志而根据需要自定义使用的冗余焊盘的数量。

实现互连冗余的示例性存储器体系结构还提高了存储器和Soc的安全性；特别是互连冗余允许重置由于有缺陷或有缺陷连接的焊盘引起的错误，从而增加ECC覆盖范围，ECC使系统免于单个缺陷。

此外，对于存储器体系结构的每个子阵列，适当地复制互连冗余。

还应注意，冗余寄存器(特别是在嵌入式快闪存储器替换设备中实现的冗余寄存器)位于读取页面的位重新路由到其他地方的SoC中。

这样，互连冗余是一种透明的策略。

此外，使用低信号计数接口140或Jtag接口对冗余寄存器进行寻址，带或不带灵活的TDI，这是一个可编程的选项，以提高整个存储器体系结构的工作性能。

冗余寄存器的大小将取决于可能的冗余焊盘的数量，完全互连冗余在理论上是可能的。

在实际的实施方式中，考虑到良率研究和/或焊盘拓扑，可以修正的可能冗余焊盘和缺陷的数量是有限的。在一些实施例中，每个信道(150或210)具有其自己的冗余焊盘资源以修复一或多个有缺陷的焊盘(在上述示例中的168个焊盘中)。在其他实施例中，冗余焊盘资源可以在不同的信道之间共享；例如，可对用于冗余的备用焊盘资源进行寻址以冗余系统的任何互连信道中的有缺陷的焊盘。例如，不同信道的冗余寄存器200可以标记启用了冗余(在第一部分220中)，存储故障焊盘的地址(在第二部分230中)并且存储(在第三部分240中)用作冗余资源的备用焊盘的位置或地址，该冗余资源是共享资源。

最后，需要强调的是，有缺陷的焊盘也存储在SoC中，以便能够读取冗余焊盘中的有缺陷的焊盘的内容，而不是原始焊盘的内容。

在上面的详细描述中，参考了构成其一部分的附图，并且在附图中通过图示的方式示出了特定示例。在附图中，相同的附图标记在几个视图中描述了基本相似的组件。在不脱离本公开的范围的情况下，可以利用其他示例，并且可以进行结构、逻辑和/或电气改变。

可以通过使用类似的数字来标识不同附图之间的类似元件或组件。应当理解，可以添加、交换和/或消除本文各种实施例中所示的元件，以便提供本公开的多个附加实施例。此外，如将被理解的，在诸图中提供的元件的比例及相对尺度意在说明本公开的各种实施例，并且不应被理解为限制性的。

如本文所使用，“一”、“一个”或“多个”有时可指代此类事物中的一或多个。“多个”事物意指两个或更多个。如本文所使用，术语“耦合”可包含在无中间元件的情况下的电耦合、直接耦合和/或直接连接(例如，通过直接物理接触)或使用中间元件间接耦合和/或连接。术语耦合还可以包含彼此合作或相互作用的两个或更多个元件(例如，在因果关系中)。

尽管本文已经示出和描述了特定示例，但是本领域普通技术人员将会理解，被计算以实现相同的结果的布置可以替代所示的特定实施例。本公开旨在覆盖本公开的一或多个实施例的修改或变化。应该理解，以上描述是以说明性的方式进行的，而非限制性的方式。本公开的一或多个示例的范围应当参考所附权利要求以及此类权利要求所赋予的等同物的全部范围来确定。