具体实施方式

下面结合附图对本发明提供的半导体器件及其制造方法的实施例做详细说明。

图2是本发明第一实施例的半导体器件的俯视示意图，图3是沿图2中B-B线的截面示意图。请参阅图2及图3，所述半导体器件包括半导体衬底200 及浅沟槽隔离结构210。

所述半导体衬底200可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI 等，根据器件的实际需求，可以选择合适的半导体材料作为所述半导体衬底 200，在此不作限定。在该实施例中，所述半导体衬底200为单晶硅衬底。

其中，所述半导体衬底200具有浅沟槽201及所述浅沟槽201限定的有源区202。在该实施例中，在所述半导体衬底200中采用光刻及刻蚀工艺形成所述浅沟槽201，所述浅沟槽201之间的区域即为所述有源区202。所述有源区 202沿设定方向C方向延伸，即所述有源区202的走向为C方向。

在沿一预设方向上，所述浅沟槽201具有交替排布的第一区域201A及第二区域201B，所述第一区域201A的宽度大于所述第二区域201B的宽度。其中，在图2中，采用虚线框示意性地圈出所述第一区域201A及所述第二区域 201B。

所述预设方向如图2所示的D方向。在所述D方向上，在间隔设置的两个有源区202之间，所述浅沟槽201的宽度较大，其为所述第一区域201A，在相邻设置的两个有源区202之间，所述浅沟槽201的宽度较小，其为所述第二区域201B。其中，所述预设方向为后续形成的字线的延伸方，所述字线周期性地经过所述第一区域201A、有源区202、所述第二区域201B及所述有源区202。经过所述第一区域201A的字线为通过字线(Passing WL)。所述预设方向(D方向)与所述有源区202的延伸方向(C方向)具有一夹角，该夹角取决于所述有源区202的制程。

所述浅沟槽隔离结构210填充在所述浅沟槽201内，以隔离所述有源区 202。在所述第一区域201A，所述浅沟槽隔离结构210至少包括依次设置的第一填充层210A及第二填充层210B，其中，所述第二填充层210B为低K介质层，在所述第二区域201B，所述浅沟槽隔离结构至少包括所述第一填充层 210A。

在本实施例中，在所述第一区域201A，所述浅沟槽隔离结构210为两层，其中，第一填充层210A覆盖所述浅沟槽201的侧壁，所述第二填充层210B 覆盖所述第一填充层210A的侧壁且填满所述浅沟槽；在所述第二区域201B，所述浅沟槽隔离结构210为一层，所述第一填充层210A覆盖所述浅沟槽201 侧壁且填满所述浅沟槽。

由于所述第一区域201A的宽度大于所述第二区域201B的宽度，在所述浅沟槽中形成第一填充层210A后，位于所述第一区域201A的浅沟槽201并未被填满，因此，在所述第一区域201A继续填充所述第二填充层210B。

所述第二填充层210B为低K介质层，其能够减少通过字线引发的寄生电容，进而减少漏电流。具体地说，请参阅图4，其为设置有字线的半导体器件的俯视示意图，多条字线220沿所述预设方向(D方向)依次穿过所述有源区 202及所述浅沟槽隔离结构210，即所述字线220周期性地依次经过所述第一区域201A、所述有源区202、所述第二区域201B及所述有源区202。在所述第一区域201A，由于所述第二填充层210B的存在，当经过所述第一区域201A 的字线开启时，所述第二填充层210B能够起到良好的隔离作用，能够防止所述字线220开启而引起电子流动至所述有源区202，从而避免位于所述第一区域201A的所述字线220与旁边经过有源区202且并未开启的字线之间的寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能。

举例说明，请继续参阅图4，以字线220-1、字线220-2、字线220-3为例，字线220-1沿D方向延伸，并周期性地依次经过所述第一区域201A、有源区 202、所述第二区域201B及所述有源区202，字线220-2沿D方向延伸，并周期性地依次经过所述第一区域201A、有源区202、所述第二区域201B及所述有源区202，字线220-3沿D方向延伸，并周期性地依次经过所述第一区域 201A、有源区202、所述第二区域201B及所述有源区202，当字线220-1启动而字线220-2及字线220-3未启动时，在所述第一区域201A，所述第二填充层 210B能够起到良好的隔离作用，能够防止所述字线220-1开启而引起电子流动 (沿C方向)至临近的所述有源区202，如图4所示的有源区202-1及202-2，从而避免位于所述第一区域201A的所述字线220-1与经过所述有源区202-1 及2020-2且并未开启的字线220-2及220-3之间的寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能。

进一步，所述第二填充层201B的介电常数小于或等于4，例如，为3左右，相对于氮化硅、氧化硅等介电常数较高的材料，所述第二填充层201B能够起到良好的隔离作用，避免寄生电容的产生，从而避免漏电流的产生。所述第二填充层201B的材料可为磷硅玻璃(phospho-silicate-glass，PSG)、硼磷硅玻璃(boro-phospho-silicate-glass，BPSG)、掺氟的硅酸盐玻璃(Fluorine-Doped Silicate Glass FSG)等低K介质材料。

进一步，在预设方向(D方向)上，所述第二填充层210B的宽度小于所述第一区域201A的宽度，且大于或者等于所述第一区域201A的宽度的三分之一，以在保持浅沟槽隔离结构的电气隔离性能的基础上，最大限度地减少通过字线引发的寄生电容，进而减少漏电流。

进一步，所述第一填充层210A为氧化物层，其可根据所述半导体衬底200 的材料而定，例如，在本实施例中，所述半导体衬底200为单晶硅衬底，则所述第一填充层210A为氧化硅层。在本发明其他实施例中，所述半导体衬底Ge 衬底，则所述第一填充层210A为可氮化物层。

本发明半导体器件能够利用第二填充层210B(低K介质材料)的隔离作用而阻挡电子的流通，从而避免了寄生电容的产生，从而避免了漏电流的产生，大大提高了半导体器件的电学性能，提高半导体器件的良率。

本发明还提供一半导体器件的第二实施例，请参阅图5，其为本发明第二实施例的半导体器件的截面示意图，该实施例与第一实施例的区别在于，在该实施例中，所述半导体器件的浅沟槽201还包括第三区域201C。所述第三区域201C的宽度大于所述第一区域201A的宽度，在所述第三区域201C，所述浅沟槽隔离结构210至少包括依次设置的所述第一填充层210A、所述第二填充层210B及第三填充层210C。即在所述第三区域201C，所述浅沟槽隔离结构210包括至少三层的填充层。

由于所述第三区域201C的宽度大于第一区域201B的宽度，则在浅沟槽 201内形成第一填充层210A、第二填充层210B后，位于所述第三区域201C 的浅沟槽201并未被填满，因此，需要采用第三填充层210C再次填充所述浅沟槽201。

进一步，所述第三填充层210C可为氮化物层，例如，氮化硅层。氮化物的热膨胀系数与半导体衬底的热膨胀系数接近，则在后续其他工艺的高温制程中可减小应力，提高半导体器件的性能。

进一步，在本实施例中，由于位于所述第三区域201C的浅沟槽201宽度与位于第一区域201A的浅沟槽201的宽度差别太大，则在形成第三填充层 210C后，在所述第三区域201C，所述浅沟槽隔离结构210还包括第四填充层 210D，所述第四填充层210D覆盖所述第三填充层210C且填满所述浅沟槽201。所述第四填充层210D可为氧化物层，例如，氧化硅层。

进一步，根据功能不同，所述半导体器件包括阵列区500及外围电路区 510，所述第一区域201A及所述第二区域201B位于所述阵列区500，所述第三区域201C位于所述外围电路区510。

本发明还提供一种上述半导体器件的制造方法。图6是本发明一实施例的半导体器件的制造方法的步骤示意图。请参阅图6，所述制造方法包括如下步骤：步骤S60，提供一半导体衬底，所述半导体衬底内具有浅沟槽及所述浅沟槽限定的有源区，在沿预设方向上，所述浅沟槽具有交替排布的第一区域及第二区域，所述第一区域的宽度大于所述第二区域的宽度；步骤S61，在所述浅沟槽内形成浅沟槽隔离结构，在所述第一区域，所述浅沟槽隔离结构至少包括依次设置的第一填充层及第二填充层，其中，所述第二填充层为低K介质层，在所述第二区域，所述浅沟槽隔离结构至少包括所述第一填充层。

图7A～图7H是本发明一实施例的半导体器件的制造方法的工艺流程图。

请参阅步骤S60、图7A及图7B，其中，图7A为俯视图，图7B为沿图 7A中B-B线的截面示意图，提供一半导体衬底200，所述半导体衬底200内具有浅沟槽201及所述浅沟槽201限定的有源区202，在沿预设方向上，所述浅沟槽201具有交替排布的第一区域201A及第二区域201B，所述第一区域 201A的宽度大于所述第二区域201B的宽度。

在该实施例中，在所述半导体衬底200中采用光刻及刻蚀工艺形成所述浅沟槽201，所述浅沟槽201之间的区域即为所述有源区202。所述有源区202 沿设定方向C方向延伸，即所述有源区202的走向为C方向。

在沿一预设方向(如图7A所示的D方向)上，所述第一区域201A及第二区域201B交替排列，所述第一区域201A的宽度大于所述第二区域201B的宽度。其中，在图7A中，采用虚线框示意性地圈出所述第一区域201A及所述第二区域201B。

进一步，在本实施例中，所述浅沟槽201还包括第三区域201C，所述第三区域201C的宽度大于所述第一区域201A的宽度。

进一步，在本实施例中，根据功能不同，本发明半导体器件包括阵列区500 及外围电路区510。其中，所述第一区域201A及所述第二区域201B位于所述阵列区500，所述第三区域201C位于所述外围电路区510。其中，在图7A中未绘示所述外围电路区510。

请参阅步骤S61及图7C～7F，在所述浅沟槽201内形成浅沟槽隔离结构 210，在所述第一区域201A，所述浅沟槽隔离结构210至少包括依次设置的第一填充层210A及第二填充层210B，其中，所述第二填充层210B为低K介质层，在所述第二区域201B，所述浅沟槽隔离结构210至少包括所述第一填充层210A。

进一步，在所述浅沟槽201的第三区域201C，所述浅沟槽隔离结构210 至少包括所述第一填充层210A、所述第二填充层210B及所述第三填充层 210C。

在本实施例中，在所述第一区域201A，所述第一填充层210A覆盖所述浅沟槽201的侧壁，所述第二填充层210B覆盖所述第一填充层210A的侧壁且填满所述浅沟槽；在所述第二区域201B，所述浅沟槽隔离结构210为一层，所述第一填充层210A覆盖所述浅沟槽201侧壁且填满所述浅沟槽；在所述第三区域201C，所述第一填充层210A覆盖所述浅沟槽201的侧壁，所述第二填充层210B覆盖所述第一填充层210A的侧壁，所述第三填充层210C覆盖所述第二填充层210B的侧壁。

在该实施例中，由于位于所述第三区域201C的浅沟槽201宽度与位于第一区域201A的浅沟槽201的宽度差别太大，则在形成第三填充层210C后，在所述浅沟槽内形成第四填充层210D，所述第四填充层210D覆盖所述第三填充层210C且填满所述浅沟槽201。

其中，所述第一填充层210A的材料可为氧化物，例如，氧化硅；所述第二填充层210B的材料为低K介质材料，例如，磷硅玻璃、硼磷硅玻璃、掺氟的硅酸盐玻璃等；所述第三填充层210C的材料可为氮化物，例如氮化硅；所述第四填充层210D的材料可为氧化物，例如氧化硅。

下面具体说明在本实施例中形成所述浅沟槽隔离结构的步骤。

请参阅图7C，在所述浅沟槽201内形成第一填充层210A。在所述第一区域201A，所述第一填充层210A覆盖所述浅沟槽201的侧壁，在所述第二区域 201B，所述第一填充层210A填满所述浅沟槽；在所述第三区域201C，所述第一填充层210A覆盖所述浅沟槽201的侧壁。

请参阅图7D，在所述浅沟槽201内形成第二填充层210B。在所述第一区域201A，所述第二填充层210B覆盖所述第一填充层210A且填满所述浅沟槽 201；在所述第二区域201B未形成所述第二填充层210B；在所述第三区域 201C，所述第二填充层210B覆盖所述第一填充层210A。

请参阅图7E，在所述浅沟槽201内形成第三填充层210C。在所述第一区域201A，未形成所述第三填充层210C；在所述第二区域201B未形成所述第三填充层210C；在所述第三区域201C，所述第三填充层210C覆盖所述第二填充层210B。

请参阅图7F，在所述浅沟槽201内形成第四填充层210D。在所述第一区域201A未形成所述第四填充层210D；在所述第二区域201B未形成所述第四填充层210D；在所述第三区域201C，所述第四填充层210D覆盖所述第三填充层210C并填满所述浅沟槽201。

在本发明其他实施例中，若不形成所述第四填充层210D，则在图7E所示的步骤中，在所述第三区域201C，所述第三填充层210C填满所述浅沟槽201。

进一步，在步骤S61后，还包括如下步骤：请参阅图7G及图7H，其中，图7G为俯视图，图7H为沿图7G中B-B线的截面示意图，形成多条字线220，所述字线220沿所述预设方向(D方向)依次穿过所述有源202区及所述浅沟槽隔离结构210。

所述字线220的形成方法可采用本领域常规的方法，不再赘述。

本发明制造方法在浅沟槽的第一区域201B(即通过字线经过的区域)设置第二填充层210B(即低K介质层)，大大减少通过字线引发的寄生电容，进而减少漏电流。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。