具体实施方式

开关模式功率转换器(例如，升压转换器、降压转换器、降压-升压转换器等)或功率转换级用于将第一电压(例如，输入电压)转换为第二电压(例如，输出电压)。此类功率转换器包括开关网络，该开关网络包括耦合到开关节点的一个或多个开关晶体管，该开关节点被切换以形成电路布置以引导电流通过能量存储电感器和/或对输出电容器充电/放电。此类电路布置供应负载电流并调节输出电压以在第二电压下保持基本稳定。

一些典型功率转换系统包括满足功能安全要求的方面。功能安全要求可以基于国际标准化组织(ISO)26262、国际电工委员会(IEC)61508等。ISO 26262是量产汽车中电气和/或电子系统的功能安全的国际标准。IEC 61508是与应用、设计、部署和维护自动保护或安全相关系统相对应的国际标准。

当为满足功能安全要求的功率转换系统(例如飞行器、陆地运载工具、海上运载工具等中的功率转换系统)供应电压时，功率MOSFET通常用作功率开关以关断来断开通向功率转换系统的部件的电压供应线。在安全关键故障的情况下，功率MOSFET断开电压供应线以便使功率转换系统进入安全状态。例如，当电源输入电压由于ECU的电源故障而出现过电压时，在运载工具中的电子控制单元(ECU)中的功率MOSFET可以断开通向ECU的电压供应线。

在一些典型功率转换系统中，功率MOSFET可以具有故障短路电路故障(例如，故障短路、故障短路故障、故障短路状况等)，其阻止功率MOSFET断开通向功率转换系统的相关部件的电压供应线以停止功率流动。故障短路可以对应于功率MOSFET的源极和漏极之间的短路(例如，短路电路、短路电路故障、短路电路状况等)。例如，损坏或故障的功率MOSFET的漏极到源极电阻可以是0-10欧姆范围内的电阻。在此类示例中，即使功率MOSFET被关断，这实际上应该使漏极和源极解耦以阻止电流流动，但低漏极到源极电阻仍然有助于电流流过功率MOSFET。因此，低漏极到源极电阻指示功率MOSFET的源极和漏极之间存在短路。即使在功率MOSFET关断时，低漏极到源极电阻也能提供电流流动通路。此类故障短路是功率转换系统中的潜在缺陷，需要检测或缓解，以满足ISO 26262、IEC 61508等的功能安全要求。

一些典型功率转换系统可以使用串联的两个功率转换器并监测每个功率转换器的输出电压以缓解故障短路。在此类典型系统中，如果与第一功率转换器相关联的第一输出或与第二功率转换器相关联的第二输出大于电压阈值，则功率转换器切断。然而，使用串联的两个功率转换器不会检测到与功率转换器的任何晶体管相关的故障短路，而仅仅确定功率转换器的输出中的错误。因此，使用串联的两个功率转换器增加成本、减少功率效率并减少在集成电路中的可以用于其他电路系统的可用面积，并且因此减少了集成电路可以提供的功能的数量。

一些典型功率转换系统可以包括与串联的两个功率MOSFET串联的功率转换器，以缓解故障短路。此类典型系统监测功率MOSFET中的第一个的输入电压和功率MOSFET中的第二个的输出电压。当输入电压或输出电压大于电压阈值时，功率转换器和功率MOSFET切断。然而，此类典型功率转换系统不会检测MOSFET中的故障短路，而是在两个功率MOSFET之一中发生故障短路之后缓解影响。此类典型系统假定不存在使两个功率MOSFET同时发生故障短路的共同根本原因。

本文公开的示例包括用以检测功率MOSFET中的故障短路故障的内置自测试(BIST)电路和相关方法。在一些公开的示例中，功率MOSFET在具有一个或多个功率转换级的电路中。示例BIST电路检测功率MOSFET的故障短路故障，与典型功率转换系统相比，具有降低的功率损耗和改善的功率效率。在一些公开的示例中，栅极驱动器电路包括BIST电路。当BIST电路被激活时，栅极驱动器电路控制功率MOSFET的栅极的电压以将功率MOSFET的漏极到源极电压(V_DS)调节到目标电压。

在一些公开的示例中，BIST电路包括比较器以响应于调节V_DS来检测栅极到源极电压(V_GS)是否跨过零伏(例如，V_GS变为负，V_GS执行过零(zero crossing))。当比较器检测到V_GS的过零时，示例BIST电路检测到功率MOSFET中的故障短路故障。在其他示例中，当在指定的时间间隔期满之后(例如，在BIST定时器期满后、在BIST定时器周期已经逝去之后等)比较器没有检测到V_GS的过零时，BIST电路可以确定不存在与功率MOSFET相关联的故障短路故障。在其他示例中，当在指定时间间隔期满之后V_DS不满足阈值(例如，V_DS阈值)时，BIST电路可以确定不存在与功率MOSFET相关联的故障短路故障。

在一些公开的示例中，示例栅极驱动器电路包括BIST电路，当BIST电路正在调节V_DS时，当漏极电压(V_D)或源极电压(V_S)中的至少一个满足阈值时，示例栅极驱动器电路检测到在一个或多个功率转换级中的一个的输出端处的过电压故障。在一些公开的示例中，在检测到功率转换级的输出端处的过电压时，栅极驱动器电路关断功率MOSFET。通过关断功率MOSFET，示例栅极驱动器电路降低了对功率MOSFET的损坏和/或改善(例如，增加、延长等)功率MOSFET的操作寿命。当功率转换系统中发生一个或多个故障时，通过关断功率MOSFET，示例栅极驱动器电路可以通过提供低于功能安全系统的受限最大操作电压的电源电压来促进功能安全系统的操作。

图1是包括串联耦合到第二典型功率转换级104的第一典型功率转换级102的第一典型功率转换系统100的示意图。第一功率转换级102将与电源106相关联的第一输入电压(Vbat)转换为第一输出电压(Vintm)。第一功率转换级102包括第一N沟道MOSFET 108、第二N沟道MOSFET 110、第一电感器112和第一电容器114。在操作中，第一N沟道MOSFET导通以促进电流从电源106流到第一电感器112。第一N沟道MOSFET关断并且第二N沟道MOSFET导通以促进电流从第一电感器112流向第一电容器114以将第一电容器114充电至Vintm。

在图1中，Vintm是输入到第二功率转换级104的电压。第二功率转换级104包括第三N沟道MOSFET 116、第四N沟道MOSFET 118、第二电感器120和第二电容器122。在操作中，第三N沟道MOSFET 116导通以促进电流从第一电容器114流到第二电感器120。第三N沟道MOSFET 116关断并且第四N沟道MOSFET 118导通以促进电流从第二电感器120流向第二电容器122以将第二电容器122充电至Vsys。因此，Vsys被提供给负载124。在图1中，负载124具有受限最大操作电压以符合功能安全要求。

在图1中，第一功率转换系统100包括电压监测电路126以监测功率转换级102、104的输出电压。电压监测电路126包括监测Vintm的第一比较器128和监测Vsys的第二比较器130。第一比较器128将Vintm与第一基准电压(Vref1)进行比较。第二比较器130将Vsys与第二基准电压(Vref2)进行比较。如果第一比较器128确定Vintm大于Vrefl或第二比较器130确定Vsys大于Vref2，则电压监测电路126关断功率转换级102、104。

不利的是，当电压监测电路126检测与输出电压Vintm和Vsys相关联的电压错误时，图1的第一功率转换系统100不检测与N沟道MOSFET 108、110、116、118相关联的故障短路。图1的第一功率转换系统100由于与第二功率转换级104相关联的热损失而具有低的功率效率。图1的第一功率转换系统100由于添加了第二功率转换级104而增加了成本。

图2是监测与第二典型功率转换系统200相关联的第一输出电压(Vsys)和第二输出电压(Vcca)的示意图。第二功率转换系统200包括图1的电源106、第一功率转换级102和电压监测电路126。在图2中，第一功率转换级102耦合到第一典型栅极驱动电源202和第五典型N沟道MOSFET 204。第五N沟道MOSFET 204串联耦合到第二典型栅极驱动电源206和第六典型N沟道MOSFET 208。在图2中，第一栅极驱动电源202经由第一典型开关210向第五N沟道MOSFET 204提供第一电流。在图2中，第二栅极驱动电源206经由第二典型开关212向第六N沟道MOSFET 208提供第二电流。

在操作中，电压监测电路126的第一比较器128确定Vsys是否大于Vrefl。电压监测电路126的第二比较器130确定Vcca是否大于Vref2。在图2中，Vcca对应于第六N沟道MOSFET208的输出电压。如果第一比较器128确定Vsys大于Vrefl或第二比较器130确定Vcca大于Vref2，则电压监测电路126关断第一功率转换级102并且将栅极驱动电源202、206与第五N沟道MOSFET 204和第六N沟道MOSFET 208断开。在图2中，电压监测电路126通过关断开关210、212来断开栅极驱动电源202、206。

不利的是，当电压监测电路126检测与Vsys和Vcca相关联的电压错误时，图2的第二功率转换系统200不检测到与第一N沟道MOSFET 108和第二N沟道MOSFET 110或第五N沟道MOSFET 204和第六N沟道MOSFET208相关联的故障短路。图2的第二功率转换系统200由于与第五N沟道MOSFET 204和第六N沟道MOSFET 208相关联的热损失而具有低的功率效率。图2的第二功率转换系统200由于添加了栅极驱动电源202、206、第五N沟道MOSFET 204和第六N沟道MOSFET 208以及开关210、212而增加了成本。图2的第二功率转换系统200包括第五N沟道MOSFET 204和第六N沟道MOSFET 208，其基于以下假设，即与Vcca相关联的电压错误不是基于导致第五N沟道MOSFET 204和第六N沟道MOSFET 208二者同时发生故障短路的共同根本原因。

图3是包括用于检测与示例晶体管304相关联的故障短路状况的第一示例内置自测试(BIST)电路302的第三示例功率转换系统300的示意图。在图3中，第一示例栅极驱动器电路303包括第一BIST电路302。第一栅极驱动器电路303是集成电路(例如集成电路芯片)。替代地，第一栅极驱动器电路303可以使用硬件逻辑、机器可读指令、硬件实施的状态机和/或它们的任何组合来实施。

第三功率转换系统300包括图1的电源106和第一功率转换级102。进一步描绘为耦合到第三功率转换系统300的是图1的负载124。替代地，负载124可以不耦合到第三功率转换系统300。在图3中，晶体管304是功率开关器件。在图3中，晶体管304是N沟道增强型MOSFET或MOSFET 304。在一些示例中，第一功率转换级102、第一栅极驱动器电路303和MOSFET 304被包括在同一集成电路中。替代地，第一功率转换级102、第一栅极驱动器电路303和/或MOSFET 304中的一个或多个可以被包括在分开的集成电路中。

MOSFET 304包括示例栅极(例如，栅极端子)306、示例漏极(例如，电流端子、漏极端子等)308和示例源极(例如，电流端子、源极端子等)310。在图3中，MOSFET 304具有对应于MOSFET 304的漏极到源极电阻的关联示例故障短路电阻312。在图3的图示的示例中，MOSFET 304的漏极308在示例功率转换级输出节点314处耦合到第一功率转换级102的第一电感器112和第一电容器114。MOSFET 304的源极310耦合到负载124。

在一些示例中，负载124与运载工具(例如，空中运载工具、陆地运载工具(例如，汽车)、海上运载工具等)相关联。例如，负载124可以是被包括在ECU中的一个或多个组件，和/或更一般地，负载124可以是运载工具的ECU。在这样的示例中，负载124可以对应于被包括在ECU中和/或以其他方式与ECU相关联的一个或多个处理器、非易失性存储器、易失性存储器等。在图3中，负载124具有受限最大操作电压。例如，负载124可以被设计为操作或运行以操作以符合和/或以其他方式满足功能安全要求、规范、标准等。替代地，负载124可以不限于受限最大操作电压。

在图3的图示的示例中，第一栅极驱动器电路303，和/或更一般地，第三功率转换系统300包括第一BIST电路302以对MOSFET 304执行BIST，并且第一BIST电路302在被激活或启用时将控制栅极306的电压(例如，栅极电压、V_G 316等)以将在漏极308和源极310两端的电压(例如，漏极到源极电压、V_DS 318等)调节到示例目标电压319(例如，目标漏极到源极电压319、目标V_DS 319等)。例如，第一BIST电路302可以执行故障短路BIST或BIST以检测与MOSFET 304相关联的故障短路状况。在图3中，目标V_DS 319对应于可变电压源342两端的电压。

在图3中，V_DS 318对应于示例漏极节点322处的示例漏极电压(V_D)320与示例源极节点326处的示例源极电压(V_S)324之间的电压差。通过调节V_DS 318，第一BIST电路302可以确定栅极306和源极310两端的电压(例如，栅极到源极电压、V_GS 328等)是否执行过零。例如，第一BIST电路302可以响应于第一BIST电路302调节V_DS 318来确定V_GS 328是否从正电压值移动到负电压值。在图3中，V_GS 328对应于V_G 316和V_S 324之间的电压差。

在图3的图示的示例中，第一栅极驱动器电路303包括第一示例比较器332、第二示例比较器334、第三示例比较器336、示例开关338、示例栅极驱动电源344和示例放大器346。在图3中，第一BIST电路302包括第一示例状态机340、示例可变电压源342和第四示例比较器348。

在一些示例中，第一BIST电路302是集成电路。例如，第一BIST电路302可以被包括在第一集成电路中，并且第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、放大器346、第一示例分压器354、第二示例分压器358和第三示例分压器360被包括在第二集成电路中，其中第一集成电路和第二集成电路被包括在对应于第一栅极驱动器电路303或者功率转换系统300的第三集成电路中。

在图3的图示的示例中，第一栅极驱动器电路303促进MOSFET 304的开关操作，并且在一些示例中，触发MOSFET 304的BIST。例如，第一栅极驱动器电路303可以通过使V_GS328高于MOSFET 304的导通电压阈值来引导放大器346增加V_G 316以导通MOSFET 304。在其他示例中，第一栅极驱动器电路303可以通过使V_GS 328低于MOSFET 304的关断电压阈值来引导放大器346降低V_G 316以关断MOSFET 304。

在图3的图示的示例中，第一状态机340是硬件实施的有限状态机。例如，第一状态机340可以对应于包括用于感测和/或测量功能的模拟外围设备的一个或多个微控制器(例如，一个或多个模拟微控制器)。在这样的示例中，第一状态机340可以包括一个或多个可编程增益放大器(PGA)、一个或多个比较器、一个或多个跨阻放大器、一个或多个运算放大器等，和/或其组合。在一些示例中，第一状态机340可以对应于执行机器可读指令的一个或多个控制器(例如，微控制器)。在一些示例中，第一状态机340可以由一个或多个模拟或数字电路、逻辑电路、(一个或多个)可编程处理器、(一个或多个)可编程控制器、(一个或多个)图形处理单元(GPU)、(一个或多个)数字信号处理器(DSP)、(一个或多个)专用集成电路(ASIC)、(一个或多个)可编程逻辑器件(PLD)和/或(一个或多个)现场可编程逻辑器件(FPLD)实施。

在图3的图示的示例中，可变电压源342耦合到第一状态机340。例如，可变电压源342可以耦合到第一状态机340的一个或多个引脚。在图3中，可变电压源342在被启用时在可变电压源342两端生成对应于目标V_DS 319的电压降(例如，50毫伏(mV)、100mV、200mV等)。例如，当目标V_DS 319为100mV且Vsys为5伏(V)时，可变电压源342在被启用时可以将放大器346的非反相输入端(例如，非反相电压输入端)处的电压从5V降低到4.9V(例如，4.9V＝Vsys-目标V_DS 319(例如，4.9V＝5V-0.1V))。在这样的示例中，放大器346可以降低V_G 316以尝试将放大器346的输入端之间的差值降低到零。

在一些示例中，可变电压源342是可变电阻器并且第一状态机340可以输出固定量的电流以生成可变电压。在一些示例中，可变电压源342是具有固定电阻的电阻器并且第一状态机340可以输出可变量的电流以生成可变电压。在图3中，栅极驱动电源344是固定电压源。例如，栅极驱动电源344可以输出比第一功率转换级102的输出电压(例如，Vsys)高12V的电压。在这样的示例中，当Vsys为5V时，栅极驱动电源344可以输出大约17V的电压。替代地，栅极驱动电源344可以输出不同的电压。替代地，栅极驱动电源344可以利用任何种类的设置转换器来实施。例如，栅极驱动电源344可以是电容电荷泵、电感升压转换器等。

在图3的图示的示例中，放大器346是运算放大器。放大器346的非反相输入端耦合到可变电压源342的负极端子，并且放大器346的反相输入端(例如，反相电压输入端)在第一示例节点350处耦合到第四比较器348。放大器346的反相输入端具有对应于V_S 324的电压。放大器346的功率输入端子耦合到栅极驱动电源344的正极端子并且放大器346的输出端经由开关338耦合到MOSFET 304的栅极306。在操作中，当非反相输入大于反相输入时，放大器346可以输出接近与栅极驱动电源344相关联的电压的电压。当反相输入大于非反相输入时，放大器346可以输出接近与示例接地轨356相关联的电压的电压。在图3中，第四比较器348是施密特触发器。替代地，第四比较器348可以是任何其他类型的比较器。第四比较器348的第一输入端耦合到第一节点350并且第四比较器348的第二输入端在第二示例节点352处耦合到放大器346的输出端。

在图3的图示的示例中，第一比较器332和第二比较器334是电压比较器。在图3中，第一比较器332的输出端子耦合到第二比较器334的输出端子。第一比较器332将(1)由第一分压器354缩放以生成第一比较电压的栅极驱动电源344的输出电压与(2)第一基准电压(Vref_Vsys)进行比较。Vref_Vsys对应于基准电压。基于Vref_Vsys和与第一分压器354相关联的第一缩放因子的乘积的电压对应于电压阈值，高于该阈值指示栅极驱动电源的故障。例如，如果栅极驱动电源344发生故障并向放大器346的功率输入端子提供高于典型栅极驱动电压，则第一比较器332可以使逻辑高为有效以切换开关338。通过切换开关338，V_G316被下拉到接地轨356以关断MOSFET304。例如，第一比较器332可以基于由第一分压器354缩放的栅极驱动电源344的输出大于电压阈值(例如，Vref_Vsys)来切换开关338。

在图3的图示的示例中，第二比较器334将(1)由第二分压器358缩放以生成第二比较电压的Vsys与(2)Vref_Vsys进行比较。基于Vref_Vsys和与第二分压器358相关联的第二缩放因子的乘积的电压对应于电压阈值，高于该电压阈值指示第一功率转换级102的故障。当由第二分压器358缩放的Vsys大于Vref_Vsys时，第二比较器334使逻辑高为有效以切换开关338。通过切换开关338，V_G 316被拉到接地轨356以关断MOSFET 304。例如，如果第一功率转换级102发生故障并生成高于典型Vsys，则第二比较器334可以基于由第二分压器358缩放的Vsys大于电压阈值(例如，Vref_Vsys)来切换开关338。

在图3中，第三比较器336将(1)由第三分压器360缩放以生成第三比较电压的源极电压324(也表示为Vcca)与(2)第二基准电压(Vref_Vcca)进行比较。基于Vref_Vcca和与第三分压器360相关联的第三缩放因子的乘积的电压对应于电压阈值，高于该电压阈值指示第一功率转换级102的故障。例如，如果第一功率转换级102发生故障并生成高于典型Vsys，而第二比较器334未能检测到该故障，则V_S 324将高于典型Vcca，并且第三比较器336可以使逻辑高为有效以改变开关338的状态。通过改变开关338的状态，V_G 316被拉到接地轨356以关断MOSFET 304。在图3中，第三比较器336是电压比较器。替代地，第三比较器336可以是任何其他类型的比较器。

在一些示例中，第一状态机340响应于示例使能信号362触发、启用和/或以其他方式激活BIST。例如，使能信号362可以是控制信号、BIST触发(例如，BIST触发信号)、BIST使能信号等。在一些示例中，使能信号362由外部控制器、状态机等生成。在其他示例中，当负载124与运载工具相关联时，使能信号362可以由发动机点火或动力传动系点火操作生成。例如，当汽车的驾驶员或用户打开点火装置时，点火装置可以使逻辑高为有效以用于使能信号362。

在图3中，第一状态机340生成示例警报信号364以指示MOSFET 304具有故障短路。例如，当检测到MOSFET 304的故障短路时，第四比较器348可以使示例故障短路检测信号368为有效(例如使对应于逻辑高的信号为有效)。在这样的示例中，当V_G 316小于V_S 324时，这对应于V_GS 328为负(例如，MOSFET 304执行过零)，第四比较器348可以使故障短路检测信号368为有效。响应于第四比较器348使故障短路检测信号368为有效，第一状态机340生成警报信号364。在一些示例中，警报信号364被传输到耦合到第一栅极驱动器电路303和/或以其他方式与第一栅极驱动器电路303一起在电路中的控制器、硬件实施的状态机、逻辑电路等。例如，当检测到MOSFET 304的故障短路时，第一状态机340可以使警报信号364为有效。

在操作中，放大器346通过输出V_G 316的电压使V_GS 328大于MOSFET304的导通电压阈值来导通MOSFET 304。当MOSFET 304导通且未执行BIST时，V_DS 318近似为零，因为V_D 320和V_S 324近似为Vsys。因此，放大器346的非反相输入和反相输入近似为Vsys。当使能信号362对应于逻辑高时，第一状态机340激活MOSFET 304的BIST。响应于使能信号362为有效，第一状态机340生成示例控制信号366以引导可变电压源342生成在可变电压源342两端的目标V_DS 319并且致使在放大器346的非反相输入端处的电压减少目标V_DS 319。

当放大器346的非反相输入具有的电压小于放大器346的反相输入的电压时，放大器346尝试通过降低V_G 316(例如，从接近栅极驱动电源344的电压的第一电压降低到接近接地轨356的电压的第二电压)将V_DS调节到目标V_DS 319。如果MOSFET 304没有故障短路，则放大器346降低V_G 316，这使得V_GS 328降低直到V_DS 318增加到目标V_DS 319。当V_DS 318达到目标V_DS 319时，放大器346停止降低V_G 316和/或以其他方式将V_G 316维持在当前电压电平。在与BIST定时器相关联的时间量(例如，BIST定时器周期)已经逝去之后，第一状态机340确定MOSFET 304没有故障短路并且关断控制信号366。例如，因为当BIST定时器已经逝去时V_G 316大于V_S 324，所以第四比较器348可以不使故障短路检测信号368为有效。在一些示例中，第一状态机340包括计数器以执行和/或以其他方式促进BIST定时器的操作并确定BIST定时器周期是否已经逝去。

如果MOSFET 304确实有故障短路，则放大器346降低V_G 316，这使得V_GS 328降低直到V_G 316接近与接地轨356相关联的电压。例如，放大器346可以降低V_G 316直到放大器346不能进一步降低V_G 316，因为V_DS 318不会增加到目标V_DS 319。例如，V_DS 318可能不会增加到目标V_DS 319，因为MOSFET 318具有故障短路(例如，故障短路电阻312在0-10欧姆的范围内、0-20欧姆的范围内等)并且V_G 316的降低不会导致V_DS 318的对应增加。在降低V_G 316时，当V_G 316降低到V_S 324以下时，可以会发生V_GS 328的过零。例如，第四比较器348可以检测过零并且使故障短路检测信号368为有效并将有效的故障短路检测信号传输到第一状态机340。当第一状态机340基于故障短路检测信号368的有效而确定MOSFET 304具有故障短路时，第一状态机340使警报信号364为有效。

虽然图3中图示了实施第一栅极驱动器电路303的示例方式，但图3中图示的元件、过程和/或器件中的一个或多个可以以任何其他方式组合、划分、重新布置、省略、消除和/或实施。此外，第一比较器332、第二比较器334、第三比较器336、开关338、第一状态机340、可变电压源342、栅极驱动电源344、放大器346、第四比较器348、第一分压器354、第二分压器358、第三分压器360和/或更一般地，图3的第一栅极驱动器控制电路303可以由硬件、软件、固件和/或硬件、软件和/或固件的任何组合来实施。因此，例如，第一比较器332、第二比较器334、第三比较器336、开关338、第一状态机340、可变电压源342、栅极驱动电源344、放大器346、第四比较器348、第一分压器354、第二分压器358、第三分压器360和/或更一般地，第一栅极驱动器电路303中的任何一个可以由一个或多个模拟或数字电路、逻辑电路、(一个或多个)可编程处理器、(一个或多个)可编程控制器、(一个或多个)GPU、(一个或多个)DSP、(一个或多个)ASIC、(一个或多个)PLD和/或(一个或多个)FPLD来实施。当阅读本专利的任何装置权利要求或系统权利要求以涵盖纯软件和/或固件实施方式时，第一比较器332、第二比较器334、第三比较器336、开关338、第一状态机340、可变电压源342、栅极驱动电源344、放大器346、第四比较器348、第一分压器354、第二分压器358、第三分压器360和/或更一般地，第一栅极驱动器电路303中的至少一个在此明确定义为包括包含软件和/或固件的非暂时性计算机可读存储器件或存储盘，诸如非易失性存储器(例如，只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、闪存等)、易失性存储器(例如，同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)等，和/或任何其他类型的随机存取存储器(RAM)器件)等。更进一步，图3的第一栅极驱动器电路303可以包括一个或多个元件、过程和/或器件以附加于或代替图3中所图示的那些，和/或可以包括一个以上的任何或全部所图示的元件、过程和器件。如本文所用，短语“通信”(包括其变体)涵盖直接通信和/或通过一个或多个中间组件的间接通信，并且不需要直接物理(例如，有线)通信和/或持续通信，而是还包括以周期性间隔、预定间隔、非周期性间隔和/或一次性事件的选择性通信。

图4描绘了对应于第一BIST电路302和/或更一般地，图3的第一栅极驱动器电路303的操作的第一示例时序图形400和第二示例时序图形402。在图4中，第一时序图形400对应于当图3的MOSFET 304没有故障短路时第一BIST电路302的操作。在图4中，第二时序图形402对应于当MOSFET 304具有故障短路时第一BIST电路302的操作。在图4的时序图形400、402中描绘的是图3的目标V_DS 319、V_GS 328、V_DS 318和故障短路检测信号368的示例波形。

在第一时序图形400中，在第一示例时间(T₁)404处，图3的使能信号362可以为有效(例如，根据汽车点火)。响应于该有效，图3的第一状态机340可以通过生成图3的控制信号366来触发BIST以引导图3的可变电压源342从而将可变电压源342两端的电压增加到目标V_DS 319。在第一时序图形400中，在第一时间404处，图3的放大器346可以减少图3的V_G316以尝试将V_DS 318调节为目标V_DS 319。在第一时序图形400中，V_GS 328对应于图3的栅极驱动电源344的电压。

在第一时序图形400中，在第二示例时间(T₂)406处，V_DS 318达到对应于BIST的V_DS318的电压电平的目标V_DS 319。在第一时序图形400中，放大器346从第一时间404到第二时间406降低V_G 316以使V_GS 328从第一时间404处的第一电压降低到第二时间406处的第二电压。在第二时间406处，放大器346停止降低V_G 316以将V_GS 328维持在第二电压。在第一时序图形400中，V_GS 328在第一时间404和第二时间406处为正。因此，在第一时序图形中没有出现MOSFET 304的过零。

在第一时序图形400中，在第三示例时间(T₃)408处，第一状态机340可以使控制信号366为无效以使得在第四示例时间(T₄)410处可变电压源342的目标V_DS 319降低到零。在第三时间408处，放大器346增加V_G 316以使得V_GS 328增加回到触发BIST之前的电压电平(例如，第一时间404处的V_GS 328)。在第一时序图形400中，示例BIST定时器周期409在第一时间404处开始并且在第三时间408处结束。例如，第一状态机340可以响应于使控制信号366为有效而开始BIST定时器周期409(例如，使用被包括在第一状态机340中的计数器来触发或实例化BIST定时器周期409)并且当BIST定时器周期409结束时使控制信号366为无效。例如，第一状态机340可以在第一时间404处激活故障短路BIST并且在第三时间408终止故障短路。在第一时序图形400中，故障短路检测信号368不是有效的，因为V_GS 328在BIST定时器周期409期间没有过零。

在第二时序图形402中，在第一示例时间(T₁)412处，使能信号362可以为有效(例如，根据汽车点火)。响应于该有效，第一状态机340可以通过生成控制信号366以引导可变电压源342增加电压到目标V_DS 319来触发BIST。在第二时序图形402中，在第一时间412处，BIST定时器周期409开始。在第二时序图形402中，在第一时间412处，放大器346可以降低V_G316以尝试将V_DS 318调节到目标V_DS 319。

在第二时序图形402中，在第二示例时间(T₂)414处，V_DS 318没有达到对应于BIST的V_DS 318的电压电平的目标V_DS 319。在第二时序图形402中，放大器346从第一时间412到第二时间414降低V_G 316以使得V_GS 328从第一时间412处的第一电压降低到第二时间414处的第二电压。在第二时序图形402中，第一电压对应于栅极驱动电源344的电压并且第二电压近似为零。在第二时间414处，放大器346继续降低V_G 316，因为V_DS 318还没有达到目标V_DS319。当V_GS 328降低到零以下时(例如，大约在第二时间414)，第四比较器348使故障短路检测信号368为有效。例如，第一状态机340可以基于故障短路检测信号368的有效来确定MOSFET 304具有故障短路故障。在这样的示例中，第一状态机340可以基于故障短路检测信号368的有效而使图3的警报信号364为有效。在第二时序图形402中，在第三示例时间(T₃)416处，放大器346将V_G 316降低到大约为零，并且因此使得V_GS 328变为-Vsys，因为V_G 316为零并且图3的Vs 324为Vsys。

在第二时序图形402中，在第四示例时间(T₄)418处，BIST定时器周期409结束并且第一状态机340使故障短路检测信号368为无效。在第四时间418处，警报信号364在BIST定时器周期409期满之后保持有效。当BIST定时器周期409结束时，第一状态机340使控制信号166为无效并将与可变电压源342相关联的目标V_DS 319降低到零。当可变电压源342未被启用时，放大器346增加V_G 316以使得V_DS 318降低。在第五示例时间(T₅)420处，放大器346增加V_G 316以使得V_GS 328增加回到触发BIST之前的电压电平(例如，在第一时间412处的V_GS328)。

图5是包括用于检测与图3的MOSFET 304相关联的故障短路状况的第二示例BIST电路502的第四示例功率转换系统500的示意图。在图5中，第二示例栅极驱动器电路504包括第二BIST电路502。在图5中，第二栅极驱动器电路504是集成电路(例如，集成电路芯片)。替代地，可以使用硬件逻辑、机器可读指令、硬件实施的状态机和/或它们的任何组合来实施第二栅极驱动器电路504。

第四功率转换系统500包括图1的电源106和第一功率转换级102。进一步描绘为耦合到第四功率转换系统500的是图1的负载124。替代地，负载124可以不耦合到第四功率转换系统500。第四功率转换系统500包括图3的MOSFET 304。在一些示例中，第一功率转换级102、第二栅极驱动器电路504和MOSFET 304被包括在同一集成电路中。替代地，第一功率转换级102、第二栅极驱动器电路504和/或MOSFET 304中的一个或多个可以包括在分开的集成电路中。

在图5的图示的示例中，第二栅极驱动器电路504，和/或更一般地，第四功率转换系统500包括第二BIST电路502以对MOSFET 304执行BIST，并且第二BIST电路502在被激活或启用时将控制V_G 316以将V_DS 318调节到目标电压(例如，目标漏极到源极电压、目标V_DS等)。在图5的图示的示例中，第二栅极驱动器电路504包括图3的第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358和第三分压器360，以及示例数模(DAC)转换器512。在图5中，DAC 512是12位电压输出DAC。替代地，DAC 512可具有不同的分辨率和/或具有不同类型的输出(例如，电流输出)。

在图5的图示的示例中，第二栅极驱动器电路504促进MOSFET 304的开关操作，并且在一些示例中，触发MOSFET 304的BIST。例如，第二栅极驱动器电路504可以通过使V_GS328高于MOSFET 304的导通电压阈值来指导DAC 512增加V_G 316以导通MOSFET 304。在其他示例中，第二栅极驱动器电路504可以通过使V_GS 328低于MOSFET 304的关断电压阈值来引导DAC 512降低V_G 316以关断MOSFET 304。

在图5的图示的示例中，第二BIST电路502包括第二示例状态机506、第一示例模数(ADC)转换器508、第二示例ADC 510和图3的第四比较器348。在图5中，第一ADC 508和第二ADC 510是12位每秒200千采样(ksps)逐次逼近寄存器(SAR)ADC。替代地，ADC 508、510中的一者或两者可以具有不同的分辨率、采样率和/或以其他方式对应于不同类型的ADC。

在一些示例中，第二BIST电路502是集成电路。例如，第二BIST电路502可以被包括在第一集成电路中，并且第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358、第三分压器360和/或DAC 512被包括在第二集成电路中，其中第一集成电路和第二集成电路被包括在对应于第二栅极驱动器电路504或第四功率转换系统500的第三集成电路中。

在图5的图示的示例中，第一ADC 508的输出端耦合到第二状态机506，并且第一ADC 508的输入端耦合到栅极驱动电源344的负极端子、第二分压器358，并且在图3的漏极节点处耦合到图1的第一功率转换级102的输出端。在图5中，第二状态机506耦合到DAC 512的输入端。在图5中，栅极驱动电源344的正极端子耦合到DAC 512的功率输入端。在图5中，DAC 512的接地或参考输入端耦合到接地轨356。在图5中，DAC 512的输出端耦合到第四比较器348的反相输入端。在图5中，DAC 512的输出端经由开关338耦合到MOSFET 304的栅极306。在图5中，第二ADC 510的输入端在第一节点350处耦合到第四比较器348的非反相输入端。在图5中，第二ADC 510的输入端耦合到第三分压器360。在图5中，第二ADC 510的输入端在源极节点326处耦合到源极310和负载124。在图5中，ADC 510的输出端耦合到第二状态机506。

在图5的图示的示例中，第二状态机506是硬件实施的有限状态机。例如，第二状态机506可以对应于包括用于感测和/或测量功能的模拟和/或数字外围设备的一个或多个微控制器(例如，一个或多个数字微控制器)。在这样的示例中，第二状态机506可以包括一个或多个ADC、一个或多个DAC、一个或多个可编程增益放大器(PGA)、一个或多个比较器、一个或多个跨阻放大器、一个或多个运算放大器等，和/或其组合。在一些示例中，第二状态机506可以对应于执行机器可读指令的一个或多个控制器(例如，微控制器)。在一些示例中，第二状态机506可以由一个或多个模拟或数字电路、逻辑电路、(一个或多个)可编程处理器、(一个或多个)可编程控制器、(一个或多个)GPU、(一个或多个)DSP、(一个或多个)ASIC、(一个或多个)PLD和/或(一个或多个)FPLD来实施。

在操作中，响应于图3的使能信号362的有效，第二状态机506触发、启用和/或以其他方式激活MOSFET 304的BIST。在一些示例中，第二状态机506包括计数器以执行和/或以其他方式促进BIST定时器的操作并确定BIST定时器周期是否已经逝去。例如，当使能信号362为有效时，第二状态机506可以初始化计数器以开始BIST定时器周期。

在图5的图示的示例中，响应于使能信号362的有效，第二状态机506生成第一示例数字信号514到DAC 512。在图5中，第一数字信号514是控制信号。在图5中，第一数字信号514对应于当由DAC 512获得时被转换为输出电压的数字码(digital_code_Vgate)。例如，在第二状态机506触发BIST之前，第二状态机506可以生成第一数字码，第一数字码在由DAC512获得时由DAC 512转换以输出用于V_G 316的第一电压，其中第一电压是17V(例如，比Vsys高12V，其中Vsys是5V)。当第二状态机506触发BIST时，第二状态机506可以生成第二数字码，该第二数字码由DAC 512转换以输出用于V_G 316的8V的第二电压。例如，第二状态机506可以在BIST期间引导DAC 512输出小于第一电压的第二电压以调节V_DS 318。

在图5的图示的示例中，第二状态机506经由第二示例数字信号(digital_code_Vdrain)516和第三示例数字信号(digital_code_Vsource)518获得与MOSFET 304相关联的测量值。在图5中，第一ADC 508通过将对应于Vsys的V_D 320转换为数字码(例如，二进制值、十六进制值、机器可读值等)来生成第二数字信号516。例如，第二状态机506可以通过解码与第二数字信号516相关联的数字码来确定V_D 320。在图5中，第二ADC 510通过将对应于Vcca的V_S 324转换为数字码来生成第三数字信号518。例如，第二状态机506可以通过解码与第三数字信号518相关联的数字码来确定Vs 324。在这样的示例中，第二状态机506可以基于(1)由第二数字信号516指示的V_D 320和(2)由第三数字信号518指示的V_S 324之间的差值来确定V_DS 318。

在一些示例中，第二状态机506通过生成用于第一数字信号514的数字码来执行和/或以其他方式促进MOSFET 304的BIST，该数字码顺序地和/或迭代地降低V_G 316直到V_DS318满足阈值(例如，预先确定的电压阈值、存储在第二状态机506的存储器中的电压阈值的值等)。例如，第二状态机506可以生成第一数字码作为第一数字信号514以使得DAC 512输出用于V_G 316的第一电压。在这样的示例中，第二状态机506可以基于响应于施加到MOSFET304的栅极306的第一电压的第二数字信号516和第三数字信号518之间的差值来确定V_DS318。

如果V_DS 318不满足V_DS阈值，则第二状态机506可以生成第二数字码作为第一数字信号514，以使得DAC 512输出用于V_G 316的第二电压，其中第二电压小于第一电压。在一些示例中，第二状态机506可以生成(例如，重复生成)新的数字码作为第一数字信号514以使得DAC 512降低V_G 316直到下列项中的至少一个：BIST定时器期满、V_GS 328变为负并且使得发生过零，或V_DS 318满足V_DS阈值。例如，当V_G 316降低到第二电压使得V_GS 328变为负并使得发生过零时，第四比较器348可以使向第二状态机506的故障短路检测信号368为有效。因此，当故障短路检测信号368为有效时，第二状态机506可以使警报信号364为有效。

如果V_DS 318满足V_DS阈值，则第二状态机506可以维持V_G 316处于第二电压(例如，通过不生成不同的数字码作为第一数字信号514)。例如，第二状态机506可以将V_G 316维持在第二电压直到BIST定时器期满。当BIST定时器期满并且V_DS 318满足V_DS阈值时，第二状态机506可以确定MOSFET304没有故障短路。例如，第二状态机506可以生成第三数字码作为第一数字信号514以通过引导DAC 512输出第一电压作为V_G 316来终止BIST。

虽然图5中图示了实施第二栅极驱动器电路504的示例方式，但图5中所图示的元件、过程和/或器件中的一个或多个可以以任何其他方式组合、划分、重新布置、省略、消除和/或实施。此外，第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第四比较器348、第一分压器354、第二分压器358、第三分压器360、第二状态机506、第一ADC 508、第二ADC 510、DAC 512和/或更一般地，图5的第二栅极驱动器电路504可以由硬件、软件、固件和/或硬件、软件和/或固件的任何组合来实施。因此，例如，第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第四比较器348、第一分压器354、第二分压器358、第三分压器360、第二状态机506、第一ADC 508、第二ADC 510、DAC 512和/或更一般地，第二栅极驱动器电路504中的任何一个可以由一个或多个模拟或数字电路、逻辑电路、(一个或多个)可编程处理器、(一个或多个)可编程控制器、(一个或多个)GPU、(一个或多个)DSP、(一个或多个)ASIC、(一个或多个)PLD和/或(一个或多个)FPLD来实施。当阅读本专利的任何装置权利要求或系统权利要求以涵盖纯软件和/或固件实施方式时，第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第四比较器348、第一分压器354、第二分压器358、第三分压器360、第二状态机506、第一ADC 508、第二ADC 510、DAC 512，和/或更一般地，第二栅极驱动器电路504中的至少一个在此被明确定义为包括包含软件和/或固件的非暂时性计算机可读存储器件或存储盘，例如非易失性存储器、易失性存储器等。更进一步，图5的第二栅极驱动器电路504可以包括一个或多个元件、过程和/或器件以附加于或代替图5中所图示的那些，和/或可以包括一个以上的任何或全部所图示的元件、过程和器件。

图6描绘了对应于第二BIST电路502和/或更一般地，图5的第二栅极驱动器电路504的操作的第三示例时序图形600和第四示例时序图形602。在图6中，第三时序图形600对应于当图3和图5的MOSFET 304没有故障短路时的第二BIST电路502的操作。在图6中，第四时序图形602对应于当MOSFET 304具有故障短路时第二BIST电路502的操作。在图6的时序图形600、602中描绘的是图5的第一数字信号514、V_GS 328、V_D 320、V_S 324、第二数字信号516、第三数字信号518和故障短路检测信号368的示例波形。

在图6的时序图形600、602中，图5的栅极驱动电源344为附图标记604指定的范围内的电压输出提供支持。在图6的时序图形600、602中，模拟表示或格式的V_DS阈值(模拟V_DS阈值)由附图标记606指定，并且数字表示或格式的V_DS阈值(数字V_DS阈值)由附图标记608指定。数字V_DS阈值608对应于作为第二数字信号516的第一数字码与作为第三数字信号518的第二数字码之间的差值，其中第一数字码的值和第二数字码的值之间的差值对应于表示V_DS318的电压的模拟电压，这指示MOSFET 304的典型、正常和/或其他有效操作。

在图6的时序图形600、602中，数字表示或格式的V_GS阈值(数字V_GS阈值)由附图标记610指定。数字V_GS阈值610对应于作为第一数字信号514的第一数字码与作为第三数字信号518的第二数字码之间的差值，其中第一数字码的值和第二数字码的值之间的差值对应于表示V_GS 328的过零的模拟电压，这指示MOSFET 304的故障短路故障。

在第三时序图形600中，在第一示例时间(T₁)612处，图5的第二状态机506通过生成第一数字码作为第一数字信号514来调用、触发和/或以其他方式启动MOSFET 304的BIST以引导图5的DAC 512以将V_G 316从第一电压降低到小于第一电压的第二电压。通过将V_G316降低到第二电压，DAC 512使得V_GS 328在第一时间612处降低电压。在第一时间612处，第二状态机506通过基于第二数字信号516和第三数字信号518对应于近似相同的电压确定V_D320和V_S 324为近似相同的电压来确定V_DS 318近似为零。

在第三时序图形600中，在第二示例时间(T₂)614处，第二状态机506确定V_DS 318满足V_DS阈值。例如，第二状态机506可以确定与第二数字信号516和第三数字信号518相关联的数字值之间的差值满足数字V_DS阈值608(例如，存储在第二状态机506的存储器中的数字V_DS阈值608)，并且因此，指示V_DS 318满足模拟V_DS阈值606。在第二时间614处，第二状态机506可以确定与第一数字信号514和第三数字信号518相关联的数字值之间的差值不满足数字V_GS阈值610(例如，存储在第二状态机506的存储器中的数字V_GS阈值610)，并且因此，指示V_GS328没有执行过零。

在第三时序图形600中，第二状态机506通过生成(例如，迭代地生成)数字码以斜降V_G 316并且对应地斜降V_GS 328来降低(例如，迭代地降低)V_G 316。在第二时间614处，第二状态机506通过不生成数字码作为第一数字信号514来降低V_G 316，从而将V_G 316保持在相同的电压。在第二时间614处，V_GS 328为正并且MOSFET 304没有执行与V_GS 328相关联的过零。

在第三时序图形600中，在第三示例时间(T₃)616处，第二状态机506基于在示例BIST定时器周期618已经期满之后V_GS 328为正来确定MOSFET304没有故障短路。在第三时序图形600中，BIST定时器周期618在第一时间612处开始并且在第三时间616处终止。例如，第二状态机506可以使用被包括在第二状态机506中的计数器来触发或实例化BIST定时器周期618。在第三时间616处，第二状态机506通过生成数字码作为第一数字信号514以将V_G316增加到第一电压(例如，第一时间612处的第一电压)来终止MOSFET 304的BIST。响应于第二状态机506增加V_G 316，V_GS 328、V_D 320、V_S 324和V_DS 318的值返回到BIST前的值。

在第四时序图形602中，在第一示例时间(T1)620处，第二状态机506通过生成第一数字码作为第一数字信号514来激活MOSFET 304的BIST以引导DAC 512将V_G 316从第一电压降低至第二电压，其中第二电压小于第一电压。通过将V_G 316降低到第二电压，DAC 512使得V_GS 328在第一时间620处降低电压。在第一时间620处，第二状态机506通过基于第二数字信号516和第三数字信号518对应于近似相同的电压确定V_D 320和V_S 324为近似相同的电压来确定V_DS 318近似为零。

在第四时序图形602中，在第二示例时间(T₂)622处，当与第一数字信号514和第三数字信号518相关联的数字值之间的差值满足数字V_GS阈值610时第二状态机506检测到故障短路，并且因此，指示V_GS 328通过从正电压转变为负电压而执行了过零。在第二时间622处，第二状态机506确定与第二数字信号516和第三数字信号518相关联的数字值之间的差值不满足数字V_DS阈值608，并且因此，指示V_DS 318不满足模拟V_DS阈值606。在第二时间622处，图3和图5的第四比较器348使故障短路检测信号368为有效，V_GS 328变为负。在第二时间622处，第二状态机506基于故障短路检测信号368的有效而检测到和/或以其他方式确定MOSFET304具有故障短路故障。在第二时间622处，当检测到MOSFET 304的故障短路故障时，第二状态机506使警报信号364为有效。

在第四时序图形602中，在第三示例时间(T₃)624处，BIST定时器周期618结束并且第二状态机506使故障短路检测信号368为无效。当BIST定时器周期618结束时，第二状态机506生成数字码作为第一数字信号514以将V_G 316返回到BIST前的电平(例如，在第一时间620处的V_G 316的电压)。在第三时间624处，警报信号364在BIST定时器周期618期满之后保持有效。

图7是包括用于检测与图3的MOSFET 304相关联的故障短路状况的第三示例BIST电路702的第五示例功率转换系统700的示意图。在图7中，第三示例栅极驱动器电路704包括第三BIST电路702。在图7中，第三栅极驱动器电路704是集成电路(例如，集成电路芯片)。替代地，第三栅极驱动器电路704可以使用硬件逻辑、机器可读指令、硬件实施的状态机和/或它们的任何组合来实施。

第五功率转换系统700包括图1的电源106和第一功率转换级102。进一步描绘为耦合到第五功率转换系统700的是图1的负载124。替代地，负载124可以不耦合到第五功率转换系统700。第五功率转换系统700包括MOSFET 304。在一些示例中，第一功率转换级102、第三栅极驱动器电路704和MOSFET 304被包括在同一集成电路中。替代地，第一功率转换级102、第三栅极驱动器电路704和/或MOSFET 304中的一个或多个可以被包括在分开的集成电路中。

在图7的图示的示例中，第三栅极驱动器电路704，和/或更一般地，第五功率转换系统700包括第三BIST电路702以对MOSFET 304执行BIST，并且第三BIST电路702在被激活或启用时将控制V_G 316以将V_DS 318调节到目标V_DS。在图7的图示的示例中，第三栅极驱动器电路704包括图3的第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358和第三分压器360以及图5的DAC 512。

在图7的图示的示例中，第三栅极驱动器电路704促进MOSFET 304的开关操作，并且在一些示例中，触发MOSFET 304的BIST。例如，第三栅极驱动器电路704可以通过使V_GS328高于MOSFET 304的导通电压阈值来引导DAC 512增加V_G 316以导通MOSFET 304。在其他示例中，第三栅极驱动器电路704可以通过使V_GS 328低于MOSFET 304的关断电压阈值来指导DAC 512降低V_G 316以关断MOSFET 304。

在图7的图示的示例中，第三BIST电路702包括图5的第二状态机506、第一ADC 508和第二ADC 510。在图7中，第一ADC 508的输出端耦合到第二状态机506。在图7中，第一ADC508的输入端耦合到栅极驱动电源344的负极端子、第二分压器358，并且在图3的漏极节点322处耦合到图1的第一功率转换级102的输出端。在图7中，第二状态机506耦合到DAC 512的输入端。在图7中，栅极驱动电源344的正极端子耦合到DAC 512的功率输入端。在图7中，DAC 512的接地或参考输入端耦合到接地轨356。在图7中，DAC 512的输出端经由开关338耦合到MOSFET 304的栅极306。在图7中，第二ADC 510的输入端耦合到第三分压器360并且经由第三分压器360耦合到第三比较器336。在图7中，第二ADC 510的输入端在源极节点326处耦合到源极310和负载124。在图7中，ADC 510的输出端耦合到第二状态机506。

在一些示例中，第三BIST电路702是集成电路。例如，第三BIST电路702可以被包括在第一集成电路中，并且第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358、第三分压器360和/或DAC 512被包括在第二集成电路中，其中第一集成电路和第二集成电路被包括在对应于第三栅极驱动器电路704或第五功率转换系统700的第三集成电路中。

在操作中，响应于图3的使能信号362的有效，第二状态机506触发、启用和/或以其他方式激活MOSFET 304的BIST。响应于使能信号362的有效，第二状态机506生成第一数字码作为第一数字信号514并将其传输到DAC512以降低V_G 316以将V_DS 318调节到目标V_DS。在图7中，第二状态机506获得第二数字信号516和第三数字信号518。第二状态机506可以基于由第二数字信号516指示的V_D 320与由第三数字信号518指示的V_S 324之间的差值来确定V_DS 318。

在图7的图示的示例中，第二状态机506通过确定由第二数字信号516和第三数字信号518指示的电压差是否满足V_DS阈值来确定V_DS 318是否满足V_DS阈值。如果V_DS 318不满足V_DS阈值，则第二状态机506可以生成第二数字码作为第一数字信号514，以使DAC 512输出用于V_G 316的降低的电压。在一些示例中，第二状态机506可以生成(例如，重复生成)新的数字码作为第一数字信号514以使得DAC 512降低V_G 316直到下列项中的至少一个：BIST定时器期满、V_GS 328变为负以及使得发生过零，或V_DS 318满足V_DS阈值。如果降低V_G 316使得V_GS328变为负值，则第二状态机506可以确定MOSFET 304具有故障短路故障。当检测到MOSFET304的故障短路故障时，第二状态机506可以使警报信号364为有效。

如果第二状态机506确定V_DS 318满足V_DS阈值，则第二状态机506可以将V_G 316维持在当前电压(例如，通过不生成不同的数字码作为第一数字信号514)。例如，第二状态机506可以将V_G 316维持在当前电压直到BIST定时器期满。当BIST定时器期满并且V_DS 318满足V_DS阈值时，第二状态机506可以确定MOSFET 304没有故障短路。例如，第二状态机506可以生成第三数字码作为第一数字信号514以通过引导DAC 512输出BIST前的电压作为V_G 316来终止BIST。

虽然图7中图示了实施第三栅极驱动器电路704的示例方式，但图7中所图示的元件、过程和/或器件中的一个或多个可以以任何其他方式组合、划分、重新布置、省略、消除和/或实施。此外，第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358、第三分压器360、第二状态机506、第一ADC 508、第二ADC 510、DAC 512和/或更一般地，图7的第三栅极驱动器电路704可以由硬件、软件、固件和/或硬件、软件和/或固件的任何组合来实施。因此，例如，第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358、第三分压器360、第二状态机506、第一ADC 508、第二ADC 510、DAC 512和/或更一般地，第三栅极驱动器电路704中的任一个可以由一个或多个模拟或数字电路、逻辑电路、(一个或多个)可编程处理器、(一个或多个)可编程控制器、(一个或多个)GPU、(一个或多个)DSP、(一个或多个)ASIC、(一个或多个)PLD和/或(一个或多个)FPLD实施。当阅读本专利的任何装置权利要求或系统权利要求以涵盖纯软件和/或固件实施方式时，第一比较器332、第二比较器334、第三比较器336、开关338、栅极驱动电源344、第一分压器354、第二分压器358、第三分压器360、第二状态机506、第一ADC 508、第二ADC 510、DAC 512和/或更一般地，第三栅极驱动器电路704中的至少一个在此被明确定义为包括包含软件和/或固件非暂时性计算机可读存储器件或存储盘，诸如非易失性存储器、易失性存储器等。更进一步，图7的第三栅极驱动器电路704可以包括一个或多个元件、过程和/或器件以附加于或代替图7所图示的那些，和/或可以包括一个以上的任何或所有所图示的元件、过程和器件。

图8描绘了对应于第三BIST电路702和/或更一般地，图7的第三栅极驱动器电路704的操作的第五示例时序图形800和第六示例时序图形802。在图8中，第五时序图形800对应于当图3、图5和图7的MOSFET 304没有故障短路时的第三BIST电路702的操作。在图8中，第六时序图形802对应于当MOSFET 304具有故障短路时的第三BIST电路702的操作。在图8的时序图形800、802中描绘的是图7的第一数字信号514、V_GS 328、V_D 320、V_s324、第二数字信号516和第三数字信号518的示例波形。在图8的时序图形800、802中。图3、图5和图7的栅极驱动电源344提供了对由附图标记604指定的范围内的电压输出的支持。图8的时序图形800、802中进一步描绘的是模拟V_DS阈值606、数字V_DS阈值608和数字V_GS阈值610。

在第五时序图形800中，在第一示例时间(T₁)804处，第二状态机506通过生成第一数字码作为第一数字信号514来调用、触发和/或以其他方式启动MOSFET 304的BIST以引导DAC 512将V_G 316从第一电压降低到小于第一电压的第二电压。通过将V_G 316降低到第二电压，DAC 512使V_GS 328在第一时间804处降低电压。在第一时间804处，第二状态机506通过基于第二数字信号516和第三数字信号518对应于近似相同的电压确定V_D 320和V_S 324是近似相同的电压来确定V_DS 318近似为零。

在第五时序图形800中，在第二示例时间(T₂)806处，第二状态机506确定V_DS 318满足V_DS阈值。例如，第二状态机506可以确定与第二数字信号516和第三数字信号518相关联的数字值之间的差值满足数字V_DS阈值608，并且因此，指示V_DS 318满足模拟V_DS阈值606。在第二时间806处，第二状态机506通过不生成后续数字码作为第一数字信号514降低V_G 316来停止V_G 316的斜降(例如，通过停止对应于第一数字信号514的实例的数字码的斜降)。在第二时间806处，V_GS 328为正并且没有执行过零。

在第五时序图形800中，在第三示例时间(T₃)808处，第二状态机506基于V_GS 328在图6的BIST定时器周期618已经期满之后为正来确定MOSFET 304没有故障短路。在第三时间808处，第二状态机506通过生成数字码作为第一数字信号514以将V_G 316增加到第一电压(例如，第一时间810处的电压)来终止MOSFET 304的BIST。响应于第二状态机506增加V_G316，V_GS 328、V_D 320、Vs 324和V_DS 318的值返回到BIST前的值。

在第六时序图形802中，在第一示例时间(T₁)810处，第二状态机506通过生成第一数字码作为第一数字信号514来激活MOSFET 304的BIST以引导DAC 512将V_G 316从第一电压降低至第二电压，其中第二电压小于第一电压。通过将V_G 316降低到第二电压，DAC 512使V_GS 328在第一时间810处降低电压。在第一时间810处，第二状态机506通过基于第二数字信号516和第三数字信号518对应于近似相同的电压确定V_D 320和V_S 324近似相同的电压来确定V_DS 318近似为零。

在第六时序图形802中，在第二示例时间(T₂)812处，当与第一数字信号514和第三数字信号518相关联的数字值之间的差值满足数字V_GS阈值610时，第二状态机506检测到故障短路，并且因此，指示V_GS 328已从正电压转变为负电压。例如，DAC 512可以基于作为第一数字信号514的第一数字码生成用于V_G 316的电压，并且第二ADC 510可以基于Vs 324提供作为第三数字信号518的第二数字码，其中第一数字码和第二数字码之间的差值对应于V_GS328。在这样的示例中，当第一数字码和第二数字码之间的差值满足数字V_GS阈值610时，第二状态机506可以检测到MOSFET 304的故障短路故障。在第二时间812处，当与第一数字信号514相关联的V_G 316和与第三数字信号518相关联的V_S 324之间的差值满足数字V_GS阈值610时，第二状态机506可以使警报信号364为有效。

在第六时序图形802中，在第三示例时间(T₃)814处，第二状态机506在BIST定时器周期618已经逝去之后通过生成数字码作为第一数字信号514来终止BIST以将V_G 316返回到BIST前的电平(例如，第一时间810处的V_G 316的电压810)。附加地或替代地，当在第三时间814处BIST定时器周期618已经逝去时，当指示V_D 320的第二数字信号516的第一数字码与指示V_S 324的第三数字信号518的第二数字码之间的差值不满足V_DS阈值时，第二状态机506可以检测到MOSFET 304的故障短路故障。附加地或替代地，当在第三时间822处BIST定时器周期618已经逝去时，当指示Vs 324的第三数字信号518的第二数字码没有使V_DS 318满足V_DS阈值时，第二状态机506可以检测到MOSFET 304的故障短路故障。

表示用于实施图3的第一状态机340和/或图5和图7的第二状态机506的示例硬件逻辑、机器可读指令、硬件实施的状态机和/或其任何组合的状态图显示在图9中。表示用于实施图3的第一状态机340和/或图5和/或图5和图7的第二状态机506的示例硬件逻辑、机器可读指令、硬件实施的状态机和/或其任何组合的流程图显示在图10中。机器可读指令可以是由一个或多个计算机处理器、一个或多个微控制器等执行的可执行程序或可执行程序的一部分。例如，机器可读指令可以由来自任何期望系列或制造商的一个或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器执行。例如，一个或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器可以是(一个或多个)基于半导体(例如，基于硅)的器件。程序可以体现在与一个或多个计算机处理器、一个或多个微控制器等相关联的非暂时性计算机可读存储介质(诸如非易失性存储器、易失性存储器等)上存储的软件中，但是整个程序和/或其部分可以替代地由一个或多个计算机处理器、一个或多个微控制器等之外的器件执行，和/或体现在固件或专用硬件中。此外，虽然参考图9所图示的状态图和/或图10所图示的流程图描述了示例程序，但可以替代地使用实施图3的第一状态机340和/或图5和图7的第二状态机506的许多其他方法。例如，可以改变块的执行顺序，和/或可以改变、消除或组合所描述的一些块。附加地或替代地，任何或所有块可以由被构造成在不执行软件或固件的情况下执行对应的操作的一个或多个硬件电路(例如，分立和/或集成模拟和/或数字电路、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)来实施。

如上所述，图9-图10的示例过程可以使用将信息存储任何持续时间(例如，延长的时间段、永久地、简短的实例，临时缓冲和/或高速缓存信息)的非暂时性计算机和/或机器可读介质(诸如硬盘驱动器、闪存、只读存储器、压缩盘、数字多功能盘、高速缓存、随机存取存储器和/或任何其他存储器件或存储盘)上存储的可执行指令(例如，计算机和/或机器可读指令)来实施。如本文所使用的，术语非暂时性计算机可读介质被明确地定义为包括任何类型的计算机可读存储器件和/或存储盘并且不包括传播信号并且不包括传输介质。

“包括”和“包含”(及其所有形式和时态)在本文中用作开放式术语。因此，每当权利要求采用任何形式的“包括”或“包含”(例如，包含、包括、包含了、包括了、具有等)作为前序部分或在任何类型的权利要求叙述内，应理解为在不超出对应的权利要求或叙述的范围的情况下可以存在附加元素、术语等。如本文所使用的，当短语“至少”用作例如权利要求的前序部分中的过渡术语时，它以与术语“包括”和“包含”为开放式的相同的方式为开放式的。例如，术语“和/或”当以诸如A、B和/或C的形式使用时是指A、B、C的任何组合或子集，例如(1)单独的A，(2)单独的B(3)单独的C，(4)A与B，(5)A与C，(6)B与C，以及(7)A与B和C。如本文在描述结构、组件、项目、对象和/或事物的上下文中所使用的，短语“A和B中的至少一个”旨在指代包括下列任一项的实施方式(1)至少一个A、(2)至少一个B和(3)至少一个A和至少一个B。类似地，如本文在描述结构、组件、项目、对象和/或事物的上下文中所使用的，短语“A或B中的至少一个”旨在指代包括下列任一项的实施方式(1)至少一个A、(2)至少一个B和(3)至少一个A和至少一个B。如本文在描述过程、指令、动作、活动和/或步骤的执行或实行的上下文中所使用的，短语“A和B中的至少一个”旨在指代包括下列任一项的实施方式(1)至少一个A、(2)至少一个B和(3)至少一个A和至少一个B。类似地，如本文在描述过程、指令、动作、活动和/或步骤的执行或实行的上下文中所使用的，短语“A或B中的至少一个”旨在指代包括下列任一项的实施方式(1)至少一个A、(2)至少一个B和(3)至少一个A和至少一个B。

图9描绘了对应于图3的第一状态机340和/或图5和图7的第二状态机506的操作的示例状态图形900。在第一示例状态902处，第一状态机340和/或第二状态机506处于非活动BIST状态。例如，第一状态机340在第一状态902中可以禁用对应于图3的控制信号366的BIST输出。在这样的示例中，第一状态机340可以通过在处于第一状态902时不生成控制信号366来禁用BIST输出。

在图9的图示的示例中，当获得BIST触发时，第一状态机340和/或第二状态机506从第一状态902移动和/或以其他方式转变到第二示例状态904。例如，当对应于图3的使能信号362的BIST触发为有效时，第一状态机340可以转变到第二状态904。在第二状态904处，第一状态机340和/或第二状态机506处于活动BIST状态。例如，第一状态机340可以生成控制信号366以调用MOSFET 304的BIST。在其他示例中，第二状态机506可以生成数字码作为图5的第一数字信号514以调用MOSFET 304的BIST。

在图9的图示的示例中，当图3的V_DS 318满足阈值(例如，对应于目标V_DS 319的电压的V_DS阈值)或V_DS 318的检查被跳过时，第一状态机340和/或第二状态机506从第二状态904转变到第三示例状态906。例如，第一状态机340可以从第二状态904移动到第三状态906，因为没有执行V_DS 318的测量，因此第一状态机340跳过对V_DS 318是否满足V_DS阈值的检查。在其他示例中，当第二状态机506基于图5的第二数字信号516和第三数字信号518之间的差值确定V_DS 318满足与BIST相关联的V_DS阈值(例如，模拟V_DS阈值606、数字V_DS阈值608等)时，第二状态机506可以从第二状态904移动到第三状态906。

当处于第三状态906时，第一状态机340和/或第二状态机506保持BIST输出。例如，第一状态机340可以通过将控制信号366维持在当前信号电平而使V_G 316维持在相同电压来维持对应于控制信号366的BIST输出。在其他示例中，第二状态机506可以通过不生成不同的数字码用于第一数字信号514(例如，保持当前使用的数字码)来保持对应于第一数字信号514的BIST输出。当BIST定时器期满时，第一状态机340和/或第二状态机506可以从第三状态906移动到第一状态902。例如，当V_DS 318对应于目标V_DS 319并且图4的BIST定时器周期409已经逝去时，第一状态机340可以从第三状态906移动到第一状态902。在这样的示例中，第一状态机340可以确定MOSFET304没有故障短路，并且因此通过禁用控制信号366来终止BIST。

在图9的图示的示例中，当V_GS 328满足阈值时，第一状态机340和/或第二状态机506从第三状态906移动到第四示例状态908。例如，当第四比较器348使故障短路检测信号368为有效时，第一状态机340和/或第二状态机506可以从第三状态906移动到第四状态908。在其他示例中，当第二状态机506确定第一数字信号514和第三数字信号514的相应数字码之间的差值满足图6和图8的数字V_GS阈值610时，第二状态机506可以从第三状态906移动到第四状态908，并且因此，指示V_GS 328的过零已经发生。在第四状态908处，第一状态机340和/或第二状态机506使指示检测到MOSFET 304的故障短路故障的警报信号364为有效。在图9中，当警报信号364为无效时，第一状态机340和/或第二状态机506从第四状态908移动到第一状态902。

在图9的图示的示例中，当V_GS 328满足阈值时，第一状态机340和/或第二状态机506从第二状态904移动到第四状态908。例如，当第四比较器348基于V_GS 328的过零使故障短路检测信号368为有效时，第一状态机340和/或第二状态机506可以检测到MOSFET 304的故障短路状况。在其他示例中，当与第一数字信号514相关联的数字码对应于使得V_GS 328变为负的V_G 316的值时，第二状态机506可以检测到MOSFET 304的故障短路状况。

在图9的图示的示例中，当BIST定时器期满时，第一状态机340和/或第二状态机506从第二状态904移动到第五示例状态910。在第五状态910处，第一状态机340和/或第二状态机506处于BIST故障检测状态。例如，如果在BIST定时器期满时V_GS 328既不满足V_G阈值，V_DS 318也不满足V_DS阈值，则第一状态机340和/或第二状态机506可以检测到与图3、图5和/或图7的BIST电路302、502、702相关联的故障。在这样的示例中，如果BIST电路302、502、702不能提高V_DS 318、降低V_GS 328等，则在满足V_GS阈值、V_DS阈值等之前图4的BIST定时器周期409、图6和图8的BIST定时器周期618等期满。例如，在处于第五状态910时，第一状态机340和/或第二状态机506可以检测到BIST电路302、502、702和/或栅极驱动器电路303、504、704的一个或多个组件已经故障。

在第五状态910处，第一状态机340和/或第二状态机506生成指示BIST已故障的警报。例如，当处于第五状态910时，第一状态机340和/或第二状态机506可以使警报信号364为有效。替代地，当处于第五状态910时，第一状态机340和/或第二状态机506可以使与警报信号364分开的警报信号(例如，BIST故障警报信号)为有效。在图9中，当警报信号364为无效时，第一状态机340和/或第二状态机506从第五状态910移动到第一状态902。

图10是表示可以被执行以实施图3的第一状态机340和/或图5和图7的第二状态机506以检测与图3的MOSFET 304相关联的故障短路状况的示例机器可读指令1000的流程图。机器可读指令1000开始于框1002，在框1002处第一状态机340和/或第二状态机506确定是否获得BIST触发。例如，第一状态机340可以确定图3的使能信号362为有效。在其他示例中，第二状态机506可以获得使能信号362的有效。

如果在框1002处，第一状态机340和/或第二状态机506确定没有获得BIST触发，则在框1002处控制等待。如果在框1002处，第一状态机340和/或第二状态机506确定获得了BIST触发，则在框1004处，第一状态机340和/或第二状态机506启用BIST输出以降低MOSFET栅极电压。例如，当使能信号362为有效时，第一状态机340可以生成图3的控制信号366以触发MOSFET 304的BIST。在这样的示例中，第一状态机340可以使可变电压源342引导放大器346降低MOSFET 304的V_G 316。在其他示例中，第二状态机506可以生成图5的第一数字信号514以降低MOSFET 304的V_G 316。

在框1006处，第一状态机340和/或第二状态机506确定V_GS是否满足阈值。例如，当V_GS 328变为负电压时，第一状态机340可以基于来自第四比较器348的故障短路检测信号368的有效，确定V_GS 328满足V_GS阈值。在其他示例中，当V_GS 328变为负电压时，第二状态机506可以基于来自第四比较器348的故障短路检测信号368的有效，确定V_GS 328满足V_GS阈值。替代地，第二状态机506可以基于由第二数字信号516指示的V_D 320的值和由第三数字信号518指示的V_S 324的值，基于V_DS 318满足V_DS阈值来确定V_GS 328满足V_GS阈值。

如果在框1006处，第一状态机340和/或第二状态机506确定V_GS满足阈值，则控制进行到框1014以生成指示检测到MOSFET的故障短路故障的警报。例如，当故障短路检测信号368为有效时，第一状态机340和/或第二状态机506可以使警报信号364为有效。响应于在框1014处生成指示检测到MOSFET的故障短路故障的警报，图10的机器可读指令1000结束。

如果在框1006处，第一状态机340和/或第二状态机506确定V_GS不满足阈值，然后，在框1008处，第一状态机340和/或第二状态机506确定V_DS是否满足阈值或V_DS检查是否已被跳过。例如，第一状态机340可以跳过对V_DS 318是否满足V_DS阈值的检查。在其他示例中，当第二数字信号516所指示的V_D 320的值与第三数字信号518所指示的V_S 324的值之间的差值对应于目标V_DS 319时，第二状态机506可以确定V_DS 318已经达到目标V_DS 319。

如果在框1008处，第一状态机340和/或第二状态机506确定V_DS满足阈值，则在框1010处，第一状态机340和/或第二状态机506确定BIST定时器是否已经逝去。例如，第一状态机340可以确定图4的BIST定时器周期409已经逝去。在其他示例中，第二状态机506可以确定图6的BIST定时器周期618已经期满。

如果在框1010处，第一状态机340和/或第二状态机506确定BIST定时器尚未逝去，则在框1010处控制等待。如果在框1010处，第一状态机340和/或第二状态机506确定BIST定时器已经逝去，则在框1012处，第一状态机340和/或第二状态机506禁用BIST输出，因为没有检测到MOSFET故障短路。例如，当图4的BIST定时器周期409已经期满时，当故障短路检测信号368不是有效时，第一状态机340可能未检测到MOSFET 304的故障短路故障。在此类示例中，当未检测到故障短路时，第一状态机340可以禁用控制信号366以终止BIST。在其他示例中，当图6的BIST定时器周期618已经期满时，当故障短路检测信号368不是有效时，第二状态机506可以生成数字码作为第一数字信号514以终止BIST。在其他示例中，当在BIST定时器周期618逝去之后V_D 320和V_S 324之间的差值满足V_DS阈值时，第二状态机506可以生成数字码作为第一数字信号514以终止BIST。响应于在框1012处禁用BIST输出，控制返回到框1002以确定是否获得BIST触发以触发MOSFET 304的另一个BIST。

如果在框1008处，第一状态机340和/或第二状态机506确定V_DS 318不满足阈值或V_DS检查已被跳过，则控制进行到框1016以确定BIST定时器是否已经逝去。如果在框1016处，第一状态机340和/或第二状态机506确定BIST定时器尚未逝去，则控制返回到框1004以启用BIST输出以降低MOSFET栅极电压。例如，第二状态机506可以生成不同的数字码作为第一数字信号514以将V_G 316从第一电压降低到小于第一电压的第二电压。

如果在框1016处，第一状态机340和/或第二状态机506确定BIST定时器已经期满，则在框1018处，第一状态机340和/或第二状态机506生成指示BIST故障的警报。例如，第一状态机340可以使指示BIST已经故障的警报信号364为有效。在其他示例中，第二状态机506可以使指示图5和/或图7的BIST电路502、702和/或栅极驱动器电路504、704的一个或多个组件无法增加V_DS 318、减少V_GS 328等的警报信号364为有效。替代地，第一状态机340和/或第二状态机506可以使与警报信号364分开的警报信号(例如，BIST故障警报信号)为有效。例如，BIST故障警报信号可以指示BIST已故障或指示图5和/或图7的BIST电路502、702和/或栅极驱动器电路504、704的一个或多个组件无法增加V_DS 318、减少V_GS 328等。响应于生成指示BIST故障的警报，图10的机器可读指令1000结束。

从上文可以理解，已经公开了有助于BIST检测与功率开关器件相关联的故障短路故障的示例系统、方法、装置和制品。公开的系统、方法、装置和制品控制功率开关器件的栅极电压以将功率开关器件的漏极到源极电压调节到目标漏极到源极电压。有利地，目标漏极到源极电压对应于确保功率转换系统的相关部件具有足够的电源电压同时能够检测潜在故障短路故障的电压电平。所公开的系统、方法、制造和制品在功率开关器件的栅极到源极电压低于零伏时(指示过零)检测到功率开关器件的故障短路故障。所公开的系统、方法、制造和制品允许使用一个功率开关器件和一个电源转换器件来创建电源电压，该电源电压保持在负载的最大操作电压以下，该负载对于功率转换系统中的最多两个故障具有受限最大操作电压。

本文公开了示例BIST电路和相关方法。进一步的示例及其组合包括以下内容：

示例1包括一种内置自测试(BIST)电路，该电路包括状态机，其用于：当使能信号为有效时，生成控制信号以将与晶体管相关联的栅极电压从第一电压降低到第二电压，晶体管在第一电压和第二电压下被启用；以及当栅极电压降低到第二电压时，当与晶体管相关联的栅极到源极电压满足阈值时，使警报信号为有效。

示例2包括示例1的BIST电路，还包括耦合到状态机的可变电压源，并且其中BIST电路被包括在栅极驱动器电路中，栅极驱动器电路耦合到晶体管，并且栅极驱动器电路包括放大器，其耦合到可变电压源和晶体管的栅极，当状态机通过调整与可变电压源相关联的第四电压来降低放大器的输入端处的第三电压时，放大器将栅极电压降低到第二电压。

示例3包括示例1的BIST电路，还包括比较器，比较器的输出端耦合到状态机，比较器的第一输入端测量栅极电压，比较器的第二输入端测量与晶体管相关联的源极电压，并且当栅极到源极电压满足阈值时，比较器使检测信号为有效。

示例4包括示例1的BIST电路，其中当在BIST定时器周期已期满之后栅极到源极电压不满足阈值时，状态机使控制信号为无效以将栅极电压增加到第一电压。

示例5包括示例1的BIST电路，其中阈值是第一电压，并且BIST电路被包括在栅极驱动器电路中，栅极驱动器电路耦合到晶体管，并且栅极驱动器电路包括：开关，其耦合到晶体管的栅极，开关当从第一状态切换到第二状态时，将栅极耦合接地轨；栅极驱动电源，其耦合到晶体管；第一比较器，当与栅极驱动电源相关联的第三电压满足第二阈值时，第一比较器将开关切换到第二状态；第二比较器，当与晶体管相关联的漏极电压满足第三阈值时，第二比较器将开关切换到第二状态；以及第三比较器，当与晶体管相关联的源极电压满足第四阈值时，第三比较器将开关切换到第二状态。

示例6包括示例1的BIST电路，其中控制信号为第一数字信号，并且还包括：第一模数转换器(ADC)，第一ADC通过将与晶体管相关联的漏极电压转换为第二数字信号来测量漏极电压；以及第二ADC，第二ADC通过将与晶体管相关联的源极电压转换为第三数字信号来测量源极电压。

示例7包括示例6的BIST电路，其中控制信号为第一控制信号，阈值为第一阈值，并且状态机用于：基于第二数字信号与第三数字信号之间的差值来确定与晶体管相关联的漏极到源极电压；当差值满足第二阈值时，确定晶体管没有故障短路状况；以及生成第二控制信号以将栅极电压增加至第一电压。

示例8包括示例6的BIST电路，其中阈值是第一阈值，并且状态机用于：基于第二数字信号与第三数字信号之间的差值来确定与晶体管相关联的漏极到源极电压；当差值不满足第二阈值并且BIST定时器周期已期满时，检测到与晶体管相关联的故障短路状况；以及当检测到故障短路状况时，使警报信号为有效。

示例9包括一种功率转换系统，包括：功率转换级；晶体管，其耦合到功率转换级；以及内置自测试(BIST)电路，BIST电路包括状态机，状态机用于：当使能信号为有效时，生成控制信号以将与晶体管相关联的栅极电压从第一电压降低到第二电压，晶体管在第一电压和第二电压下被启用；以及当栅极电压降低到第二电压时，当与晶体管相关联的栅极到源极电压满足阈值时，使警报信号为有效。

示例10包括示例9的功率转换系统，其中BIST电路包括耦合到状态机的可变电压源，并且还包括：放大器，其耦合到可变电压源和晶体管的栅极，当状态机通过调整与可变电压源相关联的第四电压来降低放大器的输入端处的第三电压时，放大器将栅极电压降低到第二电压。

示例11包括示例9的功率转换系统，还包括比较器，比较器的输出端耦合到状态机，比较器的第一输入端测量栅极电压，比较器的第二输入端测量与晶体管相关联的源极电压，并且当栅极到源极电压满足阈值时，比较器使检测信号为有效。

示例12包括示例9的功率转换系统，其中当在BIST定时器周期已期满之后栅极到源极电压不满足阈值时，状态机使控制信号为无效以将栅极电压增加到第一电压。

示例13包括示例9的功率转换系统，其中阈值是第一电压，并且还包括栅极驱动器电路，栅极驱动器电路包括：开关，其耦合到晶体管的栅极，开关当从第一状态切换到第二状态时，将栅极耦合到接地轨，当栅极耦合到接地轨时晶体管关断，当晶体管关断时负载与功率转换级断开；栅极驱动电源，其耦合到晶体管；第一比较器，当与栅极驱动电源相关联的第三电压满足第二阈值时，第一比较器将开关切换到第二状态；第二比较器，当与晶体管相关联的漏极电压满足第三阈值时，第二比较器将开关切换到第二状态；以及第三比较器，当与晶体管相关联的源极电压满足第四阈值时，第三比较器将开关切换到第二状态。

示例14包括示例9的功率转换系统，其中控制信号为第一数字信号，并且BIST电路还包括：第一模数转换器(ADC)，第一ADC通过将与晶体管相关联的漏极电压转换为第二数字信号来测量漏极电压；以及第二ADC，第二ADC通过将与晶体管相关联的源极电压转换为第三数字信号来测量源极电压。

示例15包括示例14的功率转换系统，其中控制信号为第一控制信号，阈值为第一阈值，并且状态机用于：基于第二数字信号与第三数字信号之间的差值来确定与晶体管相关联的漏极到源极电压；当差值满足第二阈值时，确定晶体管没有故障短路状况；以及生成第二控制信号以将栅极电压增加至第一电压。

示例16包括示例14的功率转换系统，其中阈值是第一阈值，并且状态机用于：基于第二数字信号与第三数字信号之间的差值来确定与晶体管相关联的漏极到源极电压；当差值不满足第二阈值并且BIST定时器周期已期满时，检测到与晶体管相关联的故障短路状况；以及当检测到故障短路状况时，使警报信号为有效。

示例17包括一种栅极驱动器电路，包括状态机；可变电压源，可变电压源耦合到状态机，可变电压源的第一端子耦合到晶体管的第一电流端子；放大器，放大器的第一输入端耦合到可变电压源的第二端子，放大器的输出端耦合到晶体管的栅极，放大器的第二输入端耦合到晶体管的第二电流端子；以及比较器，比较器的输出端耦合到状态机，比较器的第一输入端耦合到放大器的输出端，比较器的第一输入端耦合到晶体管的栅极，比较器的第二输入端耦合到晶体管的第二电流端子。

示例18包括示例17的栅极驱动器电路，还包括栅极驱动电源，栅极驱动电源的第一端子耦合到可变电压源的第一端子，栅极驱动电源的第一端子耦合到晶体管的第一电流端子，并且栅极驱动电源的第二端子耦合到放大器的第三输入端。

示例19包括示例17的栅极驱动器电路，其中放大器的输出端耦合到开关，开关耦合到晶体管的栅极。

示例20包括示例17的栅极驱动器电路，其中放大器的第二输入端耦合到负载，负载是与运载工具相关联的一个或多个处理器、非易失性存储器或易失性存储器中的至少一个。

尽管本文已经公开了某些示例系统、方法、装置和制品，但本专利的覆盖范围不限于此。相反，本专利涵盖完全落入本专利权利要求范围内的所有系统、方法、装置和制品。