【

具体实施方式

】

为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。此外，术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供一种Serdes(SERializer/DESerializer，串行器/解串器)接口电路，所述Serdes接口电路用于多通道数据传输，包括若干接收网桥单元rx_bridge_unit)，所述接收网桥单元包括依次连接的对齐调整模块bonding_ctrl、补偿频差删除模块ctc_del_ctrl、FIFO(First in First out，片上先入先出内存)、数据调整模块rx_bu_adjuster、补偿频差补位模块ctc_add_ctrl、状态发生模块cb_status_gen。

所述对齐调整模块，用于接收Serdes接口各个通道中解码后的解码数据data_after_decoder，将所述解码数据调整到对齐状态，并输出对齐状态数据data_after_bonding；进一步的，由于所述解码数据中特殊字符Apattern的间隔均相同、且固定，将所述解码数据调整到对齐状态为，根据特殊字符Apattern的检测结果将所述解码数据调整到对齐状态。

所述补偿频差删除模块，用于对所述对齐状态数据中的特殊字符skip pattern进行删除操作，实现FIFO读侧时钟和FIFO写侧时钟的频差补偿，并将补偿频差删除数据data_after_ctc_del写入FIFO缓存；具体的，当FIFO写侧时钟的频率大于FIFO读侧时钟的频率时，所述补偿频差删除模块对所述对齐状态数据中的特殊字符skip pattern进行删除操作，并将补偿频差删除数据写入FIFO缓存。

所述数据调整模块，用于对FIFO的读出数据fifo_rdata进行数据调整，并输出调整数据data_after_adjuster；以消除误码对数据对齐的影响，保证各通道数据对齐。

所述补偿频差补位模块，用于对所述调整数据进行特殊字符skip pattern插入操作(skip-add)，并输出对齐调整数据dout_after_ctc_and_ceb，以保证频差补偿的实现；具体的，当FIFO读侧时钟的频率大于FIFO写侧时钟的频率时，对所述调整数据进行skip-add操作。

所述状态发生模块，用于控制多通道对齐，并判断是否完成对齐。

本发明Serdes接口电路消除了误码导致的各个通道内特殊字符Apattern间隔改变的影响，保证了数据对齐的顺利完成，提高了serdes的传输性能以及系统工作的稳定性。

在其中一个实施例中，多通道为4个，相应的，接收网桥单元为4个。

如图1所示，本发明实施例提供一种Serdes接口电路，用于多通道数据传输，其包括若干接收网桥单元；其中，一个主通道接收网桥单元rx_bridge_unit in masterchannel，其余为从通道接收网桥单元rx_bridge_unit in slave channel(图中仅显示1个从通道接收网桥单元)；主通道接收网桥单元用于主通道(master channel)数据传输，从通道接收网桥单元用于从通道(slave channel)数据传输。

所述主通道接收网桥单元和从通道接收网桥单元均包括依次连接的对齐调整模块、补偿频差删除模块、FIFO、数据调整模块、补偿频差补位模块、状态发生模块。

所述对齐调整模块，用于接收Serdes接口各个通道中解码后的解码数据data_after_decoder，将所述解码数据调整到对齐状态，并输出对齐状态数据data_after_bonding；进一步的，由于所述解码数据中特殊字符Apattern的间隔均相同、且固定，将所述解码数据调整到对齐状态为，根据特殊字符Apattern的检测结果将所述解码数据调整到对齐状态。

所述补偿频差删除模块，用于对所述对齐状态数据中的特殊字符skip pattern进行删除操作，实现FIFO读侧时钟和FIFO写侧时钟的频差补偿，并将补偿频差删除数据data_after_ctc_del写入FIFO缓存；具体的，当FIFO写侧时钟的频率大于FIFO读侧时钟的频率时，所述补偿频差删除模块对所述对齐状态数据中的特殊字符skip pattern进行删除操作，并将补偿频差删除数据写入FIFO缓存。

其中，特殊字符skip pattern为数据传输中，按协议要求插入的码字，在频差补偿时被使用，通过特殊字符skip pattern的插入、删除操作，保证输出数据频率符合传输要求；特殊字符Apattern为数据传输中，根据固定间隔插入的码字，多通道传输开始时，各个通道数据中特殊字符Apattern应是对齐的，在接收网桥单元rx_bridge_unit，通过特殊字符Apattern的识别，对数据进行调整以保证，Serdes最终输出的数据是各个通道对齐的。

所述数据调整模块，用于对FIFO的读出数据fifo_rdata进行数据调整，并输出调整数据data_after_adjuster；以消除误码对数据对齐的影响，保证各通道数据对齐。

所述补偿频差补位模块，用于对所述调整数据进行skip-add操作，并输出对齐调整数据dout_after_ctc_and_ceb，以保证频差补偿的实现；具体的，当FIFO读侧时钟的频率大于FIFO写侧时钟的频率时，对所述调整数据进行skip-add操作。

所述状态发生模块cb_status_gen，用于控制多通道对齐，并判断是否完成对齐。

进一步地，所述主通道接收网桥单元中的所述状态发生模块cb_status_gen被使能控制，所述状态发生模块cb_status_gen通过内置状态机控制多通道对齐，并判断所有通道(主通道和从通道)是否完成对齐。

本发明通过设置数据调整模块进行数据调整，保证所有通道对特殊字符skippattern删除操作(skip-del)处理均以主通道为基准，特殊字符Apattern的间隔保持固定，从而解决在网络通路传输、板上串行传输过程中，数据时受误码影响。当误码发生在skippattern上，此时skip pattern将无法被识别，各个通道将进行不相同的删除操作，导致通道数据中特殊字符Apattern的间隔发生变化，由于误码导致特殊字符apattern间隔变化，只能重启多通道对齐功能，需消耗大量处理时延，整个serdes的传输效率将受到极大影响。

其中，Skip-del-index-cin、skip-del-index-cout为主通道删除操作级联信息，主通道的skip-del信息会一级一级传输到各个从通道，以便各个从通道进行删除操作的比对，并以此对数据进行调整，以保证各个通道数据中特殊字符apattern间隔一致。

Skip_add_index_cin、skip_add_index_cout为主通道插入操作级联信息，经接收网桥单元rx_bu_adjuster调整数据后，从通道的数据已经保证和主通道一致，频差补偿所需要的特殊字符skip pattern插入操作均会由主通道控制，以保证各个通道数据的对齐。

在其中一个实施例中，如图2所示，所述数据调整模块包括，数据选择模块din_gen、删除信息处理模块din_del_index_gen、删除索引比较模块del_index_compare和输出处理模块output_data_gen。

数据选择模块din_gen，用于接收FIFO的读出数据；根据数据的发送地址，如图3和图4所示，数据选择模块din_gen接收FIFO的读出数据包括当前时刻的读出数据adjuster_din，以及后续三个读地址的读出数据adjuster_din_nxt1、adjuster_din_nxt2、adjuster_din_nxt3。

进一步地，若上一个周期(cycle)，删除信息处理模块din_del_index_gen中的del_index比较结果显示从通道有误码，则对待比较数据din、din_nxt进行移位、拼接，以实现数据对齐。为防止数据重复输出，从通道的数据选择模块din_gen根据选择控制信号data_in_sel，选取后续读地址的读出数据，以确保输出的数据不赋值给待比较数据din、din_nxt。

若上一个周期(cycle)，删除信息处理模块din_del_index_gen中的del_index比较结果显示主通道有误码，则从通道的输出处理模块output_data_gen在数据中插入特殊字符skip pattern以实现数据对齐；当插入一定量的skip后，为确保数据不丢失，din_gen模块根据选择控制信号data_in_sel选取数据，保证待比较数据din、din_nxt保持上一个cycle的数据。其中，选择控制信号data_in_sel选取数据为adjuster_din_nxt1、adjuster_din_nxt2、adjuster_din_nxt3。

数据选择模块din_gen根据选择控制信号data_in_sel将待比较数据din、din_nxt输出至删除信息处理模块din_del_index_gen和输出处理模块output_data_gen。

删除信息处理模块din_del_index_gen根据接收到的待比较数据din、din_nxt，提取本通道(从通道)数据中对特殊字符skip pattern删除操作skip-del，并输出待比较删除索引din_del_index、din_nxt_del_index到删除索引比较模块del_index_compare进行删除操作比对。

从通道的删除索引比较模块del_index_compare，用于比较主通道和当前从通道的skip-del操作，并输出选择控制信号data_in_sel、输出控制信号data_out_sel；具体的，删除索引比较模块del_index_compare根据接收到的待比较删除索引din_del_index、din_nxt_del_index和主通道删除索引master_del_index，以比较主通道和本通道的skip-del操作，以判断是否需要进行数据调整。其中，主通道删除索引比较模块del_index_compare不进行任何操作，所有通道(从通道)的数据调整均以主通道为基准。

其中，选择控制信号data_in_sel用于控制下一个待比较数据din的生成；输出控制信号data_out_sel用于输出处理模块output_data_gen输出调整后数据adjuster_dout。

输出处理模块output_data_gen根据输出控制信号data_out_sel的选择，输出调整后数据adjuster_dout，也即调整数据data_after_adjuster；其中，输出处理模块output_data_gen中缓存左数据buf_left_data信号将暂存从通道因数据调整而未输出的数据。

若当前主通道有误码，输出控制信号data_out_sel将指示为‘2’；从通道将删除的特殊字符skip pattern进行恢复以保证本通道数据和主通道保持一致。

当buf_left_data有数据暂存，未输出的数据将与当前cycle的待比较数据din拼接，以满足数据位宽的要求后输出。

若从通道有误码，导致特殊字符skip pattern未被处理时，输出控制信号data_out_sel将输出‘1’进行指示；输出处理模块output_data_gen根据主通道删除索引master_del_index的指示对待比较数据din、din_nxt进行拼接、移位，以确保当前从通道数据和主通道数据保持对齐。

从图中可以发现，本发明消除了误码的影响，确保多通道对齐、频差补偿功能同时支持，提高了serdes系统的稳定性，以及数据的传输效率。CTC为时钟补偿频差。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。