具体实施方式

图示了在本说明书或本申请中所公开的、根据构思的实施例的具体结构或功能描述，这仅仅是为了描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式来实现，并且该描述不限于在本说明书或本申请中所描述的实施例。

在下文中，将参考附图描述本公开的实施例，以使得本公开所属领域的技术人员可以容易地实施本公开的技术精神。

本公开的实施例提供了一种半导体存储器设备和操作该半导体存储器设备的方法，该半导体存储器设备能够检测半导体存储器设备中所包括的存储器块之中的生长坏块。

根据本技术，编程操作可以通过检测存储器设备中所包括的存储器块之中的生长坏块、并且用替换块来替换检测到的生长坏块，来被执行。因此，可以提高存储器系统的稳定性。此外，生长坏块检查操作和替换块选择操作，可以通过其自身在半导体存储器中执行，而不从外部接收命令。

图1是用于描述根据本公开的实施例的存储器系统的框图。

参考图1，存储器系统1000包括存储器设备1100和控制器1200。存储器设备1100包括多个半导体存储器设备100。多个半导体存储器设备100可以被划分为多个组GR1至GRn。

在图1中，多个组GR1至GRn分别通过第一信道至第n信道CH1至CHn与控制器1200进行通信。稍后将参考图2描述每个半导体存储器设备100。

多个组GR1至GRn中的每个组被配置为通过一条公用信道与控制器1200进行通信。控制器1200被配置为通过多条信道CH1至CHn控制存储器设备1100的多个半导体存储器设备100。每个半导体存储器设备100都可以包括多个存储器块，在执行编程操作之前对所选择的目标块执行生长坏块(GBB)检查操作，并且可以根据GBB检查操作的结果通过用替换块替换目标块来执行编程操作。

当制造完成时，半导体存储器设备100执行测试过程以检查存储器元件的制造状态、性能、可靠性等。即使半导体存储器设备100通过了测试过程，在后续使用过程中也可能会出现缺陷或故障。在使用过程中出现的缺陷或故障被称为生长缺陷或生长故障，并且出现生长缺陷的存储器块被称为生长坏块(GBB)。此外，在完成半导体存储器设备100的制造之后，在上述测试过程中检测到的坏存储器块可以被定义为初始坏块。此外，由于各种操作(例如编程操作、读取操作以及擦除操作)而出现状态失败的存储器块可以被定义为坏块。在本公开的实施例中，可以通过在对目标块进行编程操作之前，对目标块执行GBB检查操作来检测GBB。

控制器1200连接在主机1400与存储器设备1100之间。控制器1200被配置为响应于来自主机1400的请求而访问存储器设备1100。例如，控制器1200被配置为响应于从主机1400接收到的请求而控制存储器设备1100的读取、写入、擦除以及后台操作。控制器1200被配置为在存储器设备1100与主机1400之间提供接口。控制器1200被配置为驱动用于控制存储器设备1100的固件。

主机1400控制存储器系统1000。主机1400包括便携式电子设备，诸如计算机、PDA、PMP、MP3播放器、相机、摄录像机以及移动电话。主机1400可以通过命令来请求存储器系统1000的写入操作、读取操作、擦除操作等。

控制器1200和存储器设备1100可以被集成到一个半导体设备中。作为实施例的示例，控制器1200和存储器设备1100可以被集成到一个半导体设备中以形成存储器卡。例如，控制器1200和存储器设备1100可以被集成到一个半导体设备中以形成诸如以下的存储器卡：PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)以及通用闪速存储器(UFS)。

控制器1200和存储器设备1100可以被集成到一个半导体设备中以形成半导体驱动器(固态驱动器(SSD))。半导体驱动器(SSD)包括被配置为将数据存储在半导体存储器中的存储设备。当存储器系统1000被用作半导体驱动器(SSD)时，连接至存储器系统1000的主机1400的操作速度可以被显著提高。

作为另一示例，存储器系统1000被提供为电子设备的各种组件中的一个组件，该电子设备诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数码相机、3D电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器和数字视频播放器、能够在无线环境中传输和接收信息的设备、用于配置家庭网络的各种电子设备中的一种、用于配置计算机网络的各种电子设备中的一种、用于配置远程信息处理网络的各种电子设备中的一种、RFID设备或用于配置计算系统的各种组件中的一种。

作为实施例的示例，存储器设备1100或存储器系统1000可以被安装为各种类型的封装。例如，可以利用诸如以下的方法来封装和安装存储器设备1100或存储器系统1000：叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫(waffle)式封装裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级加工堆叠封装(WSP)。

图2是用于描述图1的半导体存储器设备的配置的框图。

参考图2，半导体存储器设备100可以包括存储数据的存储器单元阵列10。半导体存储器设备100可以包括外围电路200，该外围电路被配置为执行用于将数据存储在存储器单元阵列10中的编程操作、用于输出所存储数据的读取操作，以及用于擦除所存储数据的擦除操作。外围电路200可以在GBB检查操作期间，测量存储器单元阵列10中所包括的存储器块11(即，目标块中所包括的选择晶体管)之中的所选择的存储器块的阈值电压，并且可以基于所测量的阈值电压，将GBB检查操作结果作为第一通过/失败信号1st PASS/FAIL输出。半导体存储器设备100可以包括控制逻辑300，控制逻辑300在图1的控制器1200的控制下控制外围电路200。半导体存储器设备100可以包括字线测试电路400。字线测试电路400可以在GBB检查操作期间对连接至目标块的局部线LL执行测试操作，并且将测试操作结果作为第二通过/失败信号2nd PASS/FAIL输出。控制逻辑300可以被实现为硬件、软件或硬件与软件的组合。例如，控制逻辑300可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。

存储器单元阵列10可以包括多个存储器块MB1至MBk 11(k是正整数)。局部线LL和位线BL1至BLm(m是正整数)可以连接至存储器块MB1至MBk 11中的每个存储器块。例如，局部线LL可以包括第一选择线、第二选择线以及布置在第一选择线与第二选择线之间的多条字线。此外，局部线LL可以包括布置在第一选择线与字线之间和布置在第二选择线与字线之间的虚设线。此处，第一选择线可以是源极选择线，且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线，漏极选择线和源极选择线以及源极线SL。例如，局部线LL可以进一步包括虚设线。例如，局部线LL可以进一步包括管线。局部线LL可以分别连接至存储器块MB1至MBk 11，且位线BL1至BLm可以共同连接至存储器块MB1至MBk 11。存储器块MB1至MBk 11可以以二维或三维结构来实现。例如，可以在二维结构的存储器块11中沿平行于衬底的方向布置存储器单元。例如，可以在三维结构的存储器块11中沿垂直于衬底的方向堆叠存储器单元。

外围电路200可以被配置为在控制逻辑300的控制下，执行所选择的存储器块11的编程、读取以及擦除操作。例如，外围电路200可以包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250、通过/失败确定器(通过/失败检查电路)260以及源极线驱动器270。

电压生成电路210可以响应于操作信号OP_CMD而生成在编程、读取以及擦除操作中使用的各种操作电压Vop。此外，电压生成电路210可以响应于操作信号OP_CMD而使局部线LL选择性地放电。例如，电压生成电路210可以在控制逻辑300的控制下生成编程电压、验证电压、读取电压、通过电压以及选择晶体管操作电压。

行解码器220可以响应于行解码器控制信号AD_signal而将操作电压Vop传送到连接至所选择的存储器块11的局部线LL。例如，行解码器220可以响应于控制信号AD_signal，而选择性地将电压生成电路210中生成的操作电压(例如编程电压、验证电压、读取电压、通过电压等)施加到局部线LL之中的字线。

例如，行解码器220在编程电压施加操作期间，响应于行解码器控制信号AD_signal，而将在电压生成电路210中生成的编程电压施加到局部线LL之中的所选择的字线、并且将在电压生成电路210中生成的通过电压施加到其余未被选择的字线。此外，行解码器220在读取操作期间，响应于行解码器控制信号AD_signal，而将在电压生成电路210中生成的读取电压施加到局部线LL之中的所选择的字线、并且将在电压生成电路210中生成的通过电压施加到其余未被选择的字线。

页面缓冲器组230可以包括连接至位线BL1至BLm的多个页面缓冲器PB1至PBm231。页面缓冲器PB1至PBm 231可以响应于页面缓冲器控制信号PBSIGNAL而操作。例如，页面缓冲器PB1至PBm231可以在编程操作期间暂时存储待被编程的数据、或可以在读取操作或验证操作期间感测位线BL1至BLm的电压或电流。页面缓冲器组230可以在GBB检查操作期间，感测所选择的存储器块中所包括的漏极选择晶体管和源极选择晶体管的阈值电压，并且根据感测结果来生成并输出感测电压VPB。例如，在GBB检查操作期间，页面缓冲器组230可以基于漏极选择晶体管和源极选择晶体管之中的、阈值电压低于第一测量电压的选择晶体管的数目，来生成并输出感测电压VPB，并且可以基于漏极选择晶体管和源极选择晶体管之中的、阈值电压高于第二测量电压的选择晶体管的数目，来生成并输出感测电压VPB。

列解码器240可以响应于列地址CADD而在输入/输出电路250与页面缓冲器组230之间传送数据。例如，列解码器240可以通过数据线DL与页面缓冲器231交换数据，或可以通过列线CL与输入/输出电路250交换数据。

输入/输出电路250可以将从图1的控制器1200接收到的命令CMD和地址ADD传送到控制逻辑300。此外，输入/输出电路250可以与列解码器240交换数据DATA。

通过/失败确定器260可以在擦除验证操作期间，响应于许可位VRY_BIT<#>而生成参考电流，将从页面缓冲器组230接收到的感测电压VPB与由参考电流生成的参考电压进行比较，并且生成第一通过/失败信号1st PASS/FAIL。

此外，通过/失败确定器260基于在GBB检查操作的第一测试读取操作期间从页面缓冲器组230接收到的感测电压VPB，来对阈值电压低于第一测量电压的选择晶体管进行计数以生成第一计数，并且基于在GBB检查操作的第二测试读取操作期间从页面缓冲器组230接收到的感测电压VPB，来对阈值电压高于第二测量电压的选择晶体管进行计数以生成第二计数。第二测量电压是高于第一测量电压的电压。第一测量电压和第二测量电压在选择晶体管的正常阈值电压范围内。通过/失败确定器260可以通过将第一计数与第二计数之和与阈值计数进行比较，来生成第一通过/失败信号1st PASS/FAIL。例如，当第一计数与第二计数之和等于或大于阈值计数时，通过/失败确定器260可以生成第一失败信号1st FAIL，并且第一失败信号1st FAIL可以是指示目标块是GBB块的信号。此外，当第一计数与第二计数之和小于阈值计数时，通过/失败确定器260生成第一通过信号1st PASS，并且第一通过信号1st PASS可以是指示块并非GBB块的信号。

源极线驱动器270可以通过源极线SL连接至存储器单元阵列10中所包括的存储器单元，并且可以控制被施加到源极线SL的电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号CTRL_SL，并且可以基于源极线控制信号CTRL_SL来控制被施加到源极线SL的源极线电压(例如擦除电压)。

控制逻辑300可以响应于命令CMD和地址ADD而输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，来控制外围电路200以执行各种操作，例如编程操作、读取操作、擦除操作等。此外，在GBB检查操作期间，控制逻辑300可以基于第一通过/失败信号1st PASS/FAIL或第二通过/失败信号2nd PASS/FAIL来确定所选择的存储器块(即，目标块)是否为GBB。当目标块被确定为GBB时，可以执行替换块选择操作，选择用于替换目标块的替换块。此外，当编程操作通过用替换块替换目标块来被执行时，控制逻辑300可以控制外围电路200更新内容可寻址存储器(CAM)块中的GBB信息。

字线测试电路400在GBB检查操作期间，对连接至目标块的局部线LL执行测试操作。可以通过向连接至目标块的局部线LL施加测试电压并且将所测量的电压与参考电压进行比较来执行测试操作，该所测量的电压是通过测量局部线LL的电压而获得的。例如，在GBB检查操作期间，当局部线LL的所测量的电压低于参考电压时，字线测试电路400将GBB检查操作结果确定为失败并且输出第二失败信号2nd FAIL。此外，在GBB检查操作期间，当局部线LL的所测量的电压等于或高于参考电压时，字线测试电路400将GBB检查操作结果确定为通过并且输出第二通过信号2nd PASS。

在上述实施例中，字线测试电路400向连接至目标块的局部线LL施加测试电压，并且然后将局部线LL的所测量的电压与参考电压进行比较来执行GBB检查操作。然而，字线测试电路400可以通过向连接至目标块的局部线LL施加测试电流，并且将局部线LL的所测量的电流与参考电流进行比较来执行GBB检查操作。

图3是用于描述图2的存储器单元阵列中所包括的存储器块的框图。

参考图3，存储器单元阵列中所包括的多个存储器块MB1至MBk可以包括正常块Normal Block、第一替换块1st Replacement Block、第二替换块2nd Replacement Block、第一CAM块1st CAM Block以及第二CAM块2nd CAM Block。多个存储器块MB1至MBk可以以彼此类似的结构来配置。

正常块Normal Block：MB1至MBa是在半导体存储器设备100的各种操作(例如编程操作、读取操作或擦除操作)期间被选择以：存储待被编程的数据、读取所存储数据，或擦除所存储数据的存储器块，该待被编程的数据从外部(图1的控制器1200)被接收。从正常块Normal Block：MB1至MBa中选择的存储器块可以被定义为目标块。

第一替换块1st Replacement Block：MBa+1至MBb可以是用于替换在正常块Normal Block：MB1至MBa之中的、被确定为初始坏块的存储器块的存储器块。例如，地址映射被校正，使得与在正常块Normal Block：MB1至MBa之中被确定为初始坏块的存储器块(例如MBl)相对应的地址，对应于在第一替换块1st Replacement Block：MBa+1至MBb中所包括的存储器块(例如MBa+1)。在各种操作期间，当从控制器1200接收到与被确定为初始坏块的存储器块(例如MB1)对应的地址时，选择在第一替换块1st Replacement Block：MBa+1至MBb中所包括的存储器块MBa+1，而不选择被确定为初始坏块的存储器块MB1，并且执行各种操作。

第二替换块2nd Replacement Block：MBb+1至MBk-2可以是用于替换在正常块Normal Block：MB1至MBa之中的、按照GBB检查操作结果被确定为GBB的存储器块的存储器块。例如，地址映射被校正，使得与在正常块Normal Block：MB1至MBa之中被确定为GBB的存储器块(例如MB2)相对应的地址，对应于在第二替换块2nd Replacement Block：MBb+1至MBk-2中所包括的存储器块(例如MBb+1)。在整体操作期间，当从控制器1200接收到与被确定为GBB的存储器块(例如MB2)对应的地址时，选择第二替换块2nd Replacement Block：MBb+1至MBk-2中所包括的存储器块MBb+1，而不选择被确定为GBB的存储器块(例如MB2)，并且执行整体操作。

第一CAM块1st CAM Block：MBk-1可以存储关于初始坏块的系统数据和信息。例如，第一CAM块1st CAM Block可以存储半导体存储器设备100的操作所需的系统数据，诸如选项参数信息、关于半导体存储器设备100的操作电压的信息，以及关于初始坏块的信息。关于初始坏块的信息可以包括初始坏块和替换块的映射地址信息。

第二CAM模块2nd CAM Block：MBk可以将关于被确定为GBB的存储器块的信息作为半导体存储器设备100的GBB检查操作结果进行存储。例如，作为半导体存储器设备100的GBB检查操作结果，当被确定为GBB的存储器块被检测到时，第二CAM块2nd CAM Block：MBk更新并且存储关于被确定为GBB的存储器块的信息。因此，每当在半导体存储器设备100的整体操作期间，检测到被确定为GBB的存储器块时，第二CAM块2nd CAM Block：MBk就可以执行更新操作。

在本公开中，当检测到被确定为GBB的存储器块时，在不同于存储系统数据的第一CAM块1st CAM Block：MBk-1的第二CAM块2nd CAM Block：MBk中更新并存储关于被确定为GBB的存储器块的信息。因此，可以防止在整体操作期间根据更新操作对存储系统数据的第一CAM块1st CAM Block：MBk-1进行连续编程，并且因此可以提高存储系统数据的第一CAM块1st CAM Block：MBk-1的稳定性。

图4是用于描述图2的存储器块的图。

参考图4，存储器块11可以连接到多条字线WL1至WL16，该多条字线在第一选择线与第二选择线之间彼此平行布置。此处，第一选择线可以是源极选择线SSL，且第二选择线可以是漏极选择线DSL。例如，存储器块11可以包括在位线BL1至BLm与源极线SL之间连接的多个串ST。位线BL1至BLm可以分别连接至串ST，并且源极线SL可以共同连接至串ST。由于串ST可以被配置为彼此相同，因此作为示例，将具体描述连接至第一位线BL1的串ST。

串ST可以包括在源极线SL与第一位线BL1之间串联连接的源极选择晶体管SST、多个存储器单元MC1至MC16以及漏极选择晶体管DST。一个串ST可以包括源极选择晶体管SST和漏极选择晶体管DST中的至少一个或多个，并且可以包括比图中所示的数目更多的存储器单元MC1至MC16。

源极选择晶体管SST的源极可以连接至源极线SL，且漏极选择晶体管DST的漏极可以连接至第一位线BL1。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。在不同串ST中所包括的源极选择晶体管SST的栅极可以连接至源极选择线SSL、漏极选择晶体管DST的栅极可以连接至漏极选择线DSL，并且存储器单元MC1至MC16的栅极可以连接至多条字线WL1至WL16。在不同串ST中所包括的存储器单元之中的、连接至相同字线的一组存储器单元可以被称为物理页面PPG。因此，存储器块11可以包括字线WL1至W16的数目个的物理页面PPG。

一个存储器单元可以存储一个数据比特。这通常被称为单级单元(SLC)。在该情况下，一个物理页面PPG可以存储一个逻辑页面(LPG)数据。一个逻辑页面(LPG)数据可以包括在一个物理页面PPG中所包括单元数目个的数据比特。此外，一个存储器单元可以存储两个或更多个数据比特。这通常被称为多级单元(SLC)。在这种情况下，一个物理页面PPG可以存储两个或更多个逻辑页面(LPG)数据。

图5是用于描述以三维形式配置的存储器块的实施例的图。

参考图5，存储器单元阵列10可以包括多个存储器块MB1至MBk 11。每个存储器块11可以包括多个串ST11至ST1m以及ST21至ST2m。多个串ST11至ST1m以及ST21至ST2m中的每个串可以沿垂直方向(Z方向)延伸。在存储器块11中，m个串可以沿行方向(X方向)布置。在图5中，两个串沿列方向(Y方向)布置，但这是为了便于描述，并且三个或更多个串可以沿列方向(Y方向)布置。

多个串ST11至ST1m以及ST21至ST2m中的每个串可以包括至少一个源极选择晶体管SST、第一存储器单元至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。

每个串的源极选择晶体管SST可以连接在源极线SL与存储器单元MC1至MCn之间。在相同行中布置的串的源极选择晶体管可以连接至相同源极选择线。在第一行中布置的串ST11至ST1m的源极选择晶体管可以连接至第一源极选择线SSL1。在第二行中布置的串ST21至ST2m的源极选择晶体管可以连接至第二源极选择线SSL2。作为另一实施例，串ST11至ST1m以及ST21至ST2m的源极选择晶体管可以共同连接至一个源极选择线。

每个串的第一存储器单元至第n存储器单元MC1至MCn，可以彼此串联连接在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元至第n存储器单元MC1至MCn的栅极可以分别连接至第一字线至第n字线WL1至WLn。

作为实施例，第一存储器单元至第n存储器单元MC1至MCn中的至少一个存储器单元，可以被用作虚设存储器单元。当提供虚设存储器单元时，相对应串的电压或电流可以被稳定控制。因此，可以提高存储器块11中所存储的数据的可靠性。

每个串的漏极选择晶体管DST可以连接在位线与存储器单元MC1至MCn之间。沿行方向布置的串的漏极选择晶体管DST可以连接至沿行方向延伸的漏极选择线。第一行的串ST11至ST1m的漏极选择晶体管DST可以连接至第一漏极选择线DSL1。第二行的串ST21至ST2m的漏极选择晶体管DST可以连接至第二漏极选择线DSL2。

在存储器块MB1至MBk中，一个存储器块可以与另一存储器块共享字线WL1至WLn，并且共享字线WL1至WLn的存储器块可以被定义为共享存储器块。

图6是用于描述图2的控制逻辑的框图。

参考图6，控制逻辑300可以包括只读存储器(ROM)310、控制信号生成器320、GBB检查控制器330、GBB确定器340、替换块选择器350以及CAM数据更新管理器360。

在ROM 310中，与用于执行半导体存储器设备的各种操作(编程操作、读取操作、擦除操作等)的算法相对应的ROM数据ROM_DATA可以被存储。ROM 310可以响应于接收到的命令CMD而输出ROM数据ROM_DATA。例如，当接收到的命令CMD对应于编程操作时，ROM 310输出与编程操作相对应的ROM数据ROM_DATA。此外，当接收到的命令CMD对应于擦除操作时，ROM310输出针对擦除操作的ROM数据ROM_DATA。

控制信号生成器320响应于ROM数据ROM_DATA，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于在整体操作期间控制图2的外围电路200。例如，控制信号生成器320响应于与编程操作相对应的ROM数据ROM_DATA，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制图2的外围电路200以执行编程操作。

GBB检查控制器330响应于与编程操作相对应的ROM数据ROM_DATA，生成并输出GBB检查信号GBB_CHECK，该GBB检查信号指示在执行编程操作之前执行GBB检查操作。控制信号生成器320可以响应于GBB检查信号GBB_CHECK，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制图2的外围电路200以执行GBB检查操作。GBB检查控制器330可以响应于与编程操作相对应的ROM数据ROM_DATA，生成并输出GBB检查信号GBB_CHECK，以执行以下的GBB检查操作：紧接在编程操作之前、紧接在编程操作之前所执行的擦除操作之后，或紧接在编程操作之前所执行的擦除操作之后。

GBB确定器340在GBB检查操作期间，从图2的通过/失败确定器260接收第一通过/失败信号1st PASS/FAIL，或从图2的字线测试电路400接收第二行通过/失败信号2ndPASS/FAIL。GBB确定器340响应于接收到的第一通过/失败信号1st PASS/FAIL或第二通过/失败信号2nd PASS/FAIL，确定GBB检查操作的目标存储器块(即，目标块)是否为GBB。例如，GBB确定器340可以基于第一通过/失败信号1st PASS/FAIL来确定目标块是否为GBB、基于第二通过/失败信号2nd PASS/FAIL来确定目标块是否为GBB，或基于第一通过/失败信号1st PASS/FAIL和第二通过/失败信号2nd PASS/FAIL来确定目标块是否为GBB。当目标块被确定为GBB时，GBB确定器340可以将关于目标块的信息作为GBB信息GBB_Inf o输出。

替换块选择器350从GBB确定器340接收GBB信息GBB_info，并且从图3的第二替换块2nd Replacement Block：MBb+1至MBk-2中，选择未存储有效数据的存储器块作为替换块，以便替换目标块。所选择的替换块可以是擦除状态或存储无效数据的状态的存储器块。替换块选择器350可以生成并输出包括关于所选择替换块的信息的替换块操作信息RP_OP。控制信号生成器320可以响应于替换块操作信息RP_OP，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，以便控制图2的外围电路200对替换块而非目标块来执行编程操作。

CAM数据更新管理器360响应于GBB信息GBB_Info和替换块操作信息RP_OP，生成并输出CAM数据更新信号CAM_UPDATE，用于更新关于在图3的第二CAM块2nd CAM Block：MBk中所存储的、被确定为GBB的存储器块的信息。此外，CAM数据更新管理器360将GBB信息GBB_Info和替换块操作信息RP_OP传输至图2的输入/输出电路250，以被存储在页面缓冲器组230中。控制信号生成器320可以响应于CAM数据更新信号CAM_UPDATE，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200将GBB信息GBB_Info、和替换块操作信息RP_OP存储在第二CAM块2nd CAM Block：MBk中。GBB信息GBB_Info可以包括关于目标块的信息，并且替换块操作信息RP_OP可以包括关于用于替换目标块的替换块的信息。

图7和图8是用于描述根据本公开的实施例的半导体存储器设备的操作的流程图。

根据本公开的实施例的操作半导体存储器设备的方法将参考图2至图8描述如下。

在步骤S710中，半导体存储器设备100从外部(例如图1的控制器1200)接收与编程操作相对应的命令CMD。半导体存储器设备100可以接收待被编程的地址ADD和数据DATA以及命令CMD。控制逻辑300响应于与编程操作相对应的命令CMD和地址ADD，选择待被执行编程操作的目标块。目标块是正常块Normal Block：MB1至MBa中的任一个(例如MB1)。

在步骤S720中，外围电路200根据控制逻辑300的控制，执行擦除操作，用于擦除目标块MB1中所存储的无效数据。例如，源极线驱动器270从控制逻辑300接收源极线控制信号CTRL_SL并且基于源极线控制信号CTRL_SL，向目标块MB1的源极线SL施加擦除电压。页面缓冲器组230控制位线BL1至BLm处于浮置状态，或施加擦除电压。目标块MB1的字线可以通过行解码器220被控制为接地电压电平。因此，擦除了在目标块MB1中所包括的存储器单元中所存储的数据。

当目标块MB1是其中未存储数据的、处于擦除状态的空闲块时，可以跳过上述步骤S720。

在步骤S730中，对执行了擦除操作的目标块MB1执行状态检查操作。当在目标块MB1中所包括的存储器单元之中的、具有高于目标擦除电平的阈值电压的存储器单元的数目等于或小于设置数目时，状态检查操作被确定为通过，并且当具有高于目标擦除电平的阈值电压的存储器单元的数目大于设置数目时，状态检查操作被确定为失败。状态检查操作可以是用于确定是否正常执行了擦除操作的验证操作。

作为以上在步骤S730中描述的状态检查操作结果，当状态检查操作被确定为通过(pass)时，在步骤S740中执行GBB检查操作。

例如，控制逻辑300的ROM响应于与编程操作相对应的命令CMD，输出ROM数据ROM_DATA。GBB检查控制器330响应于ROM数据ROM_DATA，在执行上述步骤S720的擦除操作之后，生成并输出GBB检查信号GBB_CHECK。控制信号生成器320响应于GBB检查信号GBB_CHECK，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200以执行GBB检查操作。GBB检查控制器330可以响应于与编程操作相对应的ROM数据ROM_DATA，生成并输出GBB检查信号GBB_CHECK，以执行以下的GBB检查操作：紧接在执行编程操作之前、紧接在编程操作之前所执行的擦除操作之后，或紧接在编程操作之前所执行的擦除操作之前。

稍后将参考图9至图12描述GBB检查操作的操作方法。

作为步骤S750中的GBB检查操作结果，确定了目标块MB1是否被检测为GBB。例如，控制逻辑300的GBB确定器340可以基于第一通过/失败信号1st PASS/FAIL、第二通过/失败信号2nd PASS/FAIL或第一通过/失败信号1st PASS/FAIL和第二通过/失败信号2nd PASS/FAIL，来确定目标块是否为GBB，并且当目标块被确定为GBB时，可以将关于目标块的信息作为GBB信息GBB_Info输出。

作为步骤S750中的GBB检查操作结果(否)，当确定目标块未被检测为GBB时，在步骤S760中对目标块执行编程操作。

例如，页面缓冲器组230的多个页面缓冲器PB1至PBm 231接收并暂时存储待被编程的数据DATA，并根据被暂时存储的数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向目标块MB1的所选择字线施加编程电压，并且向其余的未被选择的字线施加通过电压以执行编程操作。

作为步骤S750中的GBB检查操作结果(是)，当确定目标块被检测为GBB时，在步骤S770中通过选择替换块来执行擦除操作。

例如，替换块选择器350响应于GBB信息GBB_info，将第二替换块2nd ReplacementBlock：MBb+1至MBk-2中的任何一个(例如MBb+1)选择为替换块，以替换目标块。替换块选择器350可以生成并输出替换块操作信息RP_OP，该替换块操作信息包括关于所选择的替换块的信息。

控制信号生成器320响应于替换块操作信息RP_OP，生成并输出页面缓冲器控制信号PBSIGNAL和源极线控制信号CTRL_SL，用于控制外围电路200以执行替换块MBb+1的擦除操作。例如，源极线驱动器270从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL向替换块MBb+1的源极线SL施加擦除电压。页面缓冲器组230控制位线BL1至BLm处于浮置状态，或施加擦除电压。替换块MBb+1的字线可以通过行解码器220而被控制为接地电压电平。因此在替换块MBb+1中所包括的存储器单元中所存储的数据被擦除。

在步骤S780中，对被执行了擦除操作的替换块MBb+1执行状态检查操作。当在替换块MBb+1所包括的存储器单元之中的、具有高于目标擦除电平的阈值电压的存储器单元的数目等于或小于设置数目时，状态检查操作被确定为通过，并且当具有高于目标擦除电平的阈值电压的存储器单元的数目大于设置数目时，将状态检查操作确定为失败。状态检查操作可以是用于确定是否正常执行了擦除操作的验证操作。

作为上述步骤S780中的状态检查操作结果，当状态检查操作被确定为失败(fail)时，第二替换块2nd Replacement Block：MBb+1至MBk-2之中的、除了先前被选择的替换块MBb+1之外的任何一个(例如MBk-2)被最新选择为用于替换目标块的替换块，并且根据上述步骤S770再次执行操作。

作为上述步骤S780中的状态检查操作结果，当状态检查操作被确定为通过(pass)时，在步骤S790中对替换块(例如MBb+1)执行编程操作。

例如，控制信号生成器320生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200以对替换块(例如MBb+1)执行编程操作。

页面缓冲器组230的多个页面缓冲器PB1至PBm 231接收并暂时存储待被编程的数据DATA，并根据被暂时存储的数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向替换块MBb+1的所选择的字线施加编程电压，并且向其余未被选择的字线施加通过电压，以执行编程操作。

当对替换块MBb+1进行的编程操作完成时，在步骤S800中执行CAM数据更新操作，该CAM数据更新操作用于更新关于在第二CAM块2nd CAM Block：MBk中被确定为GBB的目标块MB1的信息。

例如，CAM数据更新管理器360响应于GBB信息GBB_info和替换块操作信息RP_OP，生成并输出CAM数据更新信号CAM_UPDATE。控制信号生成器320生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200对第二CAM块2nd CAM Block：MBk执行CAM数据更新操作(或CAM数据编程操作)。

页面缓冲器组230的多个页面缓冲器PB1至PBm 231暂时存储从CAM数据更新管理器360接收到的GBB信息GBB_info和替换块操作信息RP_OP作为CAM数据，并且根据被暂时存储的CAM数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向第二CAM块2nd CAM Block：MBk的所选择的字线施加编程电压，并且向其余未被选择的字线施加通过电压，以执行CAM数据更新操作。GBB信息GBB_Info可以包括关于目标块的信息，并且替换块操作信息RP_OP可以包括关于替换目标块的替换块的信息。

目标块MB1是以下这样的存储器块：作为上述步骤S730的状态检查操作结果被确定为通过，并且作为上述步骤S750的GBB检查操作结果被确定为GBB。因此，该目标块在编程操作期间可以被确定为编程状态失败(PSF)GBB(其被确定为坏块)，并且可以通过将关于该目标块的信息包括在GBB信息GBB_Info中来执行CAM数据更新操作。

作为上述步骤S730中的状态检查操作结果，当状态检查操作被确定为失败(fail)时，GBB检查操作在步骤S810中被执行。

例如，控制逻辑300的ROM响应于与编程操作相对应的命令CMD，输出ROM数据ROM_DATA。GBB检查控制器330响应于ROM数据ROM_DATA，在执行了上述步骤S720的擦除操作之后生成并输出GBB检查信号GBB_CHECK。控制信号生成器320响应于GBB检查信号GBB_CHECK，生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200以执行GBB检查操作。

作为步骤S820中的GBB检查操作结果，确定了目标块MB1是否被检测为GBB。例如，控制逻辑300的GBB确定器340可以基于第一通过/失败信号1st PASS/FAIL、第二通过/失败信号2nd PASS/FAIL，或第一通过/失败信号1st PASS/FAIL和第二通过/失败信号2ndPASS/FAIL，来确定目标块是否为GBB，并且当目标块被确定为GBB时，可以将关于目标块的信息作为GBB信息GBB_Info输出。

作为步骤S820中的GBB检查操作结果(否)，当确定目标块未被检测为GBB时，在步骤S830中通过选择替换块来执行擦除操作。

例如，替换块选择器350响应于GBB信息GBB_info，将第二替换块2nd ReplacementBlock：MBb+1至MBk-2中的任何一个(例如MBb+1)选择为替换块，以替换目标块。替换块选择器350可以生成并输出替换块操作信息RP_OP，该替换块操作信息包括关于所选择的替换块的信息。

控制信号生成器320响应于替换块操作信息RP_OP，生成并输出页面缓冲器控制信号PBSIGNAL和源极线控制信号CTRL_SL，用于控制外围电路200以执行替换块MBb+1的擦除操作。例如，源极线驱动器270从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL向替换块MBb+1的源极线SL施加擦除电压。页面缓冲器组230控制位线BL1至BLm处于浮置状态，或施加擦除电压。替换块MBb+1的字线可以通过行解码器220被控制为接地电压电平。因此，擦除了在替换块MBb+1所包括的存储器单元中所存储的数据。

在步骤S840中，对被执行了擦除操作的替换块MBb+1执行状态检查操作。当在替换块MBb+1中所包括的存储器单元之中的、具有高于目标擦除电平的阈值电压的存储器单元的数目等于或小于设置数目时，状态检查操作被确定为通过，并且当具有高于目标擦除电平的阈值电压的存储器单元的数目大于设置数目时，状态检查操作被确定为失败。状态检查操作可以是用于确定是否正常执行了擦除操作的验证操作。

作为上述步骤S840中的状态检查操作结果，当状态检查操作被确定为失败(fail)时，第二替换块2nd Replacement Block：MBb+1至MBk-2之中的、除了先前被选择的替换块MBb+1之外的任何一个(例如MBk-2)被最新选择为用于替换目标块的替换块，并且根据上述步骤S830再次执行操作。

作为上述步骤S840中的状态检查操作结果，当状态检查操作被确定为通过(pass)时，在步骤S850中对替换块(例如MBb+1)执行编程操作。

例如，控制信号生成器320生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200以对替换块(例如MBb+1)执行编程操作。

页面缓冲器组230的多个页面缓冲器PB1至PBm 231接收并暂时存储待被编程的数据DATA，并根据被暂时存储的数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向替换块MBb+1的所选择的字线施加编程电压，并且向其余未被选择的字线施加通过电压，以执行编程操作。

当对替换块MBb+1进行的编程操作完成时，在步骤S860中执行CAM数据更新操作，该CAM数据更新操作用于更新关于在第二CAM块2nd CAM Block：MBk中被确定为GBB的目标块MB1的信息。

例如，CAM数据更新管理器360响应于GBB信息GBB_info和替换块操作信息RP_OP，生成并输出CAM数据更新信号CAM_UPDATE。控制信号生成器320生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200对第二CAM块2nd CAM Block：MBk以执行CAM数据更新操作(或CAM数据编程操作)。

页面缓冲器组230的多个页面缓冲器PB1至PBm 231暂时存储从CAM数据更新管理器360接收到的GBB信息GBB_info和替换块操作信息RP_OP作为CAM数据，并且根据被暂时存储的CAM数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向第二CAM块2nd CAM Block：MBk的所选择的字线施加编程电压，并且向其余未被选择的字线施加通过电压，以执行CAM数据更新操作。优选地，GBB信息GBB_Info包括关于目标块的信息，并且替换块操作信息RP_OP包括关于替换目标块的替换块的信息。

目标块MB1是如下这样的存储器块：作为上述步骤S730的状态检查操作结果，被确定为失败，并且作为上述步骤S820的GBB检查操作结果被确定为并非GBB。因此，该目标块可以被确定为出现擦除状态失败(ESF)的块，并且可以通过在GBB信息GBB_Info中包括关于该目标块的信息来执行CAM数据更新操作。

作为步骤750中的GBB检查操作结果，当在步骤S820中确定了目标块被检测为GBB(是)时，在步骤S870中通过选择替换块来执行擦除操作。

例如，替换块选择器350响应于GBB信息GBB_info，将第二替换块2nd ReplacementBlock：MBb+1至MBk-2)中的任何一个(例如MBb+1)选择为替换块，以替换目标块。替换块选择器350可以生成并输出替换块操作信息RP_OP，该替换块操作信息包括关于所选择的替换块的信息

控制信号生成器320响应于替换块操作信息RP_OP，生成并输出页面缓冲器控制信号PBSIGNAL和源极线控制信号CTRL_SL，用于控制外围电路200以执行替换块MBb+1的擦除操作。例如，源极线驱动器270从控制逻辑300接收源极线控制信号CTRL_SL，并且基于源极线控制信号CTRL_SL向替换块MBb+1的源极线SL施加擦除电压。页面缓冲器组230控制位线BL1至BLm处于浮置状态，或施加擦除电压。替换块MBb+1的字线可以通过行解码器220被控制为接地电压电平。因此，擦除了在替换块MBb+1所包括的存储器单元中所存储的数据。

在步骤S880中，对被执行了擦除操作的替换块MBb+1执行状态检查操作。当在替换块MBb+1中所包括的存储器单元之中的、具有高于目标擦除电平的阈值电压的存储器单元的数目等于或小于设置数目时，状态检查操作被确定为通过，并且当具有高于目标擦除电平的阈值电压的存储器单元的数目大于设置数目时，状态检查操作被确定为失败。状态检查操作可以是用于确定是否正常执行了擦除操作的验证操作。

作为上述步骤S880中的状态检查操作结果，当状态检查操作被确定为失败(fail)时，第二替换块2nd Replacement Block：MBb+1至MBk-2之中的、除了先前被选择的替换块MBb+1之外的任何一个(例如MBk-2)被最新选择为替换目标块的替换块，并且根据上述步骤S870再次执行操作。

作为上述步骤S880中的状态检查操作结果，当状态检查操作被确定为通过(pass)时，在步骤S890中对替换块(例如MBb+1)执行编程操作。

例如，控制信号生成器320生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200以对替换块(例如MBb+1)执行编程操作。

页面缓冲器组230的多个页面缓冲器PB1至PBm 231接收并暂时存储要编程的数据DATA，并根据被暂时存储的数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向替换块MBb+1的所选择的字线施加编程电压，并且向其余未被选择的字线施加通过电压，以执行编程操作。

当对替换块MBb+1进行的编程操作完成时，在步骤S900中执行CAM数据更新操作，该CAM数据更新操作用于更新关于在第二CAM块2nd CAM Block：MBk中被确定为GBB的目标块MB1的信息。

例如，CAM数据更新管理器360响应于GBB信息GBB_info和替换块操作信息RP_OP，生成并输出CAM数据更新信号CAM_UPDATE。控制信号生成器320生成并输出操作信号OP_CMD、行解码器控制信号AD_signal、页面缓冲器控制信号PBSIGNAL、源极线控制信号CTRL_SL以及许可位VRY_BIT<#>，用于控制外围电路200对第二CAM块2nd CAM Block：MBk执行CAM数据更新操作(或CAM数据编程操作)。

页面缓冲器组230的多个页面缓冲器PB1至PBm 231暂时存储从CAM数据更新管理器360接收到的GBB信息GBB_info和替换块操作信息RP_OP作为CAM数据，并且根据被暂时存储的CAM数据来调整位线BL1至BLm的电位电平。电压生成电路210生成并输出包括编程电压和通过电压的操作电压Vop。行解码器220向第二CAM块2nd CAM Block：MBk的所选择的字线施加编程电压，并且向其余未被选择的字线施加通过电压，以执行CAM数据更新操作。优选地，GBB信息GBB_Info包括关于目标块的信息，并且替换块操作信息RP_OP包括关于替换目标块的替换块的信息。

目标块MB1是如下这样的存储器块：作为上述步骤S730的状态检查操作结果被确定为失败，并且作为上述步骤S820的GBB检查操作结果被确定为GBB。因此，目标块MB1可以被确定为ESF GBB，并且可以通过将关于该目标块的信息包括在GBB信息GBB_Info中来执行CAM数据更新操作。

在本公开的实施例中，在对目标块执行了擦除操作之后，紧接着对目标块执行GBB检查操作。然而，可以紧接在对目标块执行擦除操作之前，对目标块执行GBB检查操作。即，在本公开中，在对目标块执行编程操作之前，对目标块执行GBB检查操作。因此，可以在确定是否为坏块之前，根据目标块的编程操作结果预先确定目标块是否为GBB。

图9是用于描述根据本公开的实施例的GBB检查操作的流程图。

图10是用于描述图9的GBB检查操作的阈值电压分布图。

参考图2、图9和图10，根据本公开实施例的GBB检查操作将描述如下。

根据本公开实施例的GBB检查操作可以包括步骤S741至S745。

在步骤S741中，外围电路200使用第一测量电压V1对目标块(例如MB1)执行测试读取操作。

例如，电压生成电路210生成并输出第一测量电压V1，并且行解码器220向目标块MB1的选择线(漏极选择线和源极选择线)中的一条选择线施加第一测量电压V1。页面缓冲器组230的页面缓冲器PB1至PBm感测与位线BL1至BLm相对应的电压或电流，以检测在连接至一条选择线的漏极选择晶体管或源极选择晶体管之中的、具有低于第一测量电压V1的阈值电压的选择晶体管。

此后，行解码器220向下一条选择线施加第一测量电压V1，并且页面缓冲器PB1至PBm感测与位线BL1至BLm相对应的电压或电流，以检测在连接至下一条选择线的漏极选择晶体管或源极选择晶体管之中的、具有低于第一测量电压V1的阈值电压的选择晶体管。在上述方法中，检测在目标块MB1中所包括的选择晶体管之中的、具有低于第一测量电压V1的阈值电压的选择晶体管。

在步骤S742中，通过/失败确定器260对具有低于第一测量电压V1的阈值电压的选择晶体管进行计数，以生成第一计数。例如，通过/失败确定器260基于在GBB检查操作的第一测试读取操作期间从页面缓冲器组230接收到的感测电压VPB，对阈值电压低于第一测量电压的选择晶体管A进行计数，以生成第一计数。

在步骤S743中，外围电路200使用第二测量电压V2对目标块MB1执行测试读取操作。

例如，电压生成电路210生成并输出第二测量电压V2，并且行解码器220向目标块MB1的选择线(漏极选择线和源极选择线)中的一条选择线施加第二测量电压V2。页面缓冲器组230的页面缓冲器PB1至PBm感测与位线BL1至BLm相对应的电压或电流，以检测在连接至一条选择线的漏极选择晶体管或源极选择晶体管之中的、具有高于第二测量电压V2的阈值电压的选择晶体管。

此后，行解码器220向下一条选择线施加第二测量电压V2，并且页面缓冲器PB1至PBm感测与位线BL1至BLm相对应的电压或电流，以检测在连接至下一条选择线的漏极选择晶体管或源极选择晶体管之中的、具有高于第二测量电压V2的阈值电压的选择晶体管。在上述方法中，检测在目标块MB1中所包括的选择晶体管之中的、具有高于第二测量电压V2的阈值电压的选择晶体管。

在步骤S744中，通过/失败确定器260对具有高于第二测量电压V2的阈值电压的选择晶体管进行计数，以生成第二计数。例如，通过/失败确定器260基于在GBB检查操作的第二测试读取操作期间，从页面缓冲器组230接收到的感测电压VPB，对阈值电压高于第二测量电压的选择晶体管B进行计数，以生成第二计数。

在步骤S745中，将第一计数与第二计数之和与阈值计数进行比较，以确定目标块MB1是检测到GBB的块还是未检测到GBB的块。

例如，当第一计数与第二计数之和等于或大于阈值计数(是)时，通过/失败确定器260生成并输出第一失败信号1st FAIL，该第一失败信号1st FAIL指示目标块MB1为检测到GBB的块。此外，当第一计数与第二计数之和小于阈值计数(否)时，通过/失败确定器260生成并输出第一通过信号1st PASS，该第一通过信号1st PASS指示目标块MB1是未检测到GBB的块。在实施例中，当阈值电压超出正常范围的选择晶体管的数目大于阈值计数时，控制逻辑将目标块确定为生长坏块，并且从多个第二替换块中选择用于替换目标块的替换块。

第二测量电压V2是高于第一测量电压V1的电压，并且第一测量电压V1和第二测量电压V2在选择晶体管的正常阈值电压范围内。

如上所述，在根据本公开的实施例的GBB检查操作中，当目标块中所包括的选择晶体管之中的、超出正常阈值电压范围的选择晶体管的数目等于或大于阈值时，目标块可以被确定为GBB块。

图11是用于描述根据本公开另一实施例的GBB检查操作的流程图。

图12是用于描述图11的GBB检查操作的电压波形图。

根据本公开另一实施例的GBB检查操作将参考图2、图11和图12描述如下。

根据本公开另一实施例的GBB检查操作可以包括步骤S746至S752。

在步骤S746中，字线测试电路400在预定时间期间，向连接至目标块(例如MB1)的局部线LL之中的偶数局部线施加具有预定电位电平的测试电压。偶数局部线是以偶数数目的局部线而布置的局部线，该局部线包括按顺序布置的多条选择线和字线。如本文中所使用的关于参数的词语“预定”，诸如预定时间和预定电位电平，是指在该参数被用于过程或算法之前，已被确定的值。针对一些实施例，在过程或算法开始之前确定参数的值。在其他实施例中，在过程或算法期间但在该参数被用于过程或算法之前来确定该参数的值。

在步骤S747中，字线测试电路400感测偶数局部线的电位以测量第一测量电压Vmeas1。

在步骤S748中，字线测试电路400将参考电压Vref与第一测量电压Vmeas1进行比较。例如，当第一测量电压Vmeas1低于参考电压Vref(否)时，确定缺陷存在于目标块MB1的字线中。因此，字线测试电路400生成并输出第二失败信号2nd FAIL，该第二失败信号2ndFAIL指示目标块MB1是检测到GBB的块。

在步骤S748中当第一测量电压Vmeas1等于或高于参考电压Vref(是)时，在步骤S749中，字线测试电路400在预定时间期间，向连接至目标块MB1的局部线LL之中的奇数局部线施加具有预定电位电平的测试电压。奇数局部线是以奇数数目的局部线而布置的局部线，该局部线包括按顺序布置的多条选择线和字线。奇数局部线LL和偶数局部线布置成彼此交叉。

在步骤S751中，字线测试电路400感测偶数局部线的电位以测量第二测量电压Vmeas2。

在步骤S752中，字线测试电路400将参考电压Vref与第二测量电压Vmeas2进行比较。例如，当第二测量电压Vmeas2低于参考电压Vref(否)时，确定缺陷存在于目标块MB1的字线中。因此，字线测试电路400生成并输出第二失败信号2nd FAIL，该第二失败信号2ndFAIL指示目标块MB1是检测到GBB的块。

当第二测量电压Vmeas2等于或高于参考电压Vref(是)时，字线测试电路400将目标块MB1确定为正常块。因此，字线测试电路400生成并输出第二通过信号2nd PASS，该第二通过信号2nd PASS指示目标块MB1是未检测到GBB的块。

如上所述，在根据本公开的另一实施例的GBB检查操作中，可以通过向目标块的局部线施加测试电压，并且在局部线的测量电压低于参考电压时，确定在字线之间存在诸如漏电流或桥接器的缺陷，从而将目标块确定为GBB块。

在上述实施例中，字线测试电路400向连接至目标块的局部线LL施加测试电压，并且然后将局部线LL的测量电压与参考电压进行比较以执行GBB检查操作。然而，字线测试电路400可以通过向连接至目标块的局部线LL施加测试电流，并且将局部线LL的测量电流与参考电流进行比较来执行GBB检查操作。

图13是用于描述存储器系统的另一实施例的图。

参考图13，存储器系统30000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信设备。存储器系统30000可以包括存储器设备1100和能够控制存储器设备1100的操作的控制器1200。控制器1200可以在处理器3100的控制下控制存储器设备1100的数据访问操作，例如编程操作、擦除操作或读取操作。

在存储器设备1100中被编程的数据可以在控制器1200的控制下通过显示器3200来被输出。

无线电收发器3300可以通过天线ANT来传输和接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收到的无线电信号转换成可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将处理后的信号传输至控制器1200和显示器3200。控制器1200可以对发往存储器设备1100的由处理器3100处理的信号进行编程。此外，无线电收发器3300可以将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将转换后的无线电信号输出到外部设备。输入设备3400可以是如下这样的设备：能够输入用于控制处理器3100的操作的控制信号、或待由处理器3100处理的数据。输入设备3400可以被实现为指向设备，诸如触摸板或计算机鼠标、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得能够通过显示器3200输出从控制器1200输出的数据、从无线电收发器3300输出的数据或从输入设备3400输出的数据。

根据实施例，能够控制存储器设备1100的操作的控制器1200可以被实现为处理器3100的一部分，并且还可以被实现为与处理器3100分离的芯片。

图14是用于描述存储器系统的另一示例的图。

参考图14，存储器系统40000可以被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。

存储器系统40000可以包括存储器设备1100和能够控制存储设备1100的数据处理操作的控制器1200。

处理器4100可以根据经由输入设备4200输入的数据，通过显示器4300来输出存储器设备1100中所存储的数据。例如，输入设备4200可以被实现为指向设备，诸如触摸板或计算机鼠标、小键盘或键盘。

处理器4100可以控制存储器系统40000的整体操作、并且控制控制器1200的操作。根据实施例，能够控制存储器设备1100的操作的控制器1200可以被实现为处理器4100的一部分、或可以被实现为与处理器4100分离的芯片。

图15是用于描述存储器系统的另一实施例的图。

参考图15，存储器系统50000可以被实现为图像处理设备，例如数码相机、设置有数码相机的便携式电话、设置有数码相机的智能电话或设置有数码相机的平板PC。

存储器系统50000包括存储器设备1100和能够控制存储器设备1100的数据处理操作(例如编程操作、擦除操作或读取操作)的控制器1200。

存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。转换后的数字信号可以被传输到处理器5100或控制器1200。在处理器5100的控制下，可以通过显示器5300输出转换后的数字信号、或通过控制器1200将其存储在存储器设备1100中。此外，可以在处理器5100或控制器1200的控制下通过显示器5300输出在存储器设备1100中所存储的数据。

根据实施例，能够控制存储器设备1100的操作的控制器1200可以被实现为处理器5100的一部分、或可以被实现为与处理器5100分离的芯片。

图16是用于描述存储器系统的另一实施例的图。

参考图16，存储器系统70000可以被实现为存储器卡或智能卡。存储器系统70000可以包括存储器设备1100、控制器1200以及卡接口7100。

控制器1200可以控制存储器设备1100与卡接口7100之间的数据交换。根据实施例，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。此外，控制器1200可以通过图2中所示的控制器1200的示例来实现。

卡接口7100可以根据主机60000的协议来为在主机60000与控制器1200之间的数据交换提供接口。根据实施例，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口可以是指能够支持主机60000所使用协议的硬件、安装在硬件中的软件或信号传输方法。

当存储器系统70000连接至主机60000的主机接口6200(诸如PC、平板PC、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒)时，接口6200可以在微处理器6100的控制下，通过卡接口7100和控制器1200与存储器设备1100执行数据通信。

尽管本公开的详细描述描述了实施例的示例，但可以在不脱离本公开的范围和技术精神的情况下进行各种改变和修改。因此，本公开的范围不应限于上述实施例，并且应该由本公开的权利要求的等同物以及所附权利要求确定。