阅读说明：本技术 原子层沉积设备及3d存储器件 (Atomic layer deposition apparatus and 3D memory device ) 是由 李远博 宋锐 李�远 孙祥烈 于 2020-04-24 设计创作，主要内容包括：公开了一种原子层沉积设备及3D存储器件,原子层沉积设备包括：进气管路,用于接收至少两种反应气体以及惰性气体；反应腔室,与所述进气管路连接；基座,位于所述反应腔室内,用于承载硅片以及对所述硅片进行加热；排气通道,与所述反应腔室连接,其中,所述原子层沉积设备还包括可调节控制板,位于所述反应腔室内,用于阻挡所述反应气体到达硅片表面。本申请的原子层沉积设备,通过可调节控制板控制参与硅片表面反应的反应气体,使得粘附膜可以分层生长,得到晶向一致、晶界表面积减少的粘附膜,提高了粘附膜的阻挡能力。(Disclosed are an atomic layer deposition apparatus and a 3D memory device, the atomic layer deposition apparatus including: the gas inlet pipeline is used for receiving at least two reaction gases and inert gases; the reaction chamber is connected with the air inlet pipeline; the base is positioned in the reaction chamber and used for bearing a silicon wafer and heating the silicon wafer; and the exhaust channel is connected with the reaction chamber, and the atomic layer deposition equipment further comprises an adjustable control plate which is positioned in the reaction chamber and used for blocking the reaction gas from reaching the surface of the silicon wafer. According to the atomic layer deposition equipment, the reaction gas participating in the surface reaction of the silicon wafer is controlled through the adjustable control panel, so that the adhesive film can grow in a layered mode, the adhesive film with the consistent crystal orientation and the reduced crystal boundary surface area is obtained, and the blocking capacity of the adhesive film is improved.)

原子层沉积设备及3D存储器件

技术领域

本发明涉及半导体制造技术领域，特别涉及一种原子层沉积设备及3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存储器件的制备工艺中，例如采用蚀刻的方法在层间绝缘层中形成空腔，然后采用金属材料(例如，W)填充空腔以形成多个层面的栅极导体，从而形成栅叠层结构。由于3D存储器件的集成度的提高，用于形成栅极导体的空腔厚度也越来越小。在填充金属材料之前，可以在空腔的内壁形成粘附膜，以改善金属材料在空腔中的填充性能和提高机械强度。在填充金属材料的步骤中，金属材料例如由金属氟化物还原生成，产生的氟可以经由粘附膜扩散至层间绝缘层中，使得不同层面的栅极导体互连，或者与沟道柱互连，仍然可能导致器件失效。

期望进一步改进3D存储器件的粘附膜的阻挡性能，以提高3D存储器件的良率和可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供一种改进的原子层沉积设备及3D存储器件，通过在粘附膜的原子层沉积设备的反应腔室中增加一个可调节控制板，用于控制粘附膜的形成过程，使得粘附膜分层生长，从而提高粘附膜中的阻挡性能，阻止氟的扩散，提高器件的良率和可靠性。

根据本发明的一方面，提供一种原子层沉积设备，包括：进气管路，用于接收至少两种反应气体以及惰性气体；反应腔室，与所述进气管路连接；基座，位于所述反应腔室内，用于承载硅片以及对所述硅片进行加热；排气通道，与所述反应腔室连接，其中，所述原子层沉积设备还包括可调节控制板，位于所述反应腔室内，用于阻挡所述反应气体到达硅片表面。

优选地，所述可调节控制板包括第一板，第二板和/或第三板，其中，所述第一板位于所述基座上方，具有多个通孔，所述第二板和/或第三板分别位于所述第一板的两端，可相对于所述第一板在垂直平面上旋转。

优选地，所述第二板和/或第三板包括抬起和放下两种工作状态。

优选地，所述第二板和/或第三板处于抬起状态时，所述反应气体经由所述第一板的多个通孔到达硅片表面，在硅片表面进行反应形成薄膜层并进行生长。

优选地，所述第二板和/或第三板处于放下状态时，所述第二板和/或第三板与所述第一板平行，阻挡住所述第一板的多个通孔，停止所述反应气体参与硅片表面反应，薄膜层进行晶粒成核。

优选地，所述第二板和/或第三板根据所述反应气体的流量进行所述抬起和放下两种工作状态的切换。

优选地，所述薄膜层包括粘附膜。

根据本发明的另一方面，提供一种3D存储器件，包括：衬底；位于衬底上方的叠层结构，所述叠层结构包括层间绝缘层和采用层间绝缘层彼此隔开的多个栅极导体，所述多个栅极导体由栅线缝隙分别分割为多个栅线；贯穿所述叠层结构的多个沟道柱；以及位于所述栅线缝隙中的导电通道和绝缘层，所述导电通道采用所述绝缘层与所述多个栅线彼此隔开，其中，所述3D存储器件还包括分层生长的氮化钛膜作为粘附膜，所述粘附膜位于所述栅极导体和所述层间绝缘层之间且与所述栅极导体接触。

优选地，所述分层生长的氮化钛膜采用原子层沉积工艺形成。

本发明提供的原子层沉积设备，在沉积设备的反应腔室中增加一个可调节控制板，能够在沉积氮化钛膜的过程中，保持气体氛围的同时，停止或重新启动反应物继续参与硅片表面反应，使得氮化钛膜分层生长。由于分层生长的氮化钛膜对氟原子的阻挡率高，因此氮化钛膜中氟含量较低，从而降低了因氟原子攻击氧化层而导致的导电通道，例如字线的电流泄漏和氮化钛膜电阻率较高的问题，进一步提高了器件的良率和可靠性。

本发明提供的原子层沉积设备，可调节控制板用于控制反应物的参与，在停止反应物参与的过程中，使反应腔室内的剩余能量充分用于小晶粒成核，而不是生长，最终使形成的氮化钛膜晶向一致，晶界有效表面积减少。

根据本发明实施例的3D存储器件，在所述栅线缝隙的暴露表面上形成分层生长的氮化钛膜作为粘附膜，与现有技术采用原子层沉积方法一步形成的氮化钛膜相比，分层生长的氮化钛膜对氟扩散的阻挡性能得到显著提高。

根据本发明实施例的3D存储器件，粘附膜位于导电通道与隔离层之间，用于改善导电通道的粘附力。进一步地，通过粘附膜发生的氟扩散容易导致字线(WL)出现电泄露，这是3D存储器件失效的重要原因之一。本发明利用分层生长的氮化钛膜对氟扩散的阻挡性能，兼用作阻挡层以防止氟扩散导致的问题，从而提高3D存储器件的良率和可靠性。此外，采用原子层沉积方法形成的分层生长的氮化钛膜可以获得良好的覆盖性，从而在层间绝缘层内部的空腔表面上也能实现完整的覆盖。进一步提高对氟扩散的阻挡性能。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了现有技术的3D存储器件中粘附膜的示意图；

图2示出了现有技术的粘附膜的原子层沉积设备的结构示意图；

图3示出了一步生长和分步生长的粘附膜中氟元素含量图；

图4示出了本发明实施例的粘附膜的原子层沉积设备的结构示意图；

图5a至图5d示出了本发明实施例的3D存储器件制造方法在不同阶段的截面图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。

如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。

在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

图1示出了现有技术的3D存储器件中粘附膜的示意图。图2示出了现有技术的粘附膜的原子层沉积设备的结构示意图。

参考图1，在3D存储器件中，在衬底101上形成有栅叠层结构120和存储单元串，存储单元串分别包括各自的沟道柱110，以及公共的栅极导体。栅极导体与存储单元串中的晶体管的堆叠顺序一致，相邻的栅极导体之间彼此采用层间绝缘层隔开，从而形成栅叠层结构120。

在3D存储器件中，还包括贯穿栅叠层结构的栅线缝隙，在栅线缝隙中形成有导电通道170，在导电通道170的侧壁与栅叠层结构120之间，还形成有氧化层140和粘附膜150，其中，氧化层140用于分隔栅极导体与导电通道170，粘附膜150与衬底101接触的部分会形成接触层160，从而降低衬底101与粘附膜150的接触电阻。

图1所示的粘附膜150由图2所示的原子层沉积设备形成。

参考图2，原子层沉积设备100可以用于形成薄膜层，所述薄膜层例如为粘附膜。在原子层沉积设备100中，反应气体通过反应气体管路51至54到达进气室25，进而到达反应腔室21进行反应，在晶片35的相应位置形成粘附层，反应后的气体通过排气通道22到达排气装置41。

采用原子层沉积设备100沉积形成的粘附膜150为一步形成，对于氟原子的阻挡率较低，容易使氟原子对氧化层140造成损伤，造成导电通道170与栅极导体之间的电泄露，进而降低3D存储器件的良率和可靠性。

图3示出了一步生长和分步生长的粘附膜中氟元素含量图。

在图3中，我们可以看到，氟原子在不同的材料中具有不同的含量，在同种材料中，不同的形成方法也会导致氟原子的含量不同。进一步地，在TiN材料中，一步形成的TiN中氟含量高于分步形成的TiN中的氟含量。

本申请的发明人注意到分步形成的TiN膜中氟含量低于一步形成的TiN中的氟含量，因此提出了一种改进的粘附膜的原子层沉积设备及3D存储器件的制造方法。

图4示出了本发明实施例的粘附膜的原子层沉积设备的结构示意图。

参考图4，用于形成粘附膜的原子层沉积设备200中，反应腔室21和排气通道22彼此连通，并且由盖板23密封反应腔室21的上部开口端，形成内部空间。在反应腔室21的侧壁开口形成晶片的进出通道，采用闸板24开启或封闭进出通道。在盖板23的上方设置法兰24，用于将进气室25固定在法兰24上，并将反应气体导入至反应腔室21的内部空间。

排气通道22位于反应腔室21的另一侧壁，一端与反应腔室21彼此连通，另一端连接至排气装置41。排气装置41用于对反应腔室21的内部空间抽真空，例如为真空泵。优选地，排气通道22的侧壁还连接有回收装置42，用于回收至少一种反应气体，例如氨气。回收装置42例如连接在排气装置41的上游端，由于回收至少一种反应气体，不仅可以减少对环境的污染，而且可以保护排气装置41以免受到蚀刻性气体的损伤。

反应腔室21的内部空间中设置有基座33。支柱31的一端固定在反应腔室21的底端，另一端与基座33下表面相连接，从而固定基座33。导向环34设置在基座33的上表面的周边，用于引导晶片35放置在基座33的上表面的上方。晶片35的支撑装置32包括贯穿基座33且与晶片35的下表面相接触的多个支撑杆。支撑装置32在驱动装置(未示出)的驱动下可以上下移动，从而带动晶片35移动或偏转，调节晶片35在反应腔室21的内部空间中的高度位置和水平状态。基座33的内部设置有加热器电源(图中未示出)，给加热器36加热，将晶片温度提升至预定的温度。

原子层沉积设备200的气体供给装置包括共同连接至进气室25的反应气体管路51至54，反应气体管路51至54与进气室25通过固定装置26进行连接。反应气体管路51至54分别用于供给TiCl4、N2、NH3和H2。在反应气体管路51至54的每条管路上依次设置有用于通断控制的阀门61、用于流量控制的质量流量控制器62、以及用于存储反应气体的储罐63。

在反应腔室21的内部空间中，还包括一个可调节控制板37，用于控制反应的进行。可调节控制板37包括第一板371，第二板372和第三板373。

其中，所述第一板371位于所述基座33的上方，第二板372和第三板373分别位于第一板371的两端，且与第一板371活动连接，可相对于第一板371在垂直平面内旋转。第一板371具有多个通孔，当第二板372和/或第三板373抬起时，反应气体经由第一板371的多个通孔到达硅片表面，在硅片表面进行反应形成粘附膜并进行生长，当第二板372和/或第三板373放下时，第二板372和/或第三板373例如与第一板371平行，第一板371的多个通孔被第二板372和/或第三板373阻挡，停止反应气体参与硅片表面反应，粘附膜进行晶粒成核。

具体的，当反应气体在反应腔室21内的硅片表面反应一定时间后，控制所述可调节控制板37中的第二板372和/或第三板373放下，反应气体被可调节控制板37阻挡，无法参与硅片表面的反应，但由于反应腔室21内反应气体和惰性气体还在源源不断的进入，且反应腔室21没有被可调节控制板37分割成两个空间，因此反应腔室21内的气压不会发生变化，只有硅片表面参与反应的反应气体消失或数量减少。此时，硅片表面已形成的粘附膜利用剩余能量充分进行小晶粒成核，而不是生长，因此形成的粘附膜晶向偏向一致，晶界有效表面积减少。

在该实施例中，可控制调节板37的第二板372和/或第三板373抬起时，第二板372和/或第三板373的另一端抵达反应腔室21的侧壁，反应气体和惰性气体的入口不被遮挡，反应气体通过第一板371的多个通孔到达硅片表面，不对反应过程造成影响。可控制调节板37的第二板372和/或第三板373放下时，由于第二板372和/或第三板373上没有通孔，而第一板371的多个通孔被第二板372和/或第三板373遮挡，反应气体不能直接到达硅片表面。

在该实施例中，可控制调节板37中第一板371，第二板372和第三板373的形状可以是圆形，可以是方形，还可以是其他任何能够实现阻挡部分反应气体到达硅片表面的形状。在原子层沉积设备200中，可控制调节板37的抬起和放下两种状态的切换时机是根据反应气体流量来进行的，在其他实施例中，例如还可以通过反应时间来切换。在切换过程中，还可以选择手动切换或自动切换等方式。

在其他实施例中，可控制调节板37中第一板371的多个通孔的通孔直径可以变化，此时，可控制调节板37包括大通孔和小通孔两种状态，大通孔相当于抬起状态，小通孔相当于放下状态。通过控制可控制调节板37的通孔直径来实现控制反应气体气体到达硅片表面的量。

采用原子层沉积设备200形成粘附膜的过程中，由于可控制调节板37的存在，使得粘附膜可以分层生长，最终形成的粘附膜具有抗氟能力强，晶向一致，晶界表面积小等优点。

在其他实施例中，原子层沉积设备200还可以用于形成其他需要分层生长或不需要分层生长的薄膜层，本发明仅示出了通过原子层沉积设备200形成粘附膜的实施例。

图5a至图5d示出了本发明实施例的3D存储器件制造方法在不同阶段的截面图。

该方法开始于已经在衬底101上形成栅叠层结构120与沟道柱110的半导体结构，如图5a所示。

栅叠层结构120包括在衬底101上交替堆叠的层间绝缘层124与栅极导体层121、122、123。在本实施例中，衬底101例如是单晶硅衬底，层间绝缘层124例如由氧化硅组成，栅极导体层121、122、123例如由金属钨组成。为了清楚起见，在图5a中未示出沟道柱110的内部结构。

在该步骤中，例如在半导体结构的表面上形成光致抗蚀剂掩模，然后进行各向异性蚀刻形成穿过栅叠层结构120的沉积通道102。各向异性蚀刻可以采用干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀。例如，通过控制蚀刻时间，使得蚀刻在衬底101的表面附近停止。在蚀刻之后通过在溶剂中溶解或灰化去除光致抗蚀剂掩模。

在该实施例中，沉积通道102不仅用于将栅极导体分割成多条栅线，而且用于形成源极连接的导电通道。为此，沉积通道102贯穿栅叠层结构120到达衬底101。

进一步地，在沉积通道102的侧壁形成氧化层140，如图5b所示。其中，氧化层140的例如有氧化硅组成，用于分隔栅极导体层与后续步骤中形成的导电通道。

进一步的，在沉积通道102的内表面形成粘附膜150，如图5c所示。

在该实施例中，粘附膜150例如为采用图4所示的原子层沉积设备分步形成TiN膜。优选地，衬底101与TiN膜接触的部分会形成接触层160，从而降低衬底101与TiN膜的接触电阻。

进一步地，在沉积通道102中填充导电材料形成导电通道170，如图5d所示。

在该实施例中，导电材料例如由钨组成，形成导电通道170为金属导电结构。粘附膜150位于氧化层140与导电通道170之间，使得导电通道170固定在沉积通道内部。

本发明提供的原子层沉积设备，在沉积设备的反应腔室中增加一个可调节控制板，能够在沉积氮化钛膜的过程中，保持气体氛围的同时，停止或重新启动反应物继续参与硅片表面反应，使得氮化钛膜分层生长。由于分层生长的氮化钛膜对氟原子的阻挡率高，因此氮化钛膜中氟含量较低，从而降低了因氟原子攻击氧化层而导致的导电通道，例如字线的电流泄漏和氮化钛膜电阻率较高的问题，进一步提高了器件的良率和可靠性。

本发明提供的原子层沉积设备，可调节控制板用于控制反应物的参与，在停止反应物参与的过程中，使反应腔室内的剩余能量充分用于小晶粒成核，而不是生长，最终使形成的氮化钛膜晶向一致，晶界有效表面积减少。

根据本发明实施例的3D存储器件，在所述栅线缝隙的暴露表面上形成分层生长的氮化钛膜作为粘附膜，与现有技术采用原子层沉积方法一步形成的氮化钛膜相比，分层生长的氮化钛膜对氟扩散的阻挡性能得到显著提高。

根据本发明实施例的3D存储器件，粘附膜位于导电通道与隔离层之间，用于改善导电通道的粘附力。进一步地，通过粘附膜发生的氟扩散容易导致字线(WL)出现电泄露，这是3D存储器件失效的重要原因之一。本发明利用分层生长的氮化钛膜对氟扩散的阻挡性能，兼用作阻挡层以防止氟扩散导致的问题，从而提高3D存储器件的良率和可靠性。此外，采用原子层沉积方法形成的分层生长的氮化钛膜可以获得良好的覆盖性，从而在层间绝缘层内部的空腔表面上也能实现完整的覆盖。进一步提高对氟扩散的阻挡性能。

在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。