阅读说明：本技术 低导通电压碳化硅整流器 (Low on-voltage silicon carbide rectifier ) 是由 A·康斯坦丁欧夫 于 2019-08-16 设计创作，主要内容包括：本发明题为“低导通电压碳化硅整流器”。在一般方面,本发明提供了一种碳化硅(SiC)整流器,该SiC整流器可以包括第一导电类型的衬底、第一导电类型的漂移区、第一导电类型的结型场效应晶体管(JFET)区、第二导电类型的体区、第一导电类型的阳极注入区和第一导电类型的沟道。沟道可以与JFET区和阳极注入区接触并设置在它们之间。阳极注入区和JFET区之间的沟道的一部分可以设置在体区中。沟道可以被配置为在零偏压条件下断开,并且在正导通电压下接通。(The invention provides a low on-voltage silicon carbide rectifier. In a general aspect, the present invention provides a silicon carbide (SiC) rectifier that may include a substrate of a first conductivity type, a drift region of the first conductivity type, a Junction Field Effect Transistor (JFET) region of the first conductivity type, a body region of a second conductivity type, an anode implant region of the first conductivity type, and a channel of the first conductivity type. The channel can be in contact with and disposed between the JFET region and the anode implant region. A portion of the channel between the anode implant region and the JFET region may be disposed in the body region. The channel may be configured to be off at zero bias conditions and on at a positive on voltage.)

低导通电压碳化硅整流器

技术领域

本说明书涉及包括低导通电压整流器的碳化硅(SiC)半导体器件。

背景技术

在诸如高压二极管整流器的功率整流器中，低导通电压可以降低接通状态功率损耗。然而，在当前实施方式中，降低二极管整流器中的导通电压也会降低反向偏压电荷流的相关联的能垒(例如，降低势垒高度)。因此，此类器件可能会经历高的反向偏压(例如，泄漏)电流，且因此进入热失控，特别是在高温和/或电过载条件下。此类热失控可能会损坏包括此类整流器的半导体器件，以及与半导体器件耦接的部件。不易受高的反向偏压电流影响的电流高压整流器具有高于期望值的正向电压降(导通电压等)。

发明内容

在至少一个一般方面，碳化硅(SiC)整流器可以包括第一导电类型的衬底。衬底可以包括在整流二极管的阴极端子中。整流器可以进一步包括第一导电类型的漂移区。漂移区可以设置在衬底上。整流器还可以包括第一导电类型的结型场效应晶体管(JFET)区。JFET区可以设置在漂移区上。整流器还可以进一步包括第二导电类型的体区。体区可以设置在JFET区中。整流器还可以进一步包括第一导电类型的阳极注入区。阳极注入区可以设置在体区中。阳极注入区可以与整流二极管的阳极端子耦接。整流器还可以包括第一导电类型的沟道。沟道可以与JFET区和阳极注入区接触并设置在它们之间。阳极注入区和JFET区之间的沟道的一部分可以设置在体区中。沟道可以被配置为在零偏压条件下断开，并且在正导通电压下接通。

附图说明

图1是示意性地示出碳化硅(SiC)整流器的侧剖视图的图。

图2是示出图1的SiC整流器的示例性电子浓度轮廓的图。

图3A和图3B是示出图1的SiC整流器的示例性操作的曲线图。

图4是示意性地示出另一SiC整流器的侧剖视图的图。

图5是示意性地示出与金属氧化物半导体场效应晶体管(MOSFET)单片集成的SiC整流器的侧剖视图的图。

图6是示意性地示出SiC整流器的平面图的图。

图7A和图7B是示意性地示出SiC整流器的单位单元的平面图的图。

图8A和图8B是示出SiC整流器的掺杂分布的曲线图。

图9是示出生产SiC整流器的方法的流程图。

在未必按比例绘制的附图中，相同的参考符号可指示不同视图中的相同和/或相似的部件(元件，结构等)。附图大体上以举例而非限制的方式示出了本公开中所讨论的各种实施方式。在一个附图中示出的参考符号对于相关视图中的相同和/或相似元件可不重复。在多个图中重复的参考符号可能不相对于这些图中的每一个图具体地讨论，而是提供用于相关视图之间的上下文。另外，并非附图中的所有类似元件都在示出该元件的多个实例时用参考符号具体引用。

具体实施方式

本公开涉及碳化硅(SiC)整流器(例如，二极管整流器)。在一些实施方式中，本文所述的SiC整流器可用于高功率应用中，诸如具有例如600伏(V)或更高的期望的阻断电压的应用(例如，在整流二极管的反向偏压条件下)。此类SiC整流器可以具有可控的低导通电压(例如，可以基于注入剂量、注入深度、沟道深度等来建立)。例如，在一些实施方式中，SiC整流器在正向偏压条件下可具有约0.5V的导通电压，其中在整流器的正向电流额定值下具有约1V的正向电压降。出于本公开的目的，此类SiC整流器可以称为低导通(LTO)整流器。

在一些实施方式中，本文所述的LTO整流器可具有例如相对于阻断电压和接通状态电阻的接近理论性能的电性能参数。例如，可以基于功率器件(诸如SiC整流器的整流二极管)的漂移区的电阻来确定垂直非注射功率器件(例如，诸如本文所述的SiC整流器)的接通状态特定电阻(R_spon)的理论值(极限)。例如，对于非穿通型功率器件，R_spon可由下面的等式1给出：

R_spon＝4BV**2/(ε*mu*E_c**3)–等式1，

其中BV为击穿电压，ε为该器件形成于其中的半导体(例如，SiC)的绝对介电常数，mu为载流子迁移率，并且E_c为半导体的雪崩击穿的临界电场。在一些实施方式中，高功率整流器可被定义为具有特定电阻R_spon的器件(例如，整流二极管)，该特定电阻不超过由上面的等式1给出的R_spon的理论值的10倍。出于本公开的目的，R_spon可以是接通状态整流器的差动电阻乘以整流器件的有源面积(例如，以平方厘米为单位)，其中该有源面积可以通过将整流器件的单位单元(unit cell)的有源面积乘以整流器件中包括的单位单元的数量来确定。此类单位单元的示例如图1、图4和图5所示，将在下面进行讨论。在一些实施方式中，本文所述的SiC整流器可具有介于4安培(A)与10A之间的电流额定值(例如，最小电流额定值)。应注意，尽管示例性实施方式根据某些导电类型(例如，P型、N型)进行了描述，但在一些实施方式中，这些导电类型可以颠倒过来。

图1是示意性地示出SiC整流器100的侧剖视图的图。图1中所示的SiC(LTO)整流器100可以是功率整流器的单位单元，其中多个单位单元可以包括在SiC功率整流器中。在图1的实施方式中，LTO整流器100的单位单元是对称的(例如，从左到右具有镜像对称性)。在一些实施方式中，SiC整流器可以实现为一维线性单位单元阵列(例如，在平面图中沿着单一线对准的多个单位单元)，该阵列具有诸如图1中所示的LTO整流器100的结构。此类布置方式的示例如图6所示，将在下面进一步讨论。在一些实施方式中，SiC整流器可以实现为二维矩形(或正方形)单位单元阵列，该阵列具有诸如(或类似于)图1中所示的LTO整流器100的结构。此类单位单元的示例性布置方式如图7A和图7B所示，将在下面进一步讨论。

如图1所示，整流器100可以包括阳极端子148和阴极端子145。阴极端子145可以由导电层(例如，金属层)实现，该导电层形成(限定等)与具有第一导电类型的低电阻率(重掺杂)SiC衬底101(诸如重掺杂n型SiC衬底)的欧姆接触。如图1所示，LTO整流器100进一步包括低掺杂(n型)漂移区102。在一些实施方式中，漂移区102的掺杂浓度可以小于衬底101的掺杂浓度。在整流器100中，用于漂移区102的掺杂浓度和厚度T1的参数可以被配置为在整流器100的指定工作温度范围内，在反向偏压条件下实现期望的阻断电压，而不会发生雪崩击穿。

整流器100的整流器件部分可以包括场效应控制区。整流器100的场效应控制区可以包括n+区110(其可以被称为阳极注入区、阳极源极区等)。整流器100的场效应控制区还可以包括n型(横向)沟道105。沟道105(当接通或导电时)可以将阳极注入区110电耦合到垂直结型场效应晶体管(JFET)沟道区(JFET区)103(其中JFET区103也包括在整流器100的场效应控制区中)。在整流器100中，垂直JFET沟道103可以将横向沟道105与漂移区102电耦合。在一些实施方式中，阳极注入区110和JFET区103可以为常接通(normally on)(例如，在零偏压或反向偏压条件下导电)，而横向沟道105可以为常断开(normally off)(例如，在零偏压或反向偏压条件下不导电)。

沟道105的操作(夹断和增强)可以由具有第二(例如，p型)导电性的体区120(例如，沿着图1中的沟道105的底部设置)和肖特基金属130(例如，沿着图1中的沟道105的顶部)控制，该肖特基金属与沟道105形成肖特基接触(例如，势垒)。在一些实施方式中，p体120和肖特基金属130可以被分别称为沟道105的p体栅极和肖特基栅极。如图1所示，在该示例性实施方式中，p体栅极(p体120)和肖特基栅极(肖特基金属130)两者都经由实现阳极端子148的金属层短路连接到阳极注入区110。因此，从电路示意图的角度来看，可以认为阳极注入区110、p体区120和肖特基金属130以及用于实现整流器100的阳极端子148的金属层被考虑包括在整流器100的整流二极管的阳极中。

如图1所示，整流器100包括设置在p体区120中的子接触部分121。在一些实施方式中，子接触区121可以具有高受主掺杂(例如，比p体区120更高的受主(acceptor)掺杂浓度)，并且可以形成与阳极注入区110、以及与子接触区121的欧姆接触141。如图1所示，用于形成阳极端子148的金属层可以将欧姆接触141与肖特基金属(肖特基栅极)130电耦合。如上所述，图1中所示的整流器100可以用于实现SiC整流器单位单元，该SiC整流器单位单元是对称的，例如包括两个相同的和镜像的半单元(一个半单元是图1的左半部分，而另一个半单元是图1的右半部分)。在一些实施方式中，可以使用图1中所示的整流器100的结构来实现线性单位单元(诸如图6中所示)(例如，其中该线性单位单元延伸到图1的页面的里面和外面)。在一些实施方式中，可以使用图1所示的整流器100的结构或类似的单位单元结构来实现整流器的多边形单位单元(诸如图7A和图7B中所示)。

在整流器100中，沟道105在阳极端子148处(例如，相对于阴极端子145)，在零偏压条件和/或反向(负)偏压条件下可以保持断开(例如，常断开)。如果向阳极端子148(例如，相对于阴极端子145)提供了正向(正)偏压，则p体栅极120和肖特基栅极130可以相对于横向沟道(和阴极端子145)变为正偏压。此类正偏压可以导通(增强)沟道105，使得它开始在阳极注入区110和JFET区103之间导电。然后，由于整流器100的场效应控制区(例如，沟道105)通过阳极端子148上的正(正向)偏压而被导通，因此正向电子电流可以流过漂移区102、流过JFET区103并且流过(横向)沟道105。

图2是示出图1的SiC整流器100的实施方式的示例性电子浓度轮廓的图200。也就是说，图200示出了整流器100的实施方式的JFET区103、沟道105、阳极注入区110和p体区120的电子浓度的模拟轮廓。图2中的图例295以多个灰度色调指示图200中的示例性电子浓度。对于图2中所示的示例性电子浓度轮廓，1.1V的模拟正向偏压V_F被施加到阳极端子148(相对于阴极端子)。在该示例中，观察到15A的模拟正向电流I_F(例如，整流器的指定电流额定值)。如图1所示，在1.1V的V_F下，沟道105增强，使得沟道105在JFET区103和阳极注入区110之间传导正向电子电流。

图3A和图3B是分别示出图1的整流器100的实施方式(例如，对应于图3的实施方式)在25摄氏度和175摄氏度下的示例性操作(例如，模拟电操作特性)的曲线图300和350。如图3A的示例性实施方式中所示，整流器100在25摄氏度(线310)和175摄氏度(线320)这两个温度下可以具有约0.5V的导通电压。此外，如图3B的示例性实施方式中所示，整流器100在25摄氏度(线360)下可以具有约1纳安的反向电流，并且在175摄氏度(线370)下可以具有几十微安的反向电流。在所示出的实施方式中，漂移区掺杂、衬底电阻和器件面积被模拟为与当前整流器实施方式相同，当前整流器实施方式可具有约1.0V的导通电压(例如，是对应于图3A和图3B的整流器100的实施方式的两倍)。在图3A和图3B的实施方式中，在1.1V的正向压降V_F下实现15A的正向电流额定值。在高的工作温度(例如，175摄氏度)下，漂移区102的电阻可以支配整流器100的电操作特性。利用漂移区中的电荷平衡可以降低该电阻，诸如在图4所示的实施方式中。

如上所述，当前肖特基势垒整流器(例如，具有Ti肖特基势垒)可以具有比本文公开的整流器的实施方式显著更高的正向电压降(例如，约高2倍)。此类当前整流器的导通电压可以约等于n型SiC的肖特基势垒的接触电势V_c(例如，约1V)。可以根据零偏压肖特基势垒的带图来确定此类接触电势V_c。

鉴于前述内容，并参考图1，所期望的是整流器100的导通电压V_on(例如，沟道105的V_on)小于肖特基金属130和沟道105之间形成的肖特基接触的V_c。如果V_on等于或大于V_c，则阳极电流(例如，来自阳极端子148的电流)将主要流过肖特基结到达沟道105，而不是从阳极注入区110流过沟道105到达JFET区103，这对于在本文公开的LTO整流器中实现改进的正向偏压操作特性可能是不期望的。

图4是示意性地示出另一SiC(LTO)整流器400的侧剖视图的图。与图1的整流器100一样，图4中所示的SiC(LTO)整流器400可以是功率整流器的单位单元，其中多个此类单位单元可以包括在SiC功率整流器中。在图4的实施方式中，与整流器100一样，LTO整流器400的单位单元是对称的(例如，从左到右具有镜像对称性)。在一些实施方式中，SiC整流器可以实现为一维线性单位单元阵列(例如，图6)，该阵列具有诸如图4中所示的LTO整流器400的结构，或者可以实现为二维矩形(或正方形)单位单元阵列(例如，图7A和图7B)，该阵列具有诸如(或类似于)LTO整流器400的结构。

如图4所示，整流器400可以包括衬底401、漂移区402、JFET区403、沟道405、阳极注入区410、体区420、子接触区421、肖特基金属(肖特基栅极)430、欧姆接触441、阴极端子445和阳极端子448。整流器400的这些元件可以具有分别与图1的整流器100的衬底101、漂移区102、JFET区103、沟道105、阳极注入区110、体区120、子接触区121、肖特基金属(肖特基栅极)130、欧姆接触141、阴极端子145和阳极端子148类似的性质和/或电功能。因此，出于简洁的目的，这里关于图4不再详细讨论整流器400的这些元件。

如图4所示，整流器400还可以包括电荷平衡p体422(例如，电荷平衡柱)，其中电荷平衡p体422穿透(延伸)到整流器400的漂移区402中。在一些实施方式中，电荷平衡p体422可以延伸到漂移区402中，至漂移区402的深度D1的至少约一半或更多处。在一些实施方式中，电荷平衡p体422可以延伸穿过漂移区402并终止于整流器400的n+衬底401。

在一些实施方式中，电荷平衡p体422可以允许导电沟道(例如，漂移区402)中的施主(donor)电荷增加而不会引起电场的显著增加。因此，电荷平衡p体的使用可以允许降低整流器400的R_spon，而不会不利地影响(显著地不利地影响)整流器400的阻断(反向偏压)电压。

在一些实施方式中，电荷平衡p体422中的非补偿受主的平均横向电荷可以基本上接近漂移区402的n型部分中的非补偿施主的平均横向施主电荷。平均施主电荷Q_d可以定义为漂移区402中的非补偿施主的总量除以有源器件面积。受主电荷Q_a可以定义为电荷平衡p体422中的非补偿受主的数量除以有源器件面积。在一些实施方式中，施主电荷Q_d和受主电荷Q_a可以具有例如约1e13cm^-2或更低的偏差(例如，电荷不平衡)。在一些实施方式中，整流器400中的电荷不平衡大于例如1e13cm^-2可能引起过早的雪崩击穿(例如，雪崩击穿低于期望的阻断电压)。

整流器400的电荷平衡LTO二极管的整流部分的操作可以类似于上面关于图1所描述的整流器100的整流二极管的操作。简而言之，在整流器400中，横向沟道405形成在p体区420的顶上，以便(当沟道405导通时)将阳极注入区(阳极源极注入)410电连接到(垂直)JFET沟道区403。此外，在整流器400中，可以在阳极注入区410的顶上，以及在子接触p+区421的顶上形成欧姆接触441。在一些实施方式中，可以例如使用硅化镍(NiSi)或硅化钴(CoSi₂)来形成欧姆接触441。由肖特基势垒材料430形成(限定、实现等)整流器400的肖特基栅极。在一些实施方式中，肖特基势垒材料可以是钛(Ti)、镍(Ni)、铬(Cr)、NiSi或重掺杂p型多晶硅。栅极430和欧姆接触441可以与用于实现阳极端子448的金属层互连。

n型沟道405的期望的性质和操作可以与上面关于图1的整流器100所讨论的横向沟道105的性质和操作相同或类似。也就是说，沟道405可以为常断开，并且沟道405可以被配置为在正向偏压电压V_on下导通，该正向偏压电压小于肖特基金属层430和沟道405之间形成的肖特基接触的接触电势V_c。此外，沟道405在整流器400的整流二极管的接通状态(正向偏压)条件下应该具有低电阻(R_spon)。

图5是示意性地示出SiC整流器和单片集成的金属氧化物半导体场效应晶体管(MOSFET)500的侧剖视图的图，该单片集成的MOSFET出于以下讨论的目的可以被称为单元500。在单元500中，整流二极管可以被配置为具有单片集成的MOSFET的反向并联二极管。与图1的整流器100和图4的整流器400类似，图5的单元500可以是单片集成的功率整流器和MOSFET的单位单元(或半单位单元)，其中多个单元500(例如，镜像且并联地电耦合)可以包括在单个SiC器件中。

在图5的实施方式中，与整流器100和400相比，单元500是不对称的(例如，是非对称的，从左到右不具有镜像对称性)，因为单元500的左侧包括(实现等)功率二极管整流器部分，而单元500的右侧包括(实现等)单片集成的MOSFET部分。在一些实施方式中，SiC整流器和单片集成的MOSFET可以实现为一维线性单位单元阵列(例如，图6)，该阵列具有诸如图5中所示的单元500的结构(例如，镜像结构，如本文所述)，或者可以实现为二维矩形(或正方形)单位单元阵列(例如，图7A和图7B)，该阵列具有诸如(或类似于)单元500的结构(例如，镜像结构，如本文所述)。

如图5所示，单元500可以包括衬底501、漂移区502、JFET区503、沟道505、阳极注入区510、体区520、子接触区521、肖特基金属(肖特基栅极)530、欧姆接触541、阴极端子545和阳极端子548。单元500的这些元件可以具有分别与图1的整流器100的衬底101、漂移区102、JFET区103、沟道105、阳极注入区110、体区120、子接触区121、肖特基金属(肖特基栅极)130、欧姆接触141、阴极端子145和阳极端子148类似的性质和/或电功能。因此，出于简洁的目的，这里相对于图5不再详细讨论单元500的这些元件。

如图5所示，如图5中的虚线所示，单元500可以包括(例如，可以示意性地分成)子单元5000和5000a，其中子单元5000包括单元500的整流(反向并联)二极管部分，并且子单元5000a包括单元500的单片集成的MOSFET部分。

在图5的单元500中，子单元5000和5000a共享同一衬底501和同一漂移区502(例如，衬底501和漂移区502为子单元5000和5000a所共用)。与整流器100和400类似，单元500的(横向)沟道505设置在p体(p体栅极)520上，而肖特基金属(肖特基栅极)530设置在横向沟道505上(例如，设置在横向沟道505的与p体520相对的一侧上)。沟道505(例如，当通过施加到p体520和/或肖特基金属530的正向偏压电压进行门控或导通时)将阳极注入(例如，n+区)510电连接到垂直JFET沟道区503。

在一些实施方式中，子单元5000(和单元500)的元件的配置(例如，布置方式)可以与整流器100的元件稍微不同。例如，如图5所示，单元500包括深p体区522。深p体区522(其为子单元5000和子单元5000a所共用)延伸到漂移区502中，至比p体520的深度更深的深度处，其中p体520可以终止于JFET区503内的某个深度处。深p体区可以将子单元5000的元件和子单元5000a的元件都静电屏蔽。例如，此类布置方式可以在高的反向偏压条件下(例如，在阻断电压额定值或接近阻断电压额定值时)提供电场屏蔽，否则电场可能穿透到肖特基金属(肖特基栅极)530，这可能会引起栅极泄漏。

与整流器100类似，单元500包括p+子接触区521和欧姆接触541。肖特基金属530和欧姆接触541由用于实现子单元5000的阳极电极548的金属层短路连接。此外，金属层可以用于与衬底501的背面建立欧姆接触，以实现子单元5000的阴极接触。

如图5所示，子单元5000a(其可以包括单元500的单片集成的MOSFET部分)可以具有与包括在子单元5000中的单元500的整流二极管部分的特征类似的某些特征。例如，子单元5000a包括n型JFET区503a，该n型JFET区可以具有比漂移区的掺杂浓度更高的掺杂浓度。

与子单元5000相比，子单元5000a包括栅极电介质550，该栅极电介质设置在MOSFET的源极(例如，n型)区510a的至少一部分上、设置在体(例如，p型)区520a上并且设置在JFET区503a上。在一些实施方式中，栅极电介质550可以包括厚度介于约30nm和100nm之间的二氧化硅。子单元5000a还包括设置在栅极电介质550上的栅极电极551、以及层间电介质(ILD)552，该层间电介质使栅极电极551与用于实现阳极端子148的金属层电绝缘，其中阳极端子148还实现单片集成的MOSFET的源极端子。在一些实施方式中，栅极电极551可以与栅极焊盘电耦合，其中栅极焊盘设置在单元500的有源区之外。因此，图5中未示出此类栅极焊盘。

在一些实施方式中，子单元5000a的各种元件的掺杂分布可以被配置成使得单片集成的MOSFET具有正阈值电压，其中特定的阈值电压将取决于具体的实施方式。在栅极端子551上的零偏压条件下，单元5000a的MOSFET可以处于断开状态，并且即使在施加到衬底501的高的正偏压下，也可以保持在断开状态，这除了包括在子单元5000的阴极中，还实现(包括在)子单元5000a的MOSFET的漏极端子中。

响应于正偏压(例如，高于MOSFET的阈值电压)被施加到栅极电极551，可以在SiC晶体中(在体区520a中)在与栅极电介质550相邻处诱导单元5000a的MOSFET的有源沟道，这将导通MOSFET，从而允许JFET区503和源极区510a之间通过诱导的有源沟道进行导电。

在一些实施方式中，诸如，在大面积功率器件中，子单元5000和5000a可以各自被镜像(其中子单元5000被镜像在单元500的左侧，而子单元5000a被镜像在单元500的右侧)以生产完整的器件单位单元。多个此类完整的器件单位单元可以被布置并且例如并联地电连接，以形成此类大面积功率器件。

虽然本文独立地讨论了子单元5000和5000a，但在单元500中，子单元5000和5000a可以作为单个SiC器件的各部分，例如作为共用单位单元的各部分物理地包括在内，如上所述。例如，衬底501、漂移区502、屏蔽体522、阴极/漏极端子545和阴极/源极端子548可以为子单元5000和子单元5000a两者所共用，如上所述。

图6是示意性地示出SiC整流器600的平面图的图。如图6所示，整流器600可以包括有源区，该有源区包括一维线性单位单元660阵列。在一些实施方式中，整流器100的单位单元660可以具有诸如图1的整流器100的结构、图4的整流器400的结构、或图5的单元500的结构的结构。在一些实施方式中，单位单元660可以将图1、图4和/或图5所示的整流器和/或单元的某些特征相结合。

整流器600的有源区可以进一步包括设置在整流器600的***(例如，围绕整流器600的有源区)的连续p-n二极管边沿670。图6的整流器600还可以进一步包括围绕p-n二极管边沿670设置的终端区671。结终端的不同方法(结构)可以包括在终端区671中，其中所使用的特定终端结构将取决于实施方式。在整流器600中，终端区671应具有例如与整流器600的有源区相同或更高的击穿电压。

图7A和图7B是分别示意性地示出可以包括在SiC整流器(例如，大面积功率整流器)中的单位单元700a和700b的平面图的图。在一些实施方式中，LTO功率整流器可以包括二维单位单元阵列，诸如单位单元700a或700b阵列。例如，此类阵列可以包括多个物理上相邻且电连接的多边形单位单元。

参考图7A，示出了矩形单位单元700A的顶视图(平面图)，其进一步参考图1进行描述。出于清楚和说明的目的，图7A中仅示出了整流器单元的一些元件。例如，如图7A所示，单位单元700a的顶部平面图包括阳极(n型)注入区710a、p体区720a、p+子接触区721a和欧姆接触741A，它们分别对应于图1的剖视图中的整流器100的区110、120、121和141。对于单位单元700a，可以参考图1确定整流器100的其他元件(部分)在单位单元700a中的定位。在一些实施方式中，与单位单元100的布置方式相比，单位单元700a的半单元可以被重新布置成使得单位单元700A的p体区720a被布置在其中心，而不是布置在单位单元700a的边缘处，如图1和图7A所示。

图7B是LTO整流器单位单元700b的俯视图平面布局。在单位单元700b中，LTO整流二极管的元件可以被重新布置成使得与n型区和p型区的欧姆接触彼此相邻布置，而不是如在单位单元700a(和整流器100)中那样以同心布置方式布置。如图7B所示，单位单元700b可以包括阳极(n型)注入区710b、体(p型)区720b、子接触(p+)区721b和欧姆接触741b，这些元件分别对应于单位单元700a的元件710a、720a、721a和741a。在一些实施方式中，单位单元700b可以具有比单位单元700a的布置方式的相当的单位单元更小的尺寸。

在一些实施方式中，二维相邻单位单元阵列可以被布置以便填充有源区，诸如整流器600的有源区例如在p-n二极管边沿670内填充有线性单位单元660。在一些实施方式中，此类多边形单位单元可以不是矩形(或正方形)。例如，此类单位单元可以是例如六边形，以便在LTO功率整流器的有源区中形成六边形单位单元的晶格。

图8A和图8B是分别示出LTO SiC整流器的掺杂分布的曲线图800和850。线810和860示出了施主掺杂分布(例如，对于图1中的沟道105)。线820和870示出了受主掺杂分布(例如，对于图1中的体区120)。在设计和生产LTO整流器(诸如本文公开的整流器)时，应考虑此类掺杂分布以及其他器件参数。出于说明的目的，并且以举例的方式，下面参考图1、图5以及图8A和图8B讨论此类考虑因素。

一种设计和处理考虑因素可涉及高功率应用中的LTO整流器(例如，整流器100)的性能。例如，为了生产阻断电压介于约600V和4000V之间的整流器100，漂移区102的掺杂水平(掺杂浓度)应该介于例如约3e16cm^-3和2e15cm^-3之间。另一个考虑因素是JFET区103的掺杂(施主)浓度。在一些实施方式中，JFET区103的掺杂浓度应高于漂移区102的掺杂(施主)浓度，以便在整流器100的正向偏压下减小JFET区103上的电压降。对于具体的实施方式，JFET区103的掺杂水平可以至少部分地取决于漂移区102的掺杂水平、以及相邻p体120之间的间距。JFET区103的掺杂可以被配置为在零偏压条件下具有非耗尽状态，使得JFET区103在零偏压条件下导电(常接通)。

LTO整流器(诸如整流器100)的设计和制造考虑因素还可以包括横向沟道105的性质的考虑因素。例如，沟道105的阈值电压V_t应为低，诸如低于肖特基金属130的接触电势V_c。出于本公开的目的，阈值电压V_t可以被定义为栅极-源极电势差，其中需要施加该电势差(V_t)以打开场效应器件的沟道(例如，使沟道传导接通状态电流)。如果沟道105的V_t高于V_c，则整流器100的接通状态电流将绕过横向沟道105，这并不是LTO整流器100的预期操作。而且，如果沟道105的V_t为负值，则LTO整流器100可能无法在反向偏压条件下阻断电压。

在一些实施方式中，横向沟道105应为薄(例如，不超过几十纳米深)，并且横向沟道105应具有足够高剂量的施主，以便减少与横向沟道105相关联的电压降(例如，在接通状态条件下)。在一些实施方式中，横向沟道105中的施主注入剂量可以超过例如1e12cm-2，但可以低于1e13cm-2，以便避免肖特基金属130处的高电场带来不利影响。而且，在一些实施方式中，横向沟道105的阈值电压V_t应为正值，以便防止在断开状态条件下出现泄漏。也就是说，如本文所讨论的，沟道105应为常断开(例如，在零偏压条件下)。

在一些实施方式中，LTO整流器的横向沟道(诸如横向沟道105)可以是δ掺杂沟道。此类δ掺杂沟道可以具有Q_ch的施主剂量和位于距肖特基金属(肖特基栅极)130的H_ch深度处的峰值掺杂剂(施主)浓度。在该示例中，阈值电压V_t将由下面的等式2给出：

V_t＝V_c-q*Q_ch*H_ch/ε–等式2，

其中V_c是肖特基金属(肖特基栅极)130的接触电势，ε是SiC的绝对介电常数，并且q是电子电荷。从等式2可以看出，Q_ch*H_ch的乘积应保持为低，以便保持沟道105的正阈值电压V_t。对于肖特基金属130的在约1V和1.7V之间的接触电势V_c，如果H_ch在一些实施方式中不超过几十纳米(nm)，例如10nm至30nm，则阈值电压V_t可保持为正。在一些实施方式中，沟道105中的峰值施主浓度可以介于约4e17cm^-3和1e19cm^-3之间，这部分取决于沟道厚度H_ch。

如上所述，假设沟道105的正阈值电压V_t是所期望的，沟道105的深度H_ch应为小，几十纳米。然而，对于某些制造工艺而言，此类厚度的层实际上很难形成有良好的再现性。另外，沟道105和体区120之间的p-n结的递变区的可实现厚度可以超过上面讨论的H_ch的值。因此，在一些实施方式中，沟道105的掺杂分布可以从沟道105的中心沿着其深度(例如，H_ch)朝向沟道105的表面(上表面)(例如，在与肖特基金属130的界面处朝向其肖特基势垒)偏移。例如，通过施主离子，诸如氮(N)、或砷(As)或锑(Sb)的浅注入，可以很容易实现此类掺杂分布。在一些实施方式中，离子注入还可以提供对沟道剂量中的掺杂剂剂量的精确控制，以及对该掺杂剂剂量的分布的控制。

参考图8A和图8B，曲线图800和850分别定性地示出用于LTO整流器的全注入沟道105实施方式的掺杂分布(图8A)，以及用于LTO整流器的沟道105的SiC再生实施方式(图8B)。在一些实施方式中，图8A和图8B中的施主的峰值浓度将大致对应于H_ch。

在一些实施方式诸如全注入实施方式(其中不进行用于形成沟道105的SiC再生)中，可以利用高能受主离子进行体(p型)区120的注入，其中此类高能离子贯穿SiC晶体结构的近表面区，以便使近表面区具有相对低的掺杂浓度。如果体区120中的受主剂量保持在中等值(例如，使用高能受主离子)，则近表面区可用于形成注入的横向沟道105。

在一些实施方式中，可以通过施主离子诸如N、磷(P)、As或Sb的离子注入来形成注入的横向沟道105。在一些实施方式中，可以在对沟道区进行离子注入之前，使薄膜(例如，筛选氧化硅或氮化物的薄膜)沉积，以便减小用于形成沟道105的施主离子的穿透深度。在一些实施方式中，体区120中的峰值受主浓度可以基本上不超过沟道105中的峰值施主浓度。例如，如果体区120中的峰值受主浓度基本上超过沟道105中的峰值施主浓度，则这可能不利地影响沟道105的电导。

在一些实施方式中，可以使用标称未掺杂的n型SiC层在其中已经形成有体区120的SiC晶圆(wafer)上的外延再生来形成LTO整流器中的常断开的沟道，诸如沟道105。在一些实施方式中，也可以在外延再生之前形成阳极(n型)注入区100。此类实施方式的定性掺杂分布如图8B所示。如图8B所示，与图8A(对于全注入实施方式)相比，外延再生可以实现与单独利用离子注入可以实现的相比陡峭得多的受主掺杂斜率。在外延再生实施方式中，在再生之后，可以使用浅的施主注入将施主注入沟道105中(再生层中)。如图8B所示，与图8A相比，可以在体区120中使用再生来实现更高的受主掺杂浓度，而不存在对沟道区进行显著受主补偿的风险，例如，由于SiC材料中的杂质扩散速率较低，因此SiC中的受主的向外扩散非常低。作为比较，离子注入的离子受主分布，诸如图8A中绘制的分布，不一定是陡峭的。

在LTO整流器的全注入实施方式中，可以使用深的重掺杂p体(诸如图5中所示的单元500的深p体522)来改善LTO整流器的电性能，该深的重掺杂p体与LTO整流器的横向沟道间隔开。如图5所示，深p体522与沟道505间隔开。在该示例中，深p体522可以具有比p体520的掺杂浓度高得多的掺杂浓度，而不会损害沟道505的操作。由于深p体522接近p体520，因此p体520将在高的反向偏压条件下被深p体522至少部分地屏蔽。

图9是示出生产SiC整流器的方法900的示意图。在一些实施方式中，可以使用方法900生产LTO整流器100。因此，出于说明目的，将进一步参考图1的整流器100来描述方法900。

在方法900的框905处，可以在SiC衬底101上形成漂移区102。例如，可以在重掺杂n型SiC衬底，诸如4H多型体改性的衬底上使用外延形成漂移区102。

在框910处，可以通过将受主离子注入漂移区102中来形成p体区120和p+子接触区121，并且可以通过在漂移区102中注入施主离子来形成阳极源极区110。可以使用光刻法来限定p体区120、p+子接触区121和阳极注入区110的拓扑结构(位置)。在一些实施方式中，可以使用自对准来实现(建立、限定等)p体区120和阳极注入区110的边缘之间的精确偏移(间隔)。在框915处，可以通过对LTO整流器器件的***区进行离子注入来形成终端区。

在框920处，可以在所注入离子的高温激活和衬底的退火之前，用碳层涂覆离子注入的SiC晶圆。可以通过碳化光致抗蚀剂层或通过将碳直接沉积到晶圆上来形成此类碳层。此类碳涂层可以在注入物激活和退火期间抑制SiC表面的表面腐蚀，这可以在例如介于约1500℃和1800℃之间的温度下进行。在注入物激活和退火之后，在框925处，可以移除碳(例如，石墨)涂层。在一些实施方式中，可以使用氧等离子体或通过使晶圆在含氧气体中退火来移除碳层，以便燃烧(氧化)碳。

在框930处，可以使牺牲二氧化硅薄层生长以进一步改善离子注入的SiC外延(例如，漂移区)层的表面质量。在一些实施方式中，随后可以在氢氟酸(HF)或缓冲HF中剥除牺牲氧化物层。在框935处，可以通过使肖特基金属或重掺杂p型多晶硅沉积来形成肖特基金属(肖特基栅极)130，该肖特基金属或重掺杂p型多晶硅可以形成对SiC的相对高的势垒。在框940处，可以例如通过烧结Ni以形成NiSi来形成欧姆接触141。在框945处，可以使用于阳极端子148的金属层沉积并图案化。

在框950处，可以将具有完整的顶侧层堆叠(例如，实现LTO整流器100)的SiC晶圆使用粘合剂放置在载体上，并使其变薄以便减小衬底电阻。在框955处，可以形成背面接触(例如，以实现阴极端子145)。在一些实施方式中，可以通过激光烧结沉积的Ni，然后使焊料金属沉积来形成框955的背面接触。焊料金属可以是钛/镍/银(Ti/Ni/Ag)。在框960处，可以从载体移除晶圆，并且可以执行晶圆级测试。在框965处，可以切割晶圆并且可以封装管芯。

在一般方面，SiC整流器可以包括第一导电类型的衬底。该衬底可以包括在整流二极管的阴极端子中。SiC整流器可以进一步包括第一导电类型的漂移区。漂移区可以设置在衬底上。SiC整流器还可以包括第一导电类型的结型场效应晶体管(JFET)区。JFET区可以设置在漂移区上。SiC整流器可以进一步包括第二导电类型的体区。体区可以设置在JFET区中。SiC整流器还可以包括第一导电类型的阳极注入区。阳极注入区可以设置在体区中。阳极注入区可以与整流二极管的阳极端子耦接。SiC整流器可以进一步包括第一导电类型的沟道。沟道可以与JFET区和阳极注入区接触并设置在它们之间。阳极注入区和JFET区之间的沟道的一部分可以设置在体区中。沟道可以被配置为在零偏压条件下断开，并且在正导通电压下接通。

示例性实施方式可以包括以下特征中的一者或多者。例如，第一导电类型可以为n型，并且第二导电类型可以为p型。电荷平衡柱和漂移区之间的电荷不平衡可以为1×10¹³cm^-2。

SiC整流器可以包括第二导电类型的子接触区。子接触区可以设置在共用体区中并且将阳极注入区与MOSFET的源极区电耦合。阳极注入区和源极区可以设置在共用体区中。

在另一个一般方面，SiC整流器可以包括第一导电类型的半导体区和第一导电类型的JFET区。JFET区可以设置在漂移区上。SiC整流器可以进一步包括第二导电类型的体区。体区可以设置在JFET区中。SiC整流器还可以包括第一导电类型的阳极注入区。阳极注入区可以设置在体区中，并且可以与整流二极管的阳极端子耦接。SiC整流器可以包括第一导电类型的沟道，该第一导电类型的沟道与JFET区和阳极注入区接触并设置在它们之间。阳极注入区和JFET区之间的沟道的一部分可以设置在体区中。沟道可以被配置为在零偏压条件下断开，并且在正导通电压下接通。SiC整流器还可以包括垂直金属氧化物半导体场效应晶体管(MOSFET)的源极区。源极区可以设置在体区中。漂移区可以为整流二极管和垂直MOSFET所共用。

示例性实施方式可以包括以下特征中的一者或多者。例如，JFET区可以为常接通。

在另一个一般方面，SiC整流器可以包括第一导电类型的漂移区和第一导电类型的结型场效应晶体管(JFET)区。JFET区可以设置在漂移区上。SiC整流器还可包括第二导电类型的体区。体区可以设置在JFET区中。SiC整流器可以进一步包括第一导电类型的阳极注入区。阳极注入区可以设置在体区中，并且可以与整流二极管的阳极端子耦接。SiC整流器还可以包括第一导电类型的沟道，该第一导电类型的沟道与JFET区和阳极注入区接触并设置在它们之间。阳极注入区和JFET区之间的沟道的一部分可以设置在体区中。沟道可以被配置为在零偏压条件下断开，并且在正导通电压下接通。SiC整流器可以进一步包括第二导电类型的电荷平衡柱。电荷平衡柱可以从体区延伸到漂移区中。

示例性实施方式可以包括以下特征中的一者或多者。例如，电荷平衡柱和漂移区之间的电荷不平衡可为1×10¹³cm^-2。JFET区可以为常接通。

还应当理解，为了本公开的目的，当元件诸如层、区或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦合到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。

一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等等。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。