阅读说明：本技术 一种具有超快恢复特性的复合二极管结构及其制造方法 (A kind of compound diode structure and its manufacturing method with Ultrafast recovery characteristic ) 是由 饶祖刚 王民安 项建辉 郑科峰 于 2019-08-07 设计创作，主要内容包括：本发明公开了一种具有超快恢复特性的复合二极管结构及其制造方法,该二极管包括N+衬底,位于N+衬底背面的金属化阴极和位于N+衬底正面的N型外延层；所述N型外延层上设置有一组向N型外延层内延伸的P区,所述P区在硅片有源区的N型外延层上均匀分布；相邻P区之间的N型外延层表面设置有一层采用等离子体轰击方式形成的缺陷层,所述P区和缺陷层上设置有一层肖特基势垒金属,肖特基势垒金属上设置有金属化阳极。该器件结构及其制造方法简单且易于实现,能够获得更快的恢复时间,降低器件的开关功耗,可以用于制造具有超快恢复特性的复合二极管(MPS)领域。(The invention discloses a kind of compound diode structure and its manufacturing method with Ultrafast recovery characteristic, which includes N+ substrate, positioned at the metallization cathode of N+ substrate back and positioned at the N-type epitaxy layer of N+ substrate face；One group of area P extended into N-type epitaxy layer is provided in the N-type epitaxy layer, the area P is uniformly distributed in the N-type epitaxy layer of silicon wafer active area；N-type epitaxy layer surface between the adjacent area P is provided with the defect layer that floor using plasma bombardment mode is formed, and is provided with a floor Schottky barrier metal in the area P and defect layer, is provided with metallization anode in Schottky barrier metal.The device architecture and its manufacturing method are simple and are easily achieved, and can obtain faster recovery time, reduce the switching power loss of device, can be used for manufacturing the field compound diode (MPS) with Ultrafast recovery characteristic.)

一种具有超快恢复特性的复合二极管结构及其制造方法

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种具有超快恢复特性的复合二极管结构及其制造方法。

背景技术

在二极管家族中，有P型半导体与N型半导体接触形成的PN结二极管，或者其延伸出的快恢复二极管，也有金属与半导体接触形成的肖特基势垒二极管，通常PN结二极管随着漂移区厚度的增加，可以获得更高的耐压，但器件正向导通时压降较高，器件关断的恢复时间较长，从而导致器件具有更高的导通功耗和开关功耗。通过掺铂、掺金引入深能级复合中心可以缩短PN结二极管器件的恢复时间，但往往生产线难以兼容重金属工艺，制造工艺变得复杂。而肖特基二极管具有更快的开关速度和更低的正向压降，因而具有更低的导通功耗和开关功耗，但却由于肖特基势垒的局限导致器件耐压难于提高，通常其耐压不超过200V。

发明内容

本发明的目的之一是提供一种具有超快恢复特性的复合二极管结构，解决现有器件在具有高耐压的同时，进一步缩短恢复时间，提高开关速度，降低开关功耗的问题。本专利所述在形成接触孔之后，将接触孔中P区和相邻P区之间的N型外延层的表层硅被干法刻蚀去掉，但仍有一定深度的P区残余，形成表面有缺陷层的被刻的接触孔，之后形成势垒金属，这种结构可以进一步减小器件的恢复时间，从而进一步提升开关速度，降低开关功耗。

本发明的另一目的是提供一种具有超快恢复特性的复合二极管结构的制造方法，在实现本发明所述的器件结构的同时，可与现有工艺相兼容。

本发明解决其技术问题所采用的技术方案是：

一种具有超快恢复特性的复合二极管结构，包括N+衬底，位于N+衬底背面的金属化阴极和位于N+衬底正面的N型外延层；所述N型外延层上设置有一组向N型外延层内延伸的P区，所述P区在N型外延层上均匀分布；相邻P区之间的N型外延层表面设置有一层采用等离子体轰击方式形成的缺陷层，所述P区和缺陷层上设置有一层肖特基势垒金属，所述肖特基势垒金属与N型外延层上的缺陷层间设置有肖特基势垒结，肖特基势垒金属上设置有金属化阳极。

进一步的，所述芯片分为中间的有源区和位于有源区四周的终端，所述P区设置在有源区内。

为方便加工，所述P区的表面也设置有一层采用等离子体轰击方式形成的缺陷层。

所述肖特基势垒金属采用的材料为铝、镍或镍铂合金，所述金属化阳极可以与肖特基势垒金属为相同金属，也可以采用其他金属。

本发明还公开了一种具有超快恢复特性的复合二极管制造方法，

包括以下步骤：

1)在N型外延层的表面通过热氧化或者化学气相淀积工艺形成绝缘介质层；

2)通过光刻和湿法刻蚀工艺，在有源区的绝缘介质层上选择刻蚀出一组均匀分布又相互间隔的掺杂窗口；

3)采用离子注入工艺通过掺杂窗口进行P型杂质掺杂，再通过热处理工艺进行处理，从而在N型外延层上形成一组向N型外延层内延伸的P区，同时，热处理工艺还在P区表面生长一层与绝缘介质层相同或者不同的P区绝缘介质层；

4)通过光刻和湿法刻蚀工艺去除有源区中P区上的P区绝缘介质层和相邻P区之间N型外延层上的绝缘介质层，从而在芯片上形成金属接触孔；

5)采用等离子体轰击方式刻蚀接触孔，同时在有源区的P区和相邻P区之间的N型外延层表面形成缺陷层；或只在有源区相邻P区之间的N型外延层表面形成缺陷层；

6)在缺陷层上通过溅射或者蒸发工艺淀积一层铝、镍、或者镍铂合金作为肖特基势垒金属，并通过热处理使肖特基势垒金属与N型外延层上方的缺陷层的上侧部分进行合金形成肖特基势垒结，肖特基势垒结的下侧保留一部分缺陷层；

7)在芯片表面淀积或者蒸发铝、钛、镍或银金属形成金属化阳极；金属化阳极可以与肖特基势垒金属为相同金属，也可以不同；

8)在N+衬底相对于N型外延层的另一面通过溅射或者蒸发钛镍银、镍银或者钛镍钒银金属，形成金属化阴极。

本发明的有益效果：本发明在接触孔形成后，通过等离子体轰击方式在P区和相邻P区之间的N型外延层上形成缺陷层，达到在肖特基势垒结下侧引入缺陷层的效果，从而可以增强器件在关断时的载流子捕获率，缩短器件恢复时间的效果，从而提高恢复的速度，从而进一步提升开关速度，降低开关的功耗。同时，又可以在一定程度上通过深度调整获得更优的P区深度和间距，从而在一定程度上优化PN结二极管与肖特基二极管的面积占比，获得更小的恢复时间。为了加工方便，还可以在P区之间N型外延层上引入缺陷的同时，在P区上也引入缺陷层。本发明的工艺方法简单易于实现，也与通常的MPS二极管加工工艺相兼容，设备改动少，加工成本低。

以下将结合附图和实施例，对本发明进行较为详细的说明。

附图说明

图1为本发明的俯视图。

图2为本发明中在N型外延层表面加工绝缘介质层的示意图。

图3为本发明中在绝缘介质层上开设掺杂窗口的示意图。

图4为本发明中在有源区形成P区的示意图。

图5为本发明中刻蚀接触孔形成后的示意图。

图6a为本发明中在接触孔相邻P区之间的N型外延层上形成表面有缺陷层的示意图。

图6b为本发明中在接触孔P区上和相邻P区之间的N型外延层上形成表面有缺陷层的被刻接触孔的示意图。

图7a为图6a在被刻的接触孔上形成肖特基势垒金属的示意图。

图7b为图6b在被刻的接触孔上形成肖特基势垒金属的示意图。

图7c为图7a中A的局部放大的示意图。

图7d为图7b中B的局部放大的示意图。

图8a为图7a在芯片表面形成金属化阳极的示意图。

图8b为图7b在芯片表面形成金属化阳极的示意图。

图9a为图8a在芯片背面形成金属化阴极的示意图。

图9b为图8b在芯片背面形成金属化阴极的示意图。

具体实施方式

实施例1：

一种具有超快恢复特性的复合二极管结构，如图1，分为位于芯片中间区域的有源区1和位于有源区1外周的终端区2，本发明的改进主要是针对芯片的有源区1进行的改进，用于缩短器件的开关时间，提高芯片的开关速度，降低开关功耗。

该芯片的具体结构，如图9a所示，包括N+衬底109，位于N+衬底109背面的金属化阴极108和位于N+衬底109正面的N型外延层100；在有源区1内的N型外延层100上设置有一组向N型外延层100内延伸的P区103，所述P区103在N型外延层100上均匀分布；相邻P区103之间的N型外延层100表面设置有一层采用等离子体轰击方式形成的缺陷层105，所述P区103和缺陷层105上设置有一层肖特基势垒金属106，所述肖特基势垒金属106与N型外延层100上的缺陷层105间设置有肖特基势垒结111，肖特基势垒金属106上设置有金属化阳极107。所述肖特基势垒金属106采用的材料为铝、镍或镍铂，所述金属化阳极107可以与肖特基势垒金属106为相同金属，也可以采用其他金属。

所述绝缘介质层101厚度为0.2～2.0um，有源区1内掺杂窗口102的直径为3～30um，有源区1内相邻两掺杂窗口102的中心间距为8～100um，P区103的扩散深度为2.0～60um，表面有缺陷层的被刻的接触孔中硅的刻蚀量为0.005～5um，即缺陷层105的厚度为0.005～5um；所述肖特基势垒金属106厚度为0.005～0.5um，正面金属化阳极厚度为3.0～10.0um，背面金属化阴极厚度为0.5～3.0um。

上述具有超快恢复特性的复合二极管结构的制造方法，包括以下步骤：

1)在N型外延层100的表面通过热氧化或者化学气相淀积工艺形成绝缘介质层101，如氧化硅，厚度为0.2～2.0um，如图2所示；

2)通过光刻和湿法刻蚀工艺，在有源区1的绝缘介质层101上选择刻蚀出一组均匀分布又相互间隔的掺杂窗口102，掺杂窗口102的直径为3-30um，相邻两掺杂窗口102的中心间距为8-100um，如图3所示；所述光刻和湿法刻蚀为本领域的通用开孔技术手段，大概流程为先进行光刻处理，即在绝缘介质层101上涂覆一层光刻胶，在光刻板的遮挡下，通过曝光、显影去除不需要的光刻胶，然后通过湿法刻蚀工艺，通过化学试剂对去除光刻胶部分的绝缘介质层101进行腐蚀去除，从而在绝缘介质层101上形成一组掺杂窗口102，再用化学试剂去除表面的光刻胶，从而形成如图3所示的图形。

3)采用离子注入工艺通过掺杂窗口102进行P型杂质掺杂，再通过热处理工艺在N型外延层100上形成一组向N型外延层100内延伸的P区103，其扩散深度为2.0～60um，同时，在热处理工艺中通入与硅反应的气体，从而在P区103表面生长一层与绝缘介质层101相同或者不同的P区绝缘介质层110，厚度为0.2-2.0um，如采用干法氧化或湿法氧化在P区103表面生长一层氧化硅绝缘层。如图4所示；

4)通过光刻和湿法刻蚀工艺去除有源区1中P区103上的P区绝缘介质层110和相邻P区103之间N型外延层100上的绝缘介质层101，从而在芯片上形成金属接触孔104；如图5所示；所述光刻和湿法刻蚀工艺同步骤2，再次不再复述。

5)将区103遮挡，然后采用干法刻蚀工艺或类似工艺以等离子体轰击方式刻蚀接触孔104，在有源区1相邻P区103之间的N型外延层100表面形成缺陷层105；N型外延层100表面硅的刻蚀量为0.005～5um，即缺陷层105的厚度为0.005～5um，如图6a所示；

6)在缺陷层105上通过溅射或者蒸发工艺淀积一层铝、镍、或者镍铂合金作为肖特基势垒金属106，并通过热处理使肖特基势垒金属106与N型外延层100上方的缺陷层105的上侧部分进行合金形成肖特基势垒结111，肖特基势垒结111的下侧保留一部分缺陷层105，肖特基势垒金属106厚度为0.005～0.5um。如图7a、7c所示。

7)在芯片表面淀积或者蒸发铝、钛、镍或银金属形成金属化阳极107；金属化阳极107可以与肖特基势垒金属106为相同金属，也可以不同；正面金属化阳极厚度为3.0～10.0um，如图8a所示；

8)在N+衬底109相对于N型外延层100的另一面通过溅射或者蒸发钛镍银、镍银或者钛镍钒银金属，形成金属化阴极108。背面金属化阴极厚度为0.5～3.0um，如图9a所示。

实施例2：

一种具有超快恢复特性的复合二极管结构，如图9b所示，包括N+衬底109，位于N+衬底109背面的金属化阴极108和位于N+衬底109正面的N型外延层100；有源区1内的N型外延层100上设置有一组向N型外延层100内延伸的P区103，所述P区103在N型外延层100上均匀分布；所述P区和相邻P区103之间的N型外延层100表面肖特基势垒结111下侧设置有一层采用等离子体轰击方式形成的缺陷层105，所述缺陷层105上设置有一层肖特基势垒金属106，肖特基势垒金属106上设置有金属化阳极107。所述肖特基势垒金属106采用的材料为铝、镍或镍铂，所述金属化阳极107可以与肖特基势垒金属106为相同金属，也可以采用其他金属。

所述绝缘介质层101厚度为0.2～2.0um，有源区1内掺杂窗口102的直径为3～30um，有源区1内相邻两掺杂窗口102的中心间距为8～100um，P区103的扩散深度为2.0～60um，缺陷层105的厚度为0.005～5um，所述的肖特基势垒金属106厚度为0.005～0.5um，正面金属化阳极厚度为3.0～10.0um，背面金属化阴极厚度为0.5～3.0um。其他同实施例1。

上述具有超快恢复特性的复合二极管结构的制造方法，包括以下步骤：

1)在N型外延层100的表面通过热氧化或者化学气相淀积工艺形成绝缘介质层101，如氧化硅，厚度为0.2～2.0um，如图2所示；

2)通过光刻和湿法刻蚀工艺，在有源区1的绝缘介质层101上选择刻蚀出一组均匀分布又相互间隔的掺杂窗口102，掺杂窗口102的直径为3-30um，相邻两掺杂窗口102的中心间距为8-100um，如图3所示；所述光刻和湿法刻蚀为本领域的通用开孔技术手段，大概流程为先进行光刻处理，即在绝缘介质层101上涂覆一层光刻胶，在光刻板的遮挡下，通过曝光、显影去除不需要的光刻胶，然后通过湿法刻蚀工艺，通过化学试剂对去除光刻胶部分的绝缘介质层101进行腐蚀去除，从而在绝缘介质层101上形成一组掺杂窗口102，再用化学试剂去除表面的光刻胶，从而形成如图3所示的图形。

3)采用离子注入工艺通过掺杂窗口102进行P型杂质掺杂，再通过热处理工艺在N型外延层100上形成一组向N型外延层100内延伸的P区103，其扩散深度为2.0～60um，同时，在热处理工艺中通入与硅反应的气体，从而在P区103表面生长一层与绝缘介质层101相同或者不同的P区绝缘介质层110，厚度为0.2-2.0um，如采用干法氧化或湿法氧化在P区103表面生长一层氧化硅绝缘层。如图4所示；

4)通过光刻和湿法刻蚀工艺去除有源区1中P区103上的P区绝缘介质层110和相邻P区103之间N型外延层100上的绝缘介质层101，从而在芯片上形成金属接触孔104；如图5所示；所述光刻和湿法刻蚀工艺同步骤2，再次不再复述。

5)采用干法刻蚀工艺或类似工艺以等离子体轰击方式刻蚀接触孔104，在有源区1的P区103上和相邻P区103之间的N型外延层100表面形成缺陷层105；N型外延层100表面硅和P区103表面的刻蚀量为0.005～5um，即缺陷层105的厚度为0.005～5um，如图6b所示；

6)在缺陷层105上通过溅射或者蒸发工艺淀积一层铝、镍、或者镍铂合金作为肖特基势垒金属106，并通过热处理使肖特基势垒金属106与N型外延层100上方的缺陷层105的上侧部分进行合金形成肖特基势垒结111，肖特基势垒结的下侧保留一部分缺陷层105，肖特基势垒金属106厚度为0.005～0.5um。如图7b、7d所示。

7)在芯片表面淀积或者蒸发铝、钛、镍或银金属形成金属化阳极107；金属化阳极107可以与肖特基势垒金属106为相同金属，也可以不同；正面金属化阳极厚度为3.0～10.0um，如图8b所示；

8)在N+衬底109相对于N型外延层100的另一面通过溅射或者蒸发钛镍银、镍银或者钛镍钒银金属，形成金属化阴极108。背面金属化阴极厚度为0.5～3.0um，如图9b所示。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。