阅读说明：本技术 半导体装置及其制造方法 (Semiconductor device and method for manufacturing the same ) 是由 洪瑟气 全辉璨 金贤洙 安大哲 梁明 于 2019-03-12 设计创作，主要内容包括：提供半导体装置及其制造方法,所述半导体装置包括：基底,包括第一区域和第二区域；有源栅极结构,位于第一区域中的基底上；虚设栅极结构,位于第二区域中的基底上；源极/漏极,在有源栅极结构的相对侧中的每个处位于第一区域中的基底上；多个第一导电接触件,分别连接到有源栅极结构和源极/漏极；电阻结构,位于第二区域中的虚设栅极结构上；多个第二导电接触件,分别连接到所述多个第一导电接触件和电阻结构；蚀刻停止层,位于虚设栅极结构与电阻结构之间。蚀刻停止层包括由不同的材料形成的下蚀刻停止层和上蚀刻停止层。(A semiconductor device and a method of manufacturing the same are provided, the semiconductor device including a substrate including an th region and a second region, an active gate structure on the substrate in the th region, a dummy gate structure on the substrate in the second region, source/drains on the substrate in the th region at each of opposite sides of the active gate structure, a plurality of th conductive contacts connected to the active gate structure and the source/drains, respectively, a resistance structure on the dummy gate structure in the second region, a plurality of second conductive contacts connected to the plurality of th conductive contacts and the resistance structure, respectively, an etch stop layer between the dummy gate structure and the resistance structure, the etch stop layer including a lower etch stop layer and an upper etch stop layer formed of different materials.)

半导体装置及其制造方法

本申请要求于2018年7月20日在韩国知识产权局提交的第10-2018-0084763号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

发明构思涉及半导体装置及其制造方法，更具体地，涉及包括电阻元件的半导体装置及其制造方法。

背景技术

半导体装置的尺寸正变得越来越小，以实现高容量和高集成的半导体装置。为了增加每单位面积的半导体装置的集成度，减小了半导体装置的尺寸和半导体装置之间的距离，从而增加了半导体装置的密度。通常，半导体装置可以被构造为包括有源元件和无源元件。作为无源元件中的一种的电阻元件可以用于操作集成电路，并且可以由金属材料形成。

发明内容

发明构思提供了一种能够改善电特性并简化制造工艺以降低工艺难度且包括电阻元件的半导体装置。

发明构思还提供了一种制造能够改善电特性并简化制造工艺以降低工艺难度且包括电阻元件的半导体装置的方法。

发明构思的其它方面不限于此，并且本领域技术人员将通过下面的描述清楚地理解发明构思的其它方面。

根据发明构思的一方面，一种半导体装置包括：基底，包括第一区域和第二区域；有源栅极结构，位于第一区域中的基底上；虚设栅极结构，位于第二区域中的基底上；源极/漏极，在有源栅极结构的相对侧处位于第一区域中的基底上；多个第一导电接触件，分别连接到有源栅极结构和源极/漏极；电阻结构，位于第二区域中的虚设栅极结构上；多个第二导电接触件，分别连接到所述多个第一导电接触件和电阻结构；以及蚀刻停止层，位于虚设栅极结构与电阻结构之间。蚀刻停止层包括下蚀刻停止层和上蚀刻停止层。下蚀刻停止层的材料可以与上蚀刻停止层的材料不同。

根据发明构思的另一方面，一种半导体装置包括：鳍区域，从基底突出；栅极结构，与鳍区域交叉，栅极结构覆盖鳍区域的顶表面和相对的侧壁；源极/漏极，在鳍区域中位于栅极结构的相对侧处；源极/漏极接触件，连接到源极/漏极；栅极接触件，连接到栅极结构；蚀刻停止层，位于栅极结构上；电阻结构，位于蚀刻停止层上；多个合并接触件，分别连接到源极/漏极接触件或栅极接触件；以及电阻接触件，连接到电阻结构。蚀刻停止层包括顺序地堆叠在彼此之上的下蚀刻停止层、钝化层和上蚀刻停止层。

根据发明构思的另一方面，一种制造半导体装置的方法包括：在基底上形成有源栅极结构和虚设栅极结构，基底包括第一区域和第二区域，有源栅极结构形成在第一区域中的基底上，虚设栅极结构形成在第二区域中的基底上；在有源栅极结构的相对侧处在第一区域中的基底上形成源极/漏极；在基底上形成下层间绝缘膜，下层间绝缘膜覆盖有源栅极结构的侧壁并覆盖虚设栅极结构的侧壁，并且下层间绝缘膜暴露有源栅极结构的顶表面和虚设栅极结构的顶表面；形成分别连接到有源栅极结构和源极/漏极的多个第一导电接触件；在下层间绝缘膜和所述多个第一导电接触件上形成蚀刻停止层，蚀刻停止层包括下蚀刻停止层和上蚀刻停止层；在第二区域中的蚀刻停止层上形成电阻结构；形成覆盖蚀刻停止层和电阻结构的上层间绝缘膜；以及形成在穿过上层间绝缘膜和蚀刻停止层的同时连接到所述多个第一导电接触件的多个第二导电接触件；以及形成在穿过上层间绝缘膜的同时连接到电阻结构的多个第二导电接触件。

附图说明

通过下面结合附图的详细描述，将更清楚地理解发明构思的实施例，在附图中：

图1是根据发明构思的实施例的半导体装置的布局的平面图；

图2A是沿着图1的线A-A'截取的剖视图，图2B是沿着图1的线B-B'截取的剖视图，图2C是沿着图1的线C-C'截取的剖视图，图2D是沿着图1的线D-D'截取的剖视图；

图3是图2A的区域III的放大图；

图4是沿着图1的线C-C'截取的用于解释第二导电接触件的修改示例的剖视图；

图5是沿着图1的线C-C'截取的用于解释第二导电接触件的另一修改示例的剖视图；

图6是沿着图1的线C-C'截取的用于解释电阻结构的修改示例的剖视图；

图7A至图7C是示出蚀刻停止层的修改示例的图，其中，图7A是沿着图1的线A-A'截取的剖视图，图7B是沿着图1的线B-B'截取的剖视图，图7C是沿着图1的线C-C'截取的剖视图；

图8是与图1的第二区域对应的平面图，图9是沿着图8的线E-E'截取的剖视图；

图10A至图19C是以工艺顺序示出根据发明构思的实施例的制造半导体装置的方法的图，其中，图10A、图11A、……、和图19A是沿着图1的线A-A'截取的剖视图，图10B、图11B、……、和图19B是沿着图1的线B-B'截取的剖视图，图10C、图11C、……、和图19C是沿着图1的线C-C'截取的剖视图；以及

图20是图18A的区域XX的放大图。

具体实施方式

在下文中，将参照附图详细描述发明构思的实施例。

图1是根据发明构思的实施例的半导体装置10的布局的平面图。

参照图1，可以提供包括第一区域R1和第二区域R2的基底100。有源栅极结构AGS可以设置在第一区域R1中的基底100上，虚设栅极结构DGS可以设置在第二区域R2中的基底100上。

在发明构思的实施例中，半导体装置10可以包括位于第二区域R2中的基底100上的电阻结构RS，电阻结构RS是位于虚设栅极结构DGS上的无源元件中的一种。

电阻结构RS可以例如以平板的形式设置，所述平板具有在第一方向X或者在与第一方向X垂直的第二方向Y上的长轴。然而，电阻结构RS的形状不限于此。

至少一个电阻接触件CR可以电连接到电阻结构RS。可以设置电阻接触件CR用于电阻结构RS与层间布线之间的电连接。

虚设栅极结构DGS可以设置在基底100与电阻结构RS之间。虚设栅极结构DGS可以处于在第二方向Y上延伸的线的形式，多个虚设栅极结构DGS可以在第一方向X上彼此间隔开。虚设栅极结构DGS可以设置为减小形成有存储单元或逻辑电路的第一区域R1与形成有电阻结构RS的第二区域R2之间的图案密度差。在一些实施例中，虚设栅极结构DGS可以不设置在电阻接触件CR的一部分下方。

在一些实施例中，有源图案AP可以设置在基底100与虚设栅极结构DGS之间。有源图案AP可以处于在第一方向X上延伸的线的形式，多个有源图案AP可以在第二方向Y上彼此间隔开。即，有源图案AP可以与虚设栅极结构DGS呈直角交叉。有源图案AP可以在与基底100的顶表面垂直的第三方向Z上突出。在其它实施例中，与图1中所示的不同，可以从第二区域R2中省略有源图案AP。

图2A是沿着图1的线A-A'截取的剖视图。图2B是沿着图1的线B-B'截取的剖视图。图2C是沿着图1的线C-C'截取的剖视图。图2D是沿着图1的线D-D'截取的剖视图。

参照图1和图2A至图2D，根据发明构思的实施例的半导体装置10可以包括位于第二区域R2中的基底100上的虚设栅极结构DGS上的电阻结构RS。

基底100可以包括半导体基底。在一些实施例中，基底100可以包括硅(Si)半导体或锗(Ge)半导体或者诸如SiGe、SiC、GaAs、InAs或InP半导体的化合物半导体。在其它实施例中，基底100可以具有绝缘体上硅(SOI)结构以及例如掺杂杂质的阱或结构的导电区域。

第一区域R1可以是形成有半导体装置10的逻辑电路的逻辑晶体管的逻辑单元区域的一部分或者是形成有多个存储器单元以存储数据的存储器单元区域的一部分。例如，第一区域R1可以包括pMOSFET区PR或nMOSFET区NR。pMOSFET区PR可以是布置有p型晶体管的有源区。nMOSFET区NR可以是布置有n型晶体管的有源区。在一些实施例中，多个pMOSFET区PR和多个nMOSFET区NR可以沿第二方向Y布置。

第二区域R2可以是形成有无源元件的区域。在根据发明构思的实施例的半导体装置10中，无源元件可以是电阻结构RS。即，第二区域R2可以是包括在半导体装置10的集成电路中的电阻区域。

第一有源图案AP1和第二有源图案AP2可以设置在基底100上。

详细地，第一有源图案AP1可以设置在第一区域R1的有源区域中。第一有源图案AP1可以在第二方向Y上彼此间隔开，并且可以处于在第一方向X上延伸的线的形式。第一有源图案AP1可以布置成在第一区域R1的有源区域中彼此间隔基本相同的距离。第一有源图案AP1可以在与基底100的顶表面垂直的第三方向Z上突出。第一有源图案AP1可以是基底100的一部分或者可以是形成在基底100上的外延层。

第二有源图案AP2可以设置在第二区域R2中的基底100上。第二有源图案AP2可以在第二方向Y上设置，并且可以处于在第一方向X上延伸的线的形式。第二有源图案AP2可以布置成在第二区域R2中的基底100上彼此间隔基本相同的距离。第二有源图案AP2可以在与基底100的顶表面垂直的第三方向Z上突出。第二有源图案AP2可以是基底100的一部分或者可以是形成在基底100上的外延层。

分离图案ST可以布置在基底100上。分离图案ST可以包括位于第一区域R1中的第一分离图案ST1和第二分离图案ST2以及位于第二区域R2中的第三分离图案ST3。

第一分离图案ST1可以设置在nMOSFET区NR与pMOSFET区PR之间，从而使nMOSFET区NR与pMOSFET区PR分开。

第二分离图案ST2可以设置在第一有源图案AP1的相对侧处，第一有源图案AP1的上部可以通过第二分离图案ST2而被暴露。第一有源图案AP1的暴露的上部可以被定义为第一有源鳍AF1。即，第一有源鳍AF1可以处于在第二分离图案ST2之间突出的鳍的形式。

第三分离图案ST3可以设置在第二有源图案AP2的相对侧处，第二有源图案AP2的上部可以通过第三分离图案ST3而被暴露。第二有源图案AP2的暴露的上部可以被定义为第二有源鳍AF2，并且可以处于在第三分离图案ST3之间突出的鳍的形式。

第一分离图案ST1、第二分离图案ST2和第三分离图案ST3可以彼此连接，即，可以基本是绝缘膜的一部分。第一分离图案ST1、第二分离图案ST2和第三分离图案ST3可以包括例如氧化硅、氮化硅或氮氧化硅。

在一些实施例中，第一分离图案ST1的厚度可以大于第二分离图案ST2和第三分离图案ST3的厚度。即，第一分离图案ST1、第二分离图案ST2和第三分离图案ST3的顶表面可以位于基本相同的水平处，而第一分离图案ST1的底表面可以位于比第二分离图案ST2和第三分离图案ST3的水平低的水平处。在这种情况下，第一分离图案ST1可以通过与第二分离图案ST2和第三分离图案ST3分开的工艺形成，但是实施例不限于此。

有源栅极结构AGS可以设置在第一区域R1中的基底100上，并且在与第一有源图案AP1交叉的同时在第二方向Y上延伸。虚设栅极结构DGS可以设置在第二区域R2中的基底100上，并且在与第二有源图案AP2交叉的同时在第二方向Y上延伸。

有源栅极结构AGS可以与第一有源图案AP1交叉并且覆盖第一有源鳍AF1的顶表面和侧壁。在一些实施例中，有源栅极结构AGS可以在第二方向Y上延伸并且与nMOSFET区NR和pMOSFET区PR二者交叉，但是实施例不限于此。可以设置有多个有源栅极结构AGS。多个有源栅极结构AGS可以在第一方向X上彼此间隔开地布置。

多个有源栅极结构AGS中的每个可以包括栅极绝缘层GD、栅电极GE和栅极覆盖层GC。栅极绝缘层GD可以包括例如氧化硅、氮氧化硅或具有比氧化硅的介电常数高的介电常数的高K介电膜。栅电极GE可以包括例如导电金属氮化物(诸如氮化钛和氮化钽)和金属(诸如铝和钨)中的至少一种。栅极覆盖层GC可以包括例如氧化硅、氮化硅和氮氧化硅之中的至少一种。

栅极间隔件SP可以设置在有源栅极结构AGS的侧壁上。栅极间隔件SP可以包括氧化硅、氮化硅和氮氧化硅之中的至少一种。在一些实施例中，栅极绝缘层GD可以在栅电极GE与栅极间隔件SP之间延伸。

位于有源栅极结构AGS下方并且在平面图中与有源栅极结构AGS叠置的第一有源鳍AF1可以被定义为沟道CH。

虚设栅极结构DGS可以在第二方向Y上延伸并且与第二有源图案AP2交叉。即，虚设栅极结构DGS可以覆盖第二有源鳍AF2的顶表面和侧壁。可以设置有多个虚设栅极结构DGS。多个虚设栅极结构DGS可以在第一方向X上彼此间隔开地布置。

多个虚设栅极结构DGS可以具有与有源栅极结构AGS的结构特征相同的结构特征。例如，多个虚设栅极结构DGS中的每个可以包括顺序地堆叠在第二区域R2中的基底100上的虚设绝缘层DD、虚设栅电极DE和虚设覆盖层DC。虚设绝缘层DD可以由与栅极绝缘层GD相同的材料以与栅极绝缘层GD相同的方式形成。虚设栅电极DE可以由与栅电极GE相同的材料以与栅电极GE相同的方式形成。虚设覆盖层DC可以由与栅极覆盖层GC相同的材料和相同的方式形成。栅极间隔件SP可以设置在虚设栅极结构DGS的侧壁上。

源极/漏极SD可以在有源栅极结构AGS的相对侧处设置在第一有源图案AP1上。在一些实施例中，如附图中所示，源极/漏极SD可以是从作为种子的第一有源图案AP1生长的外延层。

在这种情况下，pMOSFET区PR中的源极/漏极SD可以被构造为向沟道CH施加压缩应变，nMOSFET区NR中的源极/漏极SD可以被构造为向沟道CH施加拉伸应变。在一些实施例中，pMOSFET区PR中的源极/漏极SD可以包括硅锗(SiGe)，nMOSFET区NR中的源极/漏极SD可以包括硅(Si)或碳化硅(SiC)。

与附图中所示的不同，源极/漏极SD可以是在有源栅极结构AGS的相对侧处设置在第一有源鳍AF1中的每个中的杂质区。pMOSFET区PR中的源极/漏极SD可以是p型杂质区，nMOSFET区NR中的源极/漏极SD可以是n型杂质区。有源栅极结构AGS和源极/漏极SD可以在第一区域R1中形成晶体管。

覆盖栅极间隔件SP的侧壁和源极/漏极SD的下层间绝缘膜110可以设置在基底100上。下层间绝缘膜110可以暴露有源栅极结构AGS的顶表面和虚设栅极结构DGS的顶表面，即，栅极覆盖层GC的顶表面和虚设覆盖层DC的顶表面。例如，下层间绝缘膜110在第一区域R1中的顶表面可以与有源栅极结构AGS的顶表面位于同一水平处，下层间绝缘膜110在第二区域R2中的顶表面R2可以与虚设栅极结构DGS的顶表面位于同一水平处。

覆盖有源栅极结构AGS的顶表面和虚设栅极结构DGS的顶表面的上层间绝缘膜120可以设置在下层间绝缘膜110上。下层间绝缘膜110和上层间绝缘膜120中的每个可以包括氧化硅和氮氧化硅中的至少一种。

穿过下层间绝缘膜110并电连接到源极/漏极SD的源极/漏极接触件CA可以设置在有源栅极结构AGS的相对侧处。源极/漏极接触件CA可以被称为第一导电接触件C1。

一个源极/漏极接触件CA可以连接到一个源极/漏极SD，或者可以共同连接到多个源极/漏极SD。源极/漏极接触件CA可以在平面图中处于在第二方向Y上延伸的条形的形式。

源极/漏极接触件CA可以包括诸如掺杂多晶硅的半导体材料、诸如氮化钛、氮化钨和氮化钽的金属氮化物以及诸如钨、钛、钽和钴的金属之中的至少一种。尽管未示出，但是金属硅化物可以置于每个源极/漏极接触件CA与每个源极/漏极SD之间。金属硅化物可以包括例如硅化钛、硅化钽和硅化钨之中的至少一种。

电连接到栅电极GE的栅极接触件CB可以设置在有源栅极结构AGS中的每个上。栅极接触件CB可以被称为第一导电接触件C1。

栅极接触件CB可以穿过栅极覆盖层GC并且连接到栅电极GE。如附图中所示，栅极接触件CB可以设置在第一分离图案ST1上，但不限于此。栅极接触件CB可以包括与上述源极/漏极接触件CA的材料相同的材料。

在一些实施例中，源极/漏极接触件CA的顶表面和栅极接触件CB的顶表面可以与第一区域R1中的下层间绝缘膜110的顶表面位于基本相同的水平处。源极/漏极接触件CA的底表面可以位于比栅极接触件CB的底表面的水平低的水平处。

蚀刻停止层ESL可以设置在下层间绝缘膜110上，上层间绝缘膜120可以设置在蚀刻停止层ESL上。上层间绝缘膜120可以包括氧化硅、氮氧化硅、氮化硅或具有比氧化硅的介电常数低的介电常数的低K介电膜。下面将详细描述蚀刻停止层ESL。

穿过上层间绝缘膜120和蚀刻停止层ESL的多个合并接触件CM可以设置在第一区域R1中。多个合并接触件CM可以被称为多个第二导电接触件C2。多个合并接触件CM可以包括诸如掺杂多晶硅的半导体材料、诸如氮化钛、氮化钨和氮化钽的金属氮化物以及诸如钨、钛、钽和钴的金属之中的至少一种。

第一布线Ma和第二布线Mb可以设置在第一区域R1中的上层间绝缘膜120上。在附图中，在第一方向X(X轴方向)上向前/向后延伸的第二布线Mb和在第二方向Y(Y轴方向)上向前/向后延伸的第一布线Ma由虚线表示。

在一些实施例中，一条第一布线Ma可以经由穿过第一区域R1中的上层间绝缘膜120和蚀刻停止层ESL的合并接触件CM电连接到一个源极/漏极接触件CA。一条第二布线Mb可以经由穿过第一区域R1中的上层间绝缘膜120和蚀刻停止层ESL的合并接触件CM电连接到一个栅极接触件CB。因此，第一布线Ma可以经由合并接触件CM和源极/漏极接触件CA电连接到一个源极/漏极SD，第二布线Mb可以经由合并接触件CM和栅极接触件CB电连接到一个栅电极GE。第一布线Ma和第二布线Mb可以包括例如铝或铜的金属材料。

在根据发明构思的实施例的半导体装置10中，电阻结构RS可以设置在第二区域R2中的蚀刻停止层ESL上。电阻结构RS设置在第二区域R2中的上层间绝缘膜120中。在一些实施例中，电阻结构RS可以具有有着在第二有源图案AP2延伸所沿的方向(即，第一方向X)上的长轴的矩形平面形状，但是不限于此。

电阻结构RS可以包括电阻图案(或电阻元件图案)RP和绝缘图案DP。电阻图案RP可以包括金属或金属化合物。在一些实施例中，电阻图案RP可以包括诸如钨、钛或钽的金属材料。在其它实施例中，电阻图案RP可以包括氮化钛。在这种情况下，电阻图案RP可以具有比在仅由金属形成时的比电阻低的比电阻，因此，电阻图案RP可以具有小的厚度。

绝缘图案DP可以设置在电阻图案RP与蚀刻停止层ESL之间。绝缘图案DP可以具有与电阻图案RP的平面形状基本相同的平面形状。绝缘图案DP可以包括例如氧化硅。顺序堆叠的绝缘图案DP和电阻图案RP可以被定义为电阻结构RS。在其它实施例中，可以省略绝缘图案DP。电阻结构RS的底表面可以处于比第一导电接触件C1的顶表面的水平高的水平处。

电阻接触件CR可以设置在第二区域R2中。电阻接触件CR可以被称为第二导电接触件C2。

电阻接触件CR可以使第二区域R2中的上层间绝缘膜120上的一条第三布线Mc与电阻结构RS电连接。电阻接触件CR可以设置在第二区域R2中的上层间绝缘膜120中，以电连接到电阻结构RS。一条第三布线Mc可以经由电阻接触件CR电连接到电阻结构RS。在一些实施例中，多个电阻接触件CR可以设置在电阻结构RS上。电阻结构RS上的多个电阻接触件CR可以共同连接到一条第三布线Mc。电阻接触件CR可以包括与上述合并接触件CM的材料相同的材料。第三布线Mc可以包括与上述第一布线Ma和第二布线Mb的材料相同的材料。

在一些实施例中，电阻接触件CR可以被构造为穿过电阻图案RP。即，电阻接触件CR可以在穿过上层间绝缘膜120和电阻图案RP的同时到达绝缘图案DP。因此，电阻接触件CR的侧壁可以与电阻图案RP直接接触。电阻接触件CR可以在平面图中处于在第一方向X上延伸的条形的形式，但不限于此。

在一些实施例中，设置有电阻接触件CR的电阻接触孔CRH可以与设置有多个合并接触件CM的多个合并接触孔CMH同时形成。电阻接触件CR的底表面可以位于比多个合并接触件CM的底表面的水平高的水平处。

蚀刻停止层ESL可以设置在下层间绝缘膜110上，上层间绝缘膜120可以设置在蚀刻停止层ESL上。此外，蚀刻停止层ESL可以在第二区域R2中设置在虚设栅极结构DGS与电阻结构RS之间。

蚀刻停止层ESL可以具有顺序地堆叠有下蚀刻停止层L1、钝化层LP和上蚀刻停止层L2的多层结构。下蚀刻停止层L1、钝化层LP和上蚀刻停止层L2可以由不同的材料形成。在一些实施例中，下蚀刻停止层L1可以由例如诸如氮化铝的金属氮化物形成，钝化层LP可以由例如氧化硅形成，上蚀刻停止层L2可以由例如氮化硅形成。

通常，在包括第一导电接触件(源极/漏极接触件和栅极接触件)和第二导电接触件(合并接触件和电阻接触件)的互连件中，第一导电接触件的顶表面会被损坏，因此，当在电阻结构下方形成单层蚀刻停止层时，会发生界面失效。例如，在用于形成第二导电接触件的图案化工艺中，由于干蚀刻工艺的分散和蚀刻停止层的厚度的分散，干蚀刻工艺会损坏第一导电接触件的金属材料的顶表面。

为了限制和/或防止这种损坏，根据发明构思的实施例的半导体装置10包括在电阻结构RS下方的具有多层结构的蚀刻停止层ESL。上蚀刻停止层L2限制和/或防止接触孔由于在用于形成多个第二导电接触件C2的干蚀刻工艺期间的过蚀刻而向下凹陷。上蚀刻停止层L2还可以限制和/或防止在执行去除在干蚀刻工艺中产生的蚀刻副产物的清洁工艺中凹陷现象的出现。下蚀刻停止层L1可以由通过湿蚀刻易于可去除的材料形成，使得可以执行湿蚀刻工艺以暴露多个第一导电接触件C1的顶表面而不是执行干蚀刻工艺。即，可以执行对多个第一导电接触件C1的顶表面造成比干蚀刻工艺小的损坏的湿蚀刻工艺。另外，如果可能的话，湿蚀刻工艺可以执行更短的时间段，以在减小对多个第一导电接触件C1的顶表面的损坏的同时形成尽可能薄的下蚀刻停止层L1。

使用这种多步蚀刻工艺可以限制和/或防止由于干蚀刻工艺对多个第一导电接触件C1的金属材料的顶表面的损坏。钝化层LP可以保护下蚀刻停止层L1并限制和/或防止发生氧化下蚀刻停止层L1的副作用，因此增强对湿蚀刻的抵抗力。钝化层LP可以与上蚀刻停止层L2一起通过干蚀刻工艺去除。

因此，在根据发明构思的实施例的半导体装置10中，可以通过在电阻结构RS下方形成具有多层结构的蚀刻停止层ESL来限制和/或防止多个第一导电接触件C1与多个第二导电接触件C2之间的界面失效的发生，从而改善电特性和生产效率。

图3是图2A的区域III的放大图。

参照图3，第二导电接触件C2的与下蚀刻停止层L1接触的侧壁可以具有凸起形状，第二导电接触件C2的与钝化层LP和上蚀刻停止层L2接触的侧壁可以具有锥形形状。

在根据发明构思的实施例的半导体装置10中，下蚀刻停止层L1的材料可以相对于多个第一导电接触件C1的材料具有湿蚀刻选择性，上蚀刻停止层L2的材料可以相对于下蚀刻停止层L1的材料具有干蚀刻选择性。钝化层LP的材料可以限制和/或防止下蚀刻停止层L1的氧化。

下蚀刻停止层L1可以由例如诸如氮化铝的金属氮化物形成，钝化层LP可以由例如氧化硅形成，上蚀刻停止层L2可以由例如氮化硅形成。即，为了满足不同的蚀刻选择性，蚀刻停止层ESL的下蚀刻停止层L1、钝化层LP和上蚀刻停止层L2可以由不同的材料形成。

如下面将要描述的，钝化层LP和上蚀刻停止层L2通过各向异性蚀刻的干蚀刻来图案化，因此第二导电接触件C2的与钝化层LP和上蚀刻停止层L2接触的侧壁可以具有锥形形状。相反，下蚀刻停止层L1通过各向同性蚀刻的湿蚀刻来图案化，因此第二导电接触件C2的与下蚀刻停止层L1接触的侧壁可以具有凸起形状。

图4是沿着图1的线C-C'截取的用于解释第二导电接触件的修改示例的剖视图。

参照图4，在根据发明构思的另一实施例的半导体装置20中，电阻接触件CR的与电阻结构RS接触的底表面可以形成为与电阻图案RP的顶表面接触。

半导体装置20的组件及其材料与上面参照图1至图2D描述的半导体装置的组件及其材料基本相同，因此，下面将集中于与图1至图2D的不同之处来描述。

电阻接触件CR可以被构造为在不穿过电阻结构RS的同时与电阻图案RP接触。即，电阻接触件CR可以穿过上层间绝缘膜120，然后到达电阻图案RP。因此，电阻接触件CR的侧壁可以与上层间绝缘膜120直接接触，电阻接触件CR的底表面可以与电阻图案RP的顶表面直接接触。

图5是沿着图1的线C-C'截取的用于解释第二导电接触件的另一修改示例的剖视图。

参照图5，在根据发明构思的另一实施例的半导体装置30中，电阻接触件CR的底表面可以形成为与下层间绝缘膜110的顶表面接触。

半导体装置30的组件及其材料与上面参照图1至图2D描述的半导体装置的组件及其材料基本相同，因此，下面将集中于与图1至图2D的不同之处来描述。

电阻接触件CR可以被构造为穿过电阻结构RS。即，电阻接触件CR可以穿过上层间绝缘膜120、电阻结构RS和蚀刻停止层ESL，然后到达下层间绝缘膜110。因此，电阻接触件CR的侧壁可以与上层间绝缘膜120、电阻结构RS和蚀刻停止层ESL直接接触，电阻接触件CR的底表面可以与下层间绝缘膜110的顶表面直接接触。因此，合并接触件CM(见图2A)的底表面可以与电阻接触件CR的底表面位于基本相同的水平处。

图6是沿着图1的线C-C'截取的用于解释电阻结构的修改示例的剖视图。

参照图6，在根据发明构思的另一实施例的半导体装置40中，可以在电阻图案RP上设置有硬掩模图案HP。

半导体装置40的组件及其材料与上面参照图1至图2D描述的半导体装置的组件及其材料基本相同，因此，下面将集中于与图1至图2D的不同之处来描述。

电阻结构RS可以包括顺序堆叠的绝缘图案DP、电阻图案RP和硬掩模图案HP。绝缘图案DP和硬掩模图案HP可以具有与电阻图案RP的平面形状基本相同的平面形状。即，绝缘图案DP的侧壁、电阻图案RP的侧壁和硬掩模图案HP的侧壁可以在与基底100的顶表面垂直的第三方向Z上对准。硬掩模图案HP可以包括例如氮化硅膜或氮氧化硅膜。

电阻接触件CR可以被构造为穿过电阻结构RS。即，电阻接触件CR可以穿过上层间绝缘膜120、电阻结构RS和蚀刻停止层ESL，然后到达下层间绝缘膜110。因此，电阻接触件CR的侧壁可以与上层间绝缘膜120、电阻结构RS和蚀刻停止层ESL直接接触，电阻接触件CR的底表面可以与下层间绝缘膜110的顶表面直接接触。因此，合并接触件CM(见图2A)的底表面可以与电阻接触件CR的底表面位于基本相同的水平处。

图7A至图7C是示出蚀刻停止层的修改示例的图。图7A是沿着图1的线A-A'截取的剖视图。图7B是沿着图1的线B-B'截取的剖视图。图7C是沿着图1的线C-C'截取的剖视图。

参照图7A至图7C，在根据发明构思的另一实施例的半导体装置50中，蚀刻停止层ESL可以具有顺序地堆叠有下蚀刻停止层L1和上蚀刻停止层L2的多层结构。

半导体装置50的组件及其材料与上面参照图1至图2D描述的半导体装置的组件及其材料基本相同，因此，下面将集中于与图1至图2D的不同之处来描述。

蚀刻停止层ESL可以不包括限制和/或防止下蚀刻停止层L1的氧化的钝化层，并且可以具有上蚀刻停止层L2直接形成在下蚀刻停止层L1上的多层结构。

下蚀刻停止层L1和上蚀刻停止层L2可以由不同的材料形成。下蚀刻停止层L1可以由例如诸如氮化铝的金属氮化物形成，上蚀刻停止层L2可以由例如氮化硅形成。

图8是对应于图1的第二区域R2的平面图。图9是沿着图8的线E-E'截取的剖视图。

参照图8和图9，在根据发明构思的另一实施例的半导体装置60中，虚设栅极结构DGS可以设置在电阻接触件CR下方。

半导体装置60的组件及其材料与上面参照图1至图2D描述的半导体装置的组件及其材料基本相同，因此，下面将集中于与图1至图2D的不同之处来描述。

第二区域R2中的虚设栅极结构DGS可以设置为减小由于图案密度差异引起的第一区域R1(见图1)与第二区域R2之间的台阶。与第一区域R1(见图1)中的有源栅极结构AGS(见图1)不同，虚设栅极结构DGS不是晶体管的元件，因此，即使当电阻接触件CR不位于虚设栅极结构DGS上时，虚设栅极结构DGS对半导体装置60的特性也没有影响。因此，基于根据发明构思的另一实施例的半导体装置60的设计的布局，可以在电阻接触件CR下方设置虚设栅极结构DGS。

图10A至图19C是以工艺顺序示出制造根据发明构思的实施例的半导体装置的方法的图。图10A、图11A、......、和图19A是沿着图1的线A-A'截取的剖视图。图10B、图11B、......、和图19B是沿着图1的线B-B'截取的剖视图。图10C、图11C、......、和图19C是沿着图1的线C-C'截取的剖视图。

参照图10A至图10C，提供包括第一区域R1和第二区域R2的基底100。基底100可以包括半导体基底。第一区域R1可以是逻辑单元区域的一部分或存储器单元区域的一部分。第二区域R2可以是形成有电阻元件的区域。即，第二区域R2可以是包括在半导体装置的集成电路中的电阻区域。

可以在第一区域R1中的基底100上形成第一有源图案AP1，并且可以在第二区域R2中的基底100上形成第二有源图案AP2。第一有源图案AP1和第二有源图案AP2中的每个可以处于沿第二方向Y布置并沿第一方向X延伸的线的形式。在一些实施例中，可以通过使基底100的上部图案化来形成第一有源图案AP1和第二有源图案AP2。在其它实施例中，可以通过在基底100上形成外延层并使外延层图案化来形成第一有源图案AP1和第二有源图案AP2。第一有源图案AP1和第二有源图案AP2中的每个可以处于在与基底100的顶表面垂直的第三方向Z上突出的鳍的形式。

可以在第一区域R1中的基底100上形成第一分离图案ST1和第二分离图案ST2。第一分离图案ST1可以在第二方向Y上划分pMOSFET区和nMOSFET区。第二分离图案ST2可以暴露第一有源图案AP1的上部。第一有源图案AP1的暴露的上部可以被定义为第一有源鳍AF1。可以在第二区域R2中的基底100上形成第三分离图案ST3。第三分离图案ST3可以暴露第二有源图案AP2的上部。第二有源图案AP2的暴露的上部可以被定义为第二有源鳍AF2。

第一分离图案ST1可以形成为比第二分离图案ST2和第三分离图案ST3厚。在这种情况下，可以通过与第二分离图案ST2和第三分离图案ST3分开的工艺形成第一分离图案ST1。所述分开的工艺可以包括去除位于pMOSFET区与nMOSFET区之间的虚设有源图案(即，第一有源图案AP1的一部分)，并且在通过去除虚设有源图案而形成的沟槽中填充绝缘膜。

与附图中所示的不同，可以去除第二有源图案AP2。例如，可以在去除虚设有源图案的同时执行第二有源图案AP2的去除。在这种情况下，第三分离图案ST3可以形成为具有与第一分离图案ST1的厚度基本相同的厚度，并且具有比第二分离图案ST2的厚度大的厚度。

参照图11A至图11C，可以在第一区域R1中的基底100上形成与第一有源图案AP1交叉并在第二方向Y上延伸的有源栅极结构AGS，并且可以在第二区域R2中的基底100上形成与第二有源图案AP2交叉并且在第二方向Y上延伸的虚设栅极结构DGS。

有源栅极结构AGS中的每个可以包括栅极绝缘层GD、栅电极GE和栅极覆盖层GC。

在一些实施例中，可以通过使用牺牲栅极结构(未示出)的后栅极工艺来形成有源栅极结构AGS。例如，有源栅极结构AGS的形成的步骤可以包括形成与第一有源图案AP1交叉的牺牲栅极结构、在牺牲栅极结构的相对的侧壁上形成栅极间隔件SP、去除牺牲栅极结构以限定暴露栅极间隔件SP之间的第一有源图案AP1的栅极区域以及在栅极区域中顺序地形成栅极绝缘层GD、栅电极GE和栅极覆盖层GC。

可以以与有源栅极结构AGS的方式和材料基本相同的方式和相同的材料形成虚设栅极结构DGS。因此，虚设栅极结构DGS可以具有与有源栅极结构AGS的结构特征相同的结构特征。例如，每个虚设栅极结构DGS可以包括虚设绝缘层DD、虚设栅电极DE和虚设覆盖层DC。可以考虑将形成的电阻结构RS来确定虚设栅极结构DGS的数量、其长度和/或布置有虚设栅极结构DGS的区域。

可以在有源栅极结构AGS的相对侧处在第一有源图案AP1上形成源极/漏极SD。在一些实施例中，可以形成源极/漏极SD以向有源栅极结构AGS下方的沟道CH施加应变。源极/漏极SD的形成的步骤可以包括去除栅极间隔物SP的相对侧处的第一有源鳍AF1，以及使用其上部被去除的第一有源图案AP1作为种子来执行选择性外延生长工艺。

在一些实施例中，pMOSFET区中的源极/漏极SD可以由硅锗(SiGe)形成，nMOSFET区中的源极/漏极SD可以由碳化硅(SiC)形成。在外延生长工艺的同时或之后，源极/漏极SD可以掺杂有杂质。pMOSFET区中的源极/漏极SD可以掺杂有p型杂质，nMOSFET区中的源极/漏极SD可以掺杂有n型杂质。

可以在基底100上形成覆盖栅极间隔件SP的侧壁和源极/漏极SD的下层间绝缘膜110。可以在第一区域R1中形成下层间绝缘膜110以暴露有源栅极结构AGS的顶表面，可以在第二区域R2中形成下层间绝缘膜110以暴露虚设栅极结构DGS的顶表面。

例如，下层间绝缘膜110的在第一区域R1中的顶表面可以与有源栅极结构AGS的顶表面位于基本相同的水平处，下层间绝缘膜110在第二区域R2中的顶表面可以与虚设栅极结构DGS的顶表面位于基本相同的水平处。

参照图12A至图12C，可以在第一区域R1中形成穿过下层间绝缘膜110并暴露源极/漏极SD的源极/漏极接触孔CAH和穿过栅极覆盖层GC并暴露栅电极GE的栅极接触孔CBH。

可以通过单独的图案化工艺来形成源极/漏极接触孔CAH和栅极接触孔CBH。例如，可以通过第一图案化工艺形成源极/漏极接触孔CAH，然后可以通过第二图案化工艺形成栅极接触孔CBH，反之亦然。源极/漏极接触孔CAH可以形成为比栅极接触孔CBH深。第一图案化工艺和第二图案化工艺中的每个可以包括在下层间绝缘膜110上形成掩模图案以及使用掩模图案作为蚀刻掩模执行各向异性蚀刻工艺。

可以在源极/漏极接触孔CAH中形成源极/漏极接触件CA，可以在栅极接触孔CBH中形成栅极接触件CB。详细地，源极/漏极接触件CA和栅极接触件CB的形成的步骤可以包括用导电材料填充源极/漏极接触孔CAH和栅极接触孔CBH的内部以及使导电材料平坦化使得暴露下层间绝缘膜110的顶表面。因此，源极/漏极接触件CA和栅极接触件CB的顶表面可以与下层间绝缘膜110的顶表面位于基本相同的水平处。导电材料可以包括掺杂半导体材料、金属氮化物和金属之中的至少一种。

参照图13A至图13C，可以在第一区域R1和第二区域R2中的下层间绝缘膜110上形成蚀刻停止层ESL。

可以形成蚀刻停止层ESL，使得顺序地堆叠下蚀刻停止层L1、钝化层LP和上蚀刻停止层L2。蚀刻停止层ESL可以由绝缘材料形成。下蚀刻停止层L1、钝化层LP和上蚀刻停止层L2可以由不同材料形成。

在一些实施例中，下蚀刻停止层L1可以由例如诸如氮化铝的金属氮化物形成，钝化层LP可以由例如氧化硅形成，并且上蚀刻停止层L2可以由例如氮化硅形成。

参照图14A至图14C，可以在第一区域R1和第二区域R2中的蚀刻停止层ESL上顺序地堆叠初始绝缘层DL和初始电阻元件层RL。例如，初始绝缘层DL可以包括氧化硅，初始电阻元件层RL可以包括金属或金属化合物。详细地，初始电阻元件层RL可以包括钨、钛、钽或其化合物。在一些实施例中，初始电阻元件层RL可以包括氮化钛。在这种情况下，初始电阻元件层RL可以具有低的电阻率，因此可以形成为相对小的厚度。例如，初始电阻元件层RL可以形成为大约的厚度。

参照图15A至图15C，可以在第二区域R2中的蚀刻停止层ESL上形成电阻结构RS。电阻结构RS可以包括通过使初始绝缘层DL(见图14C)图案化形成的绝缘图案DP以及通过使初始电阻元件层RL(见图14C)图案化形成的电阻图案RP。电阻结构RS可以形成为平板形状，但不限于此。

可以在蚀刻停止层ESL上形成上层间绝缘膜120。第一区域R1中的上层间绝缘膜120可以覆盖蚀刻停止层ESL的顶表面，第二区域R2中的上层间绝缘膜120可以覆盖蚀刻停止层ESL和电阻结构RS。在一些实施例中，可以在形成上层间绝缘膜120之后执行使上层间绝缘膜120的顶表面平坦化的工艺。可以执行平坦化工艺以去除由电阻结构RS引起的第一区域R1中的上层间绝缘膜120与第二区域R2中的上层间绝缘膜120之间的台阶。

在其它实施例中，可以跳过平坦化工艺。虽然跳过平坦化工艺，但是当电阻图案RP由具有低的电阻率的材料(诸如氮化钛)形成且因此具有小的厚度时，第一区域R1中的上层间绝缘膜120与第二区域R2中的上层间绝缘膜120之间的台阶落入工艺分散范围内。

参照图16A至图16C，可以在第一区域R1中形成穿过上层间绝缘膜120并暴露上蚀刻停止层L2的顶表面的第一合并接触孔CMH1和顺序地穿过上层间绝缘膜120、电阻图案RP并暴露绝缘图案DP的顶表面的电阻接触孔CRH。

可以通过单独的图案化工艺形成第一合并接触孔CMH1和电阻接触孔CRH。例如，可以通过第一图案化工艺形成第一合并接触孔CMH1，然后可以通过第二图案化工艺形成电阻接触孔CRH，反之亦然。第一合并接触孔CMH1可以形成为比电阻接触孔CRH深。第一图案化工艺和第二图案化工艺中的每个可以包括在上层间绝缘膜120上形成掩模图案(未示出)以及使用掩模图案作为蚀刻掩模执行各向异性蚀刻工艺。在其它实施例中，可以同时执行第一图案化工艺和第二图案化工艺。

上蚀刻停止层L2可以由相对于上层间绝缘膜120具有干蚀刻选择性的材料形成。因此，在执行在上层间绝缘膜120上形成第一合并接触孔CMH1的干蚀刻工艺期间，可以保持上蚀刻停止层L2而不被蚀刻。

此外，上蚀刻停止层L2限制和/或防止第一合并接触孔CMH1在执行形成第一合并接触孔CMH1的干蚀刻工艺期间由于过蚀刻而向下凹陷。上蚀刻停止层L2还可以限制和/或防止在执行去除在干蚀刻工艺中产生的蚀刻副产物的清洁工艺中出现凹陷现象。

绝缘图案DP可以由相对于上层间绝缘膜120和电阻图案RP具有干蚀刻选择性的材料形成。因此，在执行在上层间绝缘膜120和电阻图案RP中形成电阻接触孔CRH的干蚀刻工艺期间，可以保留绝缘图案DP而不被蚀刻。

参照图17A至图17C，可以形成穿过上蚀刻停止层L2和钝化层LP并且暴露下蚀刻停止层L1在第一区域R1中的顶表面的第二合并接触孔CMH2。

可以通过图案化工艺和清洁工艺来形成第二合并接触孔CMH2。图案化工艺可以包括使用形成在上层间绝缘膜120上的掩模图案(未示出)或者使用通过使第一合并接触孔CMH1图案化形成的上层间绝缘膜120作为蚀刻掩模(见图16C)的各向异性蚀刻工艺。

钝化层LP保护下蚀刻停止层L1并限制和/或防止发生使下蚀刻停止层L1氧化的副作用，因此增强对湿蚀刻的抵抗力。可以在图案化工艺和清洁工艺中去除第二合并接触孔CMH2，并且可以通过干蚀刻工艺一起去除钝化层LP与上蚀刻停止层L2。

参照图18A至图18C，可以形成穿过下蚀刻停止层L1并暴露第一区域R1中的第一导电接触件C1的顶表面的合并接触孔CMH。

可以通过图案化工艺形成合并接触孔CMH。图案化工艺可以包括使用上层间绝缘膜120上的掩模图案(未示出)或上层间绝缘膜120作为蚀刻掩模来执行各向同性蚀刻工艺，其中，所述层间绝缘膜120具有使其图案化的第二合并接触孔CMH2(见图17B)。

通过湿蚀刻工艺使暴露的下蚀刻停止层L1图案化来形成合并接触孔CMH。下蚀刻停止层L1可以由易于通过湿蚀刻可去除的材料形成，并且可以执行湿蚀刻工艺以暴露第一导电接触件C1的顶表面。当形成合并接触孔CMH时，可以使用比干蚀刻工艺对第一导电接触件C1的顶表面造成的损坏小的湿蚀刻工艺。

通过上面参照图16A至图18C描述的多步蚀刻工艺，可以通过形成合并接触孔CMH，限制和/或防止第一导电接触件C1的金属材料的顶表面被损坏。

因此，在根据发明构思的实施例的制造半导体装置的方法中，可以通过在电阻结构RS下面形成具有多层结构的蚀刻停止层ESL来限制和/或防止第一导电接触件C1的顶表面被损坏。

参照图19A至图19C，可以形成分别连接到源极/漏极接触件CA和栅极接触件CB的多个合并接触件CM以及连接到电阻结构RS的电阻接触件CR。

多个合并接触件CM可以顺序地穿过第一区域R1中的上层间绝缘膜120和蚀刻停止层ESL。电阻接触件CR可以顺序地穿过第二区域R2中的上层间绝缘膜120和电阻图案RP。

可以在多个合并接触孔CMH中形成多个合并接触件CM，并且可以在电阻接触孔CRH中形成电阻接触件CR。详细地，形成多个合并触件CM和电阻接触件CR的步骤可以包括在多个合并接触孔CMH和电阻接触孔CRH中填充导电材料以及使导电材料平坦化直到上层间绝缘膜120的顶表面被暴露。因此，多个合并接触件CM和电阻接触件CR的顶表面可以与上层间绝缘膜120的顶表面位于基本相同的水平处。导电材料可以包括掺杂半导体材料、金属氮化物和金属中的至少一种。

返回参照图2A至图2D，连接到合并接触件CM和电阻接触件CR的第一布线Ma、第二布线Mb和第三布线Mc可以形成在上层间绝缘膜120上。第一布线Ma、第二布线Mb和第三布线Mc可以包括例如铝或铜的金属材料，并且可以通过镶嵌工艺形成。

图20是图18A的区域XX的放大图。

参照图20，在合并接触孔CMH的侧壁之中形成下蚀刻停止层L1的侧壁可以具有凹形形状，并且在合并接触孔CMH的侧壁之中形成钝化层LP和上蚀刻停止层L2的侧壁可以具有锥形形状。

如上所述，通过各向异性蚀刻的干蚀刻来使钝化层LP和上蚀刻停止层L2图案化，因此，在合并接触孔CMH的侧壁之中形成钝化层LP和上蚀刻停止层L2的侧壁可以具有锥形形状。相反，通过各向同性蚀刻的湿蚀刻来使下蚀刻停止层L1图案化，因此，在合并接触孔CMH的侧壁之中形成下蚀刻停止层L1的侧壁可以具有凹形形状。

虽然已经参照附图在上面描述了发明构思的实施例，但是本领域普通技术人员将理解的是，在不脱离发明构思的范围和本质特征的情况下，发明构思可以以许多不同的形式实施。因此，上述实施例应仅以描述性意义来考虑，而不是为了限制的目的。