阅读说明：本技术 一种提高转换速度的电平转换电路及电子设备 (level conversion circuit for increasing conversion speed and electronic equipment ) 是由 刘丽 苗小雨 于 2019-10-18 设计创作，主要内容包括：本发明涉及电子电路技术领域,尤其涉及一种高速电平转换电路及电子设备。一种高速电平转换电路及电子设备,包括：两个NMOS管组成的下拉电路,用于在输入电压后下拉电压至零电平；一个反相器将输入电压进行反相；一个恒定阻值的电阻R,一个恒定电流的电流源I,用于产生一个恒定电压,当输入电平为低电平时,经过反相器反相后的电压与该恒定电压值相同；一个PMOS管,用于将电压上拉至高电平；一个电容C,借助电容的耦合作用使经过NMOS管后的输出电压快速变换。该电路相比现有技术具有结构简单、并且能显著的提升转换速度的优点。(The invention relates to the technical field of electronic circuits, in particular to high-speed level conversion circuits and electronic equipment, wherein each high-speed level conversion circuit comprises a pull-down circuit consisting of two NMOS (N-channel metal oxide semiconductor) tubes, a inverter, resistors R with constant resistance, current sources I with constant current, and used for generating constant voltages, when the input level is low, the voltage after inversion of the inverter is the same as the constant voltage, PMOS tubes used for pulling the voltage to high, and capacitors C used for rapidly converting the output voltage after passing through the NMOS tubes by virtue of the coupling effect of the capacitors.)

一种提高转换速度的电平转换电路及电子设备

技术领域

本发明涉及电子电路技术领域，尤其涉及一种高速电平转换电路及电子设备。

背景技术

在电子电路的设计研发中，随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，从而提高了系统设计的复杂性。例如，当1.5V的数字电路与工作在3.3V的模拟电路进行通信时，需要首先解决两种电平的转换问题，这就需要电平转换电路。

图1是目前常用的一种电平转换结构，如图1所示，该电路包含2个PMOS晶体管P1和P2，两个NMOS晶体管N1和N2，以及一个反相器INV。P1和P2组成上拉电路，N1和N2组成下拉电路。输入为低电平时，N1关闭，N2开启，B点电压下拉至零电平，Vout输出零电平；输入为高电平时，N1开启，A点电压下拉至零电平，P2开启，B点电压上拉至5V，Vout输出为5V。但是在输入为低电平时，Vout输出为零电平，会反作用在P1上，导致P1开启，A点电压被上拉至5V；当IN输入为高电平，N1开启，A点电压被下拉至零电平，此时P1与N2会产生竞争，A点电压被下拉至零电平时会经过一个时间差，影响转换速度。

发明内容

本发明针对上述电路转换速度慢的问题，提供了一种新的电平转换结构电路。新的电路结构包括：两个NMOS管组成的下拉电路，用于在输入电压后下拉电压至零电平；一个反相器将输入电压进行反相；一个恒定阻值的电阻R，一个恒定电流的电流源I，用于产生一个恒定电压，当输入电平为低电平时，经过反相器反相后的电压与该恒定电压值相同；一个PMOS管，用于将电压上拉至高电平；一个电容C，借助电容的耦合作用使经过NMOS管后的输出电压快速变换。

本发明的有益效果是，该电路具有结构简单、并且能显著的提升转换速度的优点。

附图说明

图1是目前常用的电平转换结构；

图2是本发明提供的一种电平转换结构；

图3为本发明与现有技术仿真比较波形图。

具体实施方式

如背景技术部分所述，现有技术中在电平转换过程中由于PMOS与NMOS的竞争关系，电路转换速度慢，本发明提供一种电平转换电路以提高转换速度。

在一个实施例中，电平转换电路包括输入信号端，输出信号端，反向器，第一NMOS晶体管、第二NMOS晶体管，恒定电流源、阻抗，电容，PMOS晶体管；所述第一NMOS晶体管栅极与所述输入信号端连接，源极接地，漏极经由所述恒定电流源与所述阻抗第一端连接；所述第二NMOS晶体管栅极通过所述反向器与所述输入信号连接，源极接地，漏极与所述PMOS晶体管源极共接并同时连接至所述输出信号端；所述阻抗第一端与所述PMOS晶体管栅极共接，所述阻抗第一端还经所述电容连接至所述第二NMOS晶体管栅极；所述阻抗第二端以及所述PMOS晶体管漏极连接至第一高电平。

所述输入信号端输入信号为一低电平信号时所述输出信号端输出低电平；所述输入信号端输入信号为一高电平信号时所述输出信号端输出高电平。

在述实施例中恒定电源与恒定阻抗产生一恒定电压，并与电容配合，使经过NMOS管后的输出电压快速变换，能达到显著提升转换速度的技术效果。

在一个实施例中，所述输入信号端输入信号为一低电平信号时所述输出信号端输出的低电平为零电平，所述输入信号端输入信号为一高电平信号时所述输出信号端输出的高电平为所述第一高电平。

在一个实施例中，所述恒定电流源电流为I，所述第一高电平电压为V，当输入为低电平时所述第二NMOS晶体管栅极处电压为VL，且满足VL＝R*I以及电压V-R*I为能够使得所述PMOS晶体管导通的电压。

在一个实施例中，所述阻抗为不随电流变化的恒定阻抗。

在一个实施例中，所述输入信号端输入的低电平信号为接地电压电平。

在一个实施例中，所述输入信号端输入的高电平信号为电压大于或等于1.5V的信号。

在一个实施例中，所述第一NMOS晶体管与第二NMOS晶体管的沟道宽度比例为1：1。

在一个实施例中，所述PMOS晶体管与所述第一NMOS晶体管的沟道宽度比例为2.5至3之间任一比例。

在一个实施例中，所述PMOS晶体管与所述第二NMOS晶体管的沟道宽度比例为2.5至3之间任一比例。

为了进一步清楚地描述本发明的电平转换电路，结合图2给出一个其具体的工作实施例。

如图2所示，当输入信号IN为零电平，高电平为5V时，第一NMOS晶体管N1断开，D点电压为5V，P1断开，E点为高电平VL，N2开启，B点电压下拉至零电平，Vout输出为零电平；输入IN为1.5V时，E点为零电平，E点的电压变化为VL，N1开启，设定R和I的值，使I*R＝VL，由于电容C的耦合作用，D点电压能瞬间变为5-VL，P1开启，B点上拉至5V，由于E点电压为零电平，N2关闭，所以Vout输出为5V。

如图3是如图1所示的现有技术实施例与如图2所示的本申请实施例两种电路仿真波形对比图，三个波形图从上往下依次为第一波形图、第二波形图、第三波形图，第一波形图代表输入IN，第二波形图代表本发明图2电路结构的输出Vout，第三波形图代表目前常用电路图1结构的输出Vout。从仿真波形可以看出，转换速度有明显的提升。

在另一个实施例中，本发明公开的电平转换电路还可应用于电子设备中，实现电平转换功能。

以上所述仅为本公开的实施例可选实施例，并不用于限制本公开的实施例，对于本领域的技术人员来说，本公开的实施例可以有各种更改和变化。凡在本公开的实施例的精神和原则之内，所作的任何修改、等效替换、改进、组合等，均应包含在本公开的实施例的保护范围之内。