阅读说明：本技术 Mram存储器单元、阵列及存储器 (MRAM memory cell, array and memory ) 是由 何世坤 竹敏 韩谷昌 于 2018-06-28 设计创作，主要内容包括：本发明提供一种MRAM存储器单元、阵列及存储器,存储器单元包括：两个垂直堆叠的磁隧道结、选择器元件以及晶体管,其中,两个所述磁隧道结之间布置有隔离层,每个所述磁隧道结的参考层靠近所述隔离层布置,每个所述磁隧道结的自由层外侧各布置有一条自旋轨道矩提供线,所述选择器元件的两端通过金属连接层连接至两条所述自旋轨道矩提供线,所述晶体管的漏极与任意一条所述自旋轨道矩提供线的靠近所述选择器元件的一端连接；两条所述自旋轨道矩提供线的靠近所述磁隧道结的一端各自引出一个用于连接位线的端点,所述晶体管的栅极引出一个用于连接字线的端点,所述晶体管的源极引出一个用于连接源线的端点。本发明能够提高存储器的存储密度。(The invention provides an MRAM memory unit, an array and a memory, wherein the memory unit comprises: the magnetic tunnel junction device comprises two vertically stacked magnetic tunnel junctions, a selector element and a transistor, wherein an isolation layer is arranged between the two magnetic tunnel junctions, a reference layer of each magnetic tunnel junction is arranged close to the isolation layer, a spin orbit torque providing line is arranged on the outer side of a free layer of each magnetic tunnel junction, two ends of the selector element are connected to the two spin orbit torque providing lines through metal connecting layers, and a drain of the transistor is connected with one end, close to the selector element, of any one spin orbit torque providing line; one end of each of the two spin orbit torque supply lines, which is close to the magnetic tunnel junction, is led out to form an end point for connecting a bit line, one end point for connecting a word line is led out from a grid electrode of the transistor, and one end point for connecting a source line is led out from a source electrode of the transistor. The invention can improve the storage density of the memory.)

MRAM存储器单元、阵列及存储器

技术领域

本发明涉及磁存储器技术领域，尤其涉及一种MRAM存储器单元、阵列及存储器。

背景技术

传统磁存储器(Magnetic Random Access Memory，简称MRAM)的存储单元的核心部分是磁隧道结MTJ，MTJ是一个由多层膜组成的两端口结构器件，其核心部分主要由三层薄膜组成，两个铁磁层被一个隧穿势垒层分隔开，其中一个铁磁层的磁化方向是固定不变的，被称为固定层或者参考层，另一个铁磁层的磁化方向可以改变，被称为自由层，自由层的磁化方向可以与参考层的磁化方向平行(Parallel，简称P)或者与参考层的磁化方向反平行(Anti-Parallel，简称AP)。当两个铁磁层的磁化方向平行时，MTJ呈现低阻态，反之，当两个铁磁层的磁化方向反平行时，MTJ呈现高阻态。这两种截然不同的电阻状态在信息存储的时候可以分别用来表征二进制数据“0”和“1”。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

现有的MRAM存储器，只能存储“0”和“1”两种状态，存储密度低。

发明内容

为解决上述问题，本发明提供一种MRAM存储器单元、阵列及存储器，能够提高存储器的存储密度。

第一方面，本发明提供一种MRAM存储器单元，包括两个垂直堆叠的磁隧道结、选择器元件以及晶体管，其中，

两个所述磁隧道结之间布置有隔离层，每个所述磁隧道结的参考层靠近所述隔离层布置，每个所述磁隧道结的自由层外侧各布置有一条自旋轨道矩提供线，所述选择器元件的两端通过金属连接层连接至两条所述自旋轨道矩提供线，所述晶体管的漏极与任意一条所述自旋轨道矩提供线的靠近所述选择器元件的一端连接；

两条所述自旋轨道矩提供线的靠近所述磁隧道结的一端各自引出一个端点，用于连接位线；

所述晶体管的栅极引出一个端点，用于连接字线；

所述晶体管的源极引出一个端点，用于连接源线。

可选地，两个所述磁隧道结为面内磁化MTJ或者面外垂直磁化MTJ。

可选地，当两个所述磁隧道结为面内磁化MTJ时，两个所述磁隧道结之间的隔离层包括一层非磁性隔离层；当两个所述磁隧道结为面外垂直磁化MTJ时，两个所述磁隧道结之间的隔离层包括两层非磁性隔离层，分别靠近两个所述磁隧道结的参考层，两层所述非磁性隔离层之间还包括一层面内磁化的磁性层，所述面内磁化的磁性层的磁化方向与电流方向平行或反平行。

可选地，所述自旋轨道矩提供线的长度大于所靠近的磁隧道结的特征长度。

可选地，所述自旋轨道矩提供线的材料为重金属、拓扑绝缘体BiSe合金或者反铁磁合金。

可选地，所述选择器元件具有双向导通功能，导通阈值电压低于MTJ写入电压，同时高于MTJ读取电压。

可选地，所述选择器元件为基于硅材料的二极管或者二极管组合。

第二方面，本发明提供一种MRAM存储器阵列，包括多组成对的位线、多条字线、多条源线以及多个上述MRAM存储器单元，每个MRAM存储器单元的四个端点分别连接一组位线、一条字线和一条源线。

第三方面，本发明提供一种MRAM存储器，所述MRAM存储器包括上述MRAM存储器阵列。

本发明提供的MRAM存储器单元，是一种四端器件，能够存储四种状态，而现有的存储器单元只能存储两种状态，因此基于本发明的MRAM存储器单元的存储器的存储密度能够提升一倍。同时，存储器单元加入占据面积很小的选择器元件，只需一个晶体管实现读写控制，有利于减小存储器的面积。

附图说明

图1为本发明的MRAM存储器单元的一个实施例的结构示意图；

图2为本发明的MRAM存储器单元的另一个实施例的结构示意图；

图3为图1所示MRAM存储器单元写入状态1或2的第一步骤的电流及磁化方向示意图；

图4为图1所示MRAM存储器单元写入状态1的第二步骤的电流及磁化方向示意图；

图5为图1所示MRAM存储器单元写入状态2的第二步骤的电流及磁化方向示意图；

图6为图1所示MRAM存储器单元写入状态3或4的第一步骤的电流及磁化方向示意图；

图7为图1所示MRAM存储器单元写入状态3的第二步骤的电流及磁化方向示意图；

图8为图1所示MRAM存储器单元写入状态4的第二步骤的电流及磁化方向示意图；

图9为图1所示MRAM存储器单元状态读取时电流示意图；

图10为本发明的MRAM存储器阵列的一个实施例的连接示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种MRAM存储器单元，如图1所示，MRAM存储器单元包括两个垂直堆叠的磁隧道结MTJ1和MTJ2(为叙述简便，以下将磁隧道结简记为MTJ)，选择器元件S1，以及晶体管M1，其中，

MTJ1和MTJ2为面内磁化MTJ，两个MTJ之间布置有一层非磁性隔离层，每个MTJ的参考层靠近非磁性隔离层，自由层远离非磁性隔离层，在自由层外侧各布置有一条自旋轨道矩提供线，MTJ1的自由层靠近自旋轨道矩提供线1，MTJ2的自由层靠近自旋轨道矩提供线2，选择器元件S1的两端通过金属连接层连接至两条自旋轨道矩提供线，晶体管M1的漏极与任意一条自旋轨道矩提供线的靠近选择器元件S1的一端连接，图1中M1的漏极连接至自旋轨道矩提供线1的靠近选择器元件S1的一端，自旋轨道矩提供线1的靠近磁隧道结的一端引出第一端点，该第一端点连接至第一位线BL1；自旋轨道矩提供线2的靠近磁隧道结的一端引出第二端点，该第二端点连接至第二位线BL2；晶体管M1的栅极引出第三端点，该第三端点连接至字线WL；晶体管M1的源极引出第四端点，该第四端点连接至源线SL。

如图2所示，为本发明的MRAM存储器单元的另一个实施例。与图1的区别在于，两个垂直堆叠的MTJ为面外垂直磁化MTJ，对于不同类型的MTJ，两个MTJ之间的隔离层具有不同的结构。图2中，MTJ1和MTJ2之间的隔离层包括两层非磁性隔离层，分别靠近两个磁隧道结的参考层，两层非磁性隔离层之间还包括一层面内磁化的磁性层，该面内磁化的磁性层的磁化方向与电流方向平行或反平行。

进一步地，上述实施例中，垂直堆叠的MTJ1和MTJ2结构不同，它们具有不同的平行态电阻Rp和反平行态电阻Rap，具有不同厚度的势垒层(如MgO)，具有不同厚度的特征尺寸(直径)。

自旋轨道矩提供线的长度大于所靠近的磁隧道结的特征长度，自旋轨道矩提供线1的长度大于MTJ1的特征长度，自旋轨道矩提供线2的长度大于MTJ2的特征长度。自旋轨道矩提供线的材料为具有自旋轨道矩效应的材料，可以采用重金属，如Pt，Ta，W，Ir，Hf，Ru，Tl，Bi，Au，Os，也可以采用拓扑绝缘体BiSe合金，如Bi2Se3,BiTe合金，BiSeTe合金，TlBiSe，还可以采用反铁磁合金，如PtMn，IrMn等。

对于选择器元件S1，其具有双向导通功能，导通阈值电压Vth低于MTJ写入电压，同时高于MTJ读取电压，通常介于0.1V-1V之间，这样能够保证在存储器单元写入数据时选择器元件S1导通，在存储器单元状态读取时选择器元件S1断开。选择器元件S1的材料可以为CuGeSe，HfO等材料的一种，或者基于硅材料的二极管或者二极管组合。

本发明实施例提供的MRAM存储器单元，是一种四端元件，基于自旋轨道矩写入信息，能够存储四种状态，与现有存储器单元相比，能够将存储器的存储密度提升一倍。同时，存储器单元加入占据面积很小的选择器元件，只需一个晶体管实现读写控制，有利于减小存储器的面积。

下面以图1所示的MRAM存储器单元为例介绍每种状态的写入过程，每种状态的写入过程都是分两步分时写入。

记Va为第一写电压，Vb为第二写电压，Vth为选择器元件S1的导通阈值电压，Vc为MTJ通过传统STT方式实现自由层翻转的施加电压(即MTJ通过传统STT模式的写电压)，则需满足Vth<Va<Vc，Vth<Vb<Vc，保证写入过程中选择器元件S1始终处于导通状态。一旦Va或Vb超过Vc，则MTJ通过传统STT方式实现自由层翻转，因此需保证Va或Vb不超过Vc。写入过程中晶体管M1始终开启。

写入状态1：第一步，如图3所示，对BL1施加电压-Va，同时BL2断开，此时电流路径为晶体管-自旋轨道矩提供线1-BL1，MTJ1翻转为平行态；第二步，如图4所示，BL1断开，BL2施加电压Vb，此时电流路径为BL2-自旋轨道矩提供线2-选择器元件-自旋轨道矩提供线1-晶体管，MTJ2也翻转为平行态，两个MTJ的总电阻为Rp1+Rp2。

写入状态2：第一步，与写入状态1的第一步相同，首先对BL1施加电压-Va，同时BL2断开，此时电流路径为晶体管-自旋轨道矩提供线1-BL1，MTJ1翻转为平行态；第二步，如图5所示，BL1断开，BL2施加电压-Vb，此时电流路径为晶体管-自旋轨道矩提供线1-选择器元件-自旋轨道矩提供线2-BL2，MTJ2翻转为反平行态，两个MTJ的总电阻为Rp1+Rap2。

写入状态3：第一步，如图6所示，对BL1施加电压Va，同时BL2断开，此时电流路径为BL1-自旋轨道矩提供线1-晶体管，MTJ1翻转为反平行态；第二步，如图7所示，BL1断开，BL2施加电压Vb，此时电流路径为BL2-自旋轨道矩提供线2-选择器元件-自旋轨道矩提供线1-晶体管，MTJ2翻转为平行态，两个MTJ的总电阻为Rap1+Rp2。

写入状态4：第一步，与写入状态3的第一步相同，首先对BL1施加电压Va，同时BL2断开，此时电流路径为BL1-自旋轨道矩提供线1-晶体管，MTJ1翻转为反平行态；第二步，如图8所示，BL1断开，BL2施加电压-Vb，此时电流路径为晶体管-自旋轨道矩提供线1-选择器元件-自旋轨道矩提供线2-BL2，

MTJ2翻转为反平行态，两个MTJ的总电阻为Rap1+Rap2。

上述写入过程中的电路状态可以用下表来表示：

本发明实施例提供的MRAM存储器单元，在状态读取时，其中一条与晶体管漏极连接的自旋轨道矩提供线所连接的位线断开，另外一条未连接晶体管的自旋轨道矩提供线所连接的位线施加电压Vr，Vr记为MTJ读取电压，需满足Vr<Vth，即保证选择器元件S1断开。

还是以图1所示MRAM存储器单元为例，参照图9，晶体管M1的漏极连接自旋轨道矩提供线1，因此BL1断开，BL2施加电压Vr，晶体管开启，电流路径为BL2-自旋轨道矩提供线2-MTJ2-MTJ1-自旋轨道矩提供线1-晶体管M1-源线SL，通过测量施加电压Vr的位线BL2流过的电流I，能够计算出MTJ1和MTJ2的总电阻值R＝Vr/I，由于四种状态的总电阻不同，因此可以读出四种状态，其中状态1的总电阻为Rp1+Rp2，状态2的总电阻为Rp1+Rap2，状态3的总电阻为Rap1+Rp2，状态4的总电阻为Rap1+Rap2。

从上面的描述可以看出，在MRAM存储器单元进行写入时，选择器元件导通，在存储器单元进行状态读取时，选择器元件断开。状态读取时位线施加的MTJ读取电压Vr要小于选择器元件的导通阈值电压Vth，保证选择器元件断开；写入时位线施加的写电压Va或Vb要大于Vth，保证选择器元件导通，但同时Va或Vb不能超过Vc，保证自由层翻转是基于自旋轨道矩实现的。

对于图2所示的MRAM存储器单元，写入过程和状态读取过程均与图1所示的MRAM存储器单元类似，在此不再赘述。

本发明实施例还提供一种MRAM存储器阵列，包括多组成对的位线、多条字线、多条源线以及多个上述实施例中提供的MRAM存储器单元，每个存储器单元的四个端点分别连接一组位线、一条字线和一条源线。如图10所示，为MRAM存储器阵列的一个具体实施例，该存储器阵列包括3对位线、3条字线、3条源线以及9个存储器单元，具体连接关系参见图10。

本发明实施例还提供一种MRAM存储器，包括上述MRAM存储器阵列。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。