阅读说明：本技术 磁阻式随机存取存储器（mram）及其制造方法 (Magnetoresistive Random Access Memory (MRAM) and method of manufacturing the same ) 是由 庄学理 王宏烵 蔡俊佑 黄胜煌 于 2019-02-18 设计创作，主要内容包括：一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路及其制造方法。集成电路包括下金属层和设置在下金属层上方的上金属层。底电极设置在下金属层上方并且与下金属层电接触。磁隧道结(MTJ)设置在底电极的上表面上方。顶电极设置在MTJ的上表面上方,并且与上金属层接触。侧壁间隔件围绕顶电极的外周。蚀刻停止层设置在间隔件顶面的外周的顶部上并且围绕上金属层的底面的外周。蚀刻停止层悬于间隔件顶面的外周之上。(Some embodiments relate to integrated circuits including Magnetoresistive Random Access Memory (MRAM) cells and methods of fabricating the same. The integrated circuit includes a lower metal layer and an upper metal layer disposed above the lower metal layer. A bottom electrode is disposed over and in electrical contact with the lower metal layer. A Magnetic Tunnel Junction (MTJ) is disposed over an upper surface of the bottom electrode. The top electrode is disposed over an upper surface of the MTJ and is in contact with the upper metal layer. The sidewall spacer surrounds the periphery of the top electrode. An etch stop layer is disposed on top of the periphery of the top surface of the spacer and around the periphery of the bottom surface of the upper metal layer. The etch stop layer overhangs the periphery of the top surface of the spacer.)

磁阻式随机存取存储器(MRAM)及其制造方法

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及磁阻式随机存取存储器(MRAM)及其制造方法。

背景技术

许多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在没有电源的情况下保留其存储的数据，而易失性存储器在断电时丢失其存储的数据。由于具有超越目前的电子存储器的优势，因此磁阻式随机存取存储器(MRAM)是下一代电子存储器的一种有前景的候选者。与目前的非易失性存储器相比，诸如闪速随机存取存储器，MRAM通常更快并且具有更好的耐用性。与目前的易失性存储器相比，诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，MRAM通常具有类似的性能和密度，但具有更低的功耗。

发明内容

根据本发明的一个方面，提供了一种集成电路，包括：半导体衬底；互连结构，设置在所述半导体衬底上方，并且包括以交替的方式彼此堆叠的多个介电层和多个金属层，其中，所述多个金属层包括下金属层和设置在所述下金属层上方的上金属层；底电极，设置在所述下金属层上方并且与所述下金属层电接触；磁隧道结(MTJ)，设置在所述底电极的上表面上方；顶电极，设置在所述磁隧道结的上表面上方，其中，所述顶电极具有与所述上金属层的底面直接电接触的电极顶面；侧壁间隔件，围绕所述顶电极的外周，其中，所述侧壁间隔件具有间隔件顶面；蚀刻停止层，设置在所述间隔件顶面的外周的顶部上并且围绕所述上金属层的底面的外周；以及其中，所述蚀刻停止层包括悬于所述间隔件顶面的外周之上的横向延伸部。

根据本发明的另一个方面，提供了一种设置在半导体衬底上的磁阻式随机存取存储器(MRAM)单元，所述磁阻式随机存取存储器单元包括：底电极，设置在所述半导体衬底上方；磁隧道结(MTJ)，设置所述在底电极上方；顶电极，设置在所述磁隧道结的上表面上方，其中，所述顶电极具有电极顶面；侧壁间隔件，围绕所述顶电极的外周，其中，所述侧壁间隔件具有间隔件顶面；蚀刻停止层，设置在所述间隔件顶面的外周的顶部上，其中，所述蚀刻停止层悬于所述间隔件顶面的外周之上；以及金属线，设置在所述顶电极上方并且具有与所述电极顶面直接物理和电接触的底面。

根据本发明的又一个方面，提供了一种用于制造磁阻式随机存取存储器(MRAM)单元的方法，所述方法包括：在介电层的上表面上方形成蚀刻停止层，其中，所述蚀刻停止层具有开口，所述开口使下面的金属线的上表面的至少部分暴露；在所述蚀刻停止层上方形成底电极层，所述底电极层向下延伸穿过所述开口，以物理和电连接至所述下面的金属线；在所述底电极层上方形成磁隧道结(MTJ)层；在所述磁隧道结层上方形成顶电极；形成围绕至少所述磁隧道结层和所述顶电极的间隔件层；蚀刻所述间隔件层以暴露所述顶电极的电极顶面和所述间隔件层的间隔件顶面，所述电极顶面和所述间隔件顶面上方形成上蚀刻停止层，其中，所述上蚀刻停止层悬于所述间隔件顶面的外周之上；以及形成与所述电极顶面接触的上金属层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了包括MRAM单元的一些实施例的电子存储器的部分的截面图，该MRAM单元包括磁隧道结(MTJ)。

图1B示出了示出在MRAM单元的制造期间沉积的停止层的几何形状的MRAM单元的截面图。

图1C示出了显现出不期望的金属溢流的MRAM单元的截面图。

图2示出了包括MRAM单元的集成电路的一些实施例的截面图。

图3示出了包括MRAM单元的图2的集成电路的一些实施例的顶视图。

图4示出了图2的集成电路的MRAM单元的放大截面图。

图5至图11示出了一系列增量式制造步骤的一系列截面图。

图12示出了以流程图形式示出本发明构思的一些实施例的方法。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地做出相应的解释。

磁阻式随机存取存储器(MRAM)单元包括上和下电极以及布置在上和下电极之间的磁隧道结(MTJ)。在传统的MRAM单元中，上电极通过接触件或通孔连接至上面的金属层(例如，金属1、金属2、金属3等)。虽然广泛采用这种连接接触件或通孔，但是该MRAM单元加上位于其上方的接触件或通孔的总高度相对于相邻金属层之间(例如，金属2层和金属3层之间)的典型垂直间隔较大。为了使该高度更加符合相邻金属层之间的垂直间隔，本发明提供了将顶电极直接连接至上面的金属线而在顶电极和金属线之间没有通孔或接触件的技术，同时避免由于金属线超出MRAM单元的顶面和MRAM单元的底电极而可能造成的MRAM短路。

参照图1A，图1A是包括存储器阵列区域和***区域的存储器件100的部分的截面图。根据一些实施例，存储区域包括用于MRAM单元101的金属层至金属层连接布置103。示出了两个MRAM单元100(单元1和单元2)，但是为了方便起见，相同的参考标号用于描述MRAM单元101。MRAM单元101包括通过磁隧道结(MTJ)106彼此分隔开的底电极102和顶电极104。在一些实施例中，底电极102采用多层结构(例如，三层)，多层结构包括氮化钽或钽的阻挡层和氮化钽或氮化钛的另外两层。顶电极104、MTJ 106和底电极102的一部分由侧壁间隔件126围绕。底电极102和顶电极104设置在下金属层114和上金属层116之间。侧壁间隔件126由保护层125围绕，保护层125例如可以由氮氧化硅(例如，SiON)制成，并且诸如层间介电(ILD)或金属间介电(IMD)层128的介电材料围绕保护层125。诸如二氧化硅衬层或氮化硅衬层的介电衬层138可以共形地位于介电保护层140上面。介电保护层140将底电极102与其它有源电路电隔离，并且为底电极提供机械和化学保护。在一些实施例中，介电保护层由二氧化硅(SiO₂)或氮化硅(Si₃N₄)制成。

MTJ 106包括通过隧穿势垒层112彼此分隔开的下铁磁电极108和上铁磁电极110。在一些实施例中，下铁磁电极108可以具有固定或“钉扎”磁取向，而上铁磁电极110具有可变或“自由”磁取向且可以在两个或多个不同的磁极性之间切换，每个磁极性表示不同的数据状态，诸如不同的二进制状态。然而，在其它实施方式中，MTJ 106可以垂直“翻转”，从而使得下铁磁电极108具有“自由”磁取向，而上铁磁电极110具有“固定”磁取向。

在一些实施例中，侧壁间隔件126包括间隔件顶面126a，该顶面与顶电极104的电极顶面104a处于大致相同的高度。蚀刻停止层142a的部分保持设置在间隔件顶面的顶上并且设置在上金属层116的外周周围。蚀刻停止层142a具有宽度d1，该宽度d1是限定上金属层116的底面的宽度d2的一个因子。蚀刻停止层142a的宽度d1部分地由间隔件顶面126a的宽度控制，间隔件顶面126a在蚀刻停止层142a沉积时支撑蚀刻停止层142a。可以看出蚀刻停止层142b的下部从侧壁间隔件126的底部向外延伸。

图1B示意性地示出了在一些实施例中间隔件顶面126a的宽度如何控制MRAM单元150中的蚀刻停止层142a的宽度。在一些实施例中，蚀刻停止层142a’、142b’可以由碳化硅(SiC)制成。蚀刻停止层的上部142a’可以包括位于上电极104正上方(并且在一些情况下直接接触)的中心区域，以及在间隔件126上方向下逐渐变细或向下倾斜的***区域。可以看出，蚀刻停止层142a’略微延伸超出侧壁间隔件126的边缘。蚀刻停止层142a’具有“贝雷帽”形状，因为蚀刻停止层包括以显著角度悬于间隔件126之上的横向延伸部。蚀刻停止层142a’的延伸超出间隔件顶面的外周的部分略微向下朝向底金属层倾斜。为了本说明的目的，术语“悬垂蚀刻停止层”将用作描述如图1B所示配置的贝雷帽形状的蚀刻停止层的简写。悬垂蚀刻停止层142a’可以防止对延伸超出侧壁间隔件126的外周的区域中的保护层125无意进行蚀刻。当蚀刻停止层142a’被蚀刻为形成用于上金属层的开口时，开口将不会延伸超出蚀刻停止层142a’，从而如图1A中可见，将上金属层包含在开口内并且将上金属层限制在MRAM单元之上的区域。

在一些MRAM制造工艺中，在顶电极104的顶部上沉积钛/氮化钛层以防止制造期间的氧化。通过随后的光/蚀刻步骤去除该钛/氮化钛层。在顶电极104的顶部上沉积停止层142a’的优势在于，停止层142a’在顶电极104上方的完全覆盖可以充分的防止氧化，并且因此可以不需要钛/氮化钛层。因此，使用蚀刻停止层142a’而不是钛/氮化钛层来防止氧化可以节省工艺步骤和成本。

图1C示出了示例性MRAM单元160，其显现出由顶电极104’和上面的金属层116’直接接触而没有足够宽的侧壁间隔件或停止层所呈现的一个潜在困难。侧壁间隔件126’比图1B的侧壁间隔件126窄。这意味着蚀刻停止层142a”缺少横向覆盖(例如，宽度)并且可能无法提供足够的保护来防止对保护层125的无意蚀刻。在形成用于上面的金属层116”的开口的蚀刻期间，如果蚀刻略微延伸超出侧壁间隔件126’，则可能形成非预期的腔部。如果该腔部填充有上面的金属层，则形成“齿”部116x并且可能产生疵点(由标记为X的虚线箭头表示)，这代表MRAM单元160的齿部116x与底电极102’之间短路的可能性。

返回至图1A，MRAM单元100包括具有足够宽度的宽侧壁间隔件126和蚀刻停止层142a，使得金属层116和MRAM单元100之间的连接不会延伸超出侧壁间隔件126的顶面126a。这意味着减小了底电极102和上面的金属层116之间发生短路的风险。可以理解，由于顶电极104和上金属层116之间的直接接触而没有介入的通孔，图1A的部件可以在下金属层114和上金属层116之间的提供减小的间隔，并且也可以适合于简化制造技术。

值得注意的是，顶电极104本身与上面的金属层116直接电接触，而不是接触件或通孔将顶电极104连接至上面的金属层116。在一些实施例中，上面的金属层116是金属线或金属层跳线。在一些实施例中，上面的金属层116的底面与顶电极104的顶面104a并且也与侧壁间隔件126的顶面126a的部分在平坦界面处接触。因为在顶电极104和上面的金属层116之间不存在通孔或接触件，因此MRAM单元100的总高度更容易与后段制程(BEOL)工艺流程兼容。

图2示出了集成电路200的一些实施例的截面图，集成电路200包括设置在集成电路200的互连结构204中的MRAM单元202a、202b。集成电路200包括衬底206。例如，衬底206可以是例如块状衬底(例如，块状硅衬底)或绝缘体上硅(SOI)衬底。示出的实施例示出了一个或多个浅沟槽隔离(STI)区域208，区域208可以包括衬底206内的介电填充沟槽。

两个字线晶体管210、212设置在STI区域208之间。字线晶体管210包括字线栅电极214；字线栅极电介质218；字线侧壁间隔件222；以及源极/漏极区域224，并且字线晶体管212包括字线栅电极216；字线栅极电介质220；字线侧壁间隔件222；以及源极/漏极区域224。源极/漏极区域224设置在字线栅电极214、216与STI区域208之间的衬底206内，并且掺杂为具有与分别位于栅极电介质218、220下方的沟道区域的第二导电类型相反的第一导电类型。字线栅电极214、216可以是例如掺杂的多晶硅或金属，诸如铝、铜或它们的组合。字线栅极电介质218、220可以是例如诸如二氧化硅的氧化物或高k介电材料。字线侧壁间隔件222可以由例如氮化硅(例如，Si₃N₄)制成。

互连结构204布置在衬底206上方并且将器件(例如，晶体管210、212)彼此连接。互连结构204包括以交替方式彼此层叠的多个IMD层226、228、230和多个金属化层232、234、236。IMD层226、228、230可以由例如低k电介质(诸如未掺杂的硅酸盐玻璃)或氧化物(诸如二氧化硅)或极低k介电层制成。金属化层232、234、236包括形成在沟槽内的金属线238、240、241、242，并且可以由诸如铜或铝的金属制成。接触件244从底金属化层232延伸至源极/漏极区域224和/或栅电极214、216；并且通孔246在金属化层232、234、236之间延伸。接触件244和通孔246延伸穿过介电保护层250、252(其可以由介电材料制成并且可以在制造期间用作蚀刻停止层)。例如，介电保护层250、252可以由诸如SiC的极低k介电材料制成。例如，接触件244和通孔246可以由诸如铜或钨的金属制成。

被配置为存储相应数据状态的MRAM单元202a、202b布置在相邻金属层之间的互连结构204内。MRAM单元202a包括由导电材料制成的底电极254和顶电极256。在MRAM单元202a的顶电极256和底电极254之间，MRAM单元202a包括MTJ 258。MRAM单元202a也包括侧壁间隔件260。金属线242具有与顶电极256的顶面和侧壁间隔件260的顶面的部分共面和直接电接触(欧姆连接)的最下表面。

图3示出了如图2至图3中的切割线表示的图2的集成电路200的一些实施例的顶视图。可以看出，当在一些实施例中自上而下观察时，MRAM单元202a、202b可以具有正方形、矩形或圆形形状。然而，在其它实施例中，例如由于许多蚀刻工艺的实际性，示出的方形的角可能圆化，使得MRAM单元202a、202b具有带圆角的正方形或矩形形状，或具有圆形或椭圆形形状。MRAM单元202a、202b分别布置在金属线240、241上，并且分别具有与金属线242直接电连接而其间没有通孔或接触件的顶电极256。

现在参照图4，提供了图2的MRAM单元202a的放大截面图。如图所示，MRAM单元202a包括底电极254和顶电极256，其中，MTJ 258设置在底电极254和顶电极256之间。底电极254向下延伸穿过介电保护层252中的开口以与下面的金属线240电接触。

在示出的实施例中，MTJ 258包括下铁磁电极266(其可以具有固定磁取向)和上铁磁电极268(其可以具有自由磁取向)。隧穿势垒层270设置在下铁磁电极266和上铁磁电极268之间；并且覆盖层272设置在上铁磁电极268上方。下铁磁电极266可以是合成反铁磁(SAF)结构，包括顶固定铁磁层274、底固定铁磁层276和夹置在顶固定铁磁层274和底固定铁磁层276之间的金属层278。

在一些实施例中，上铁磁电极268包括Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd等。在一些实施例中，覆盖层272包括WO₂、NiO、MgO、Al₂O₃、Ta₂O₅、MoO₂、TiO₂、GdO、Al、Mg、Ta、Ru等。在一些实施例中，隧穿势垒层270提供上铁磁电极268和下铁磁电极266之间的电隔离，同时仍允许电子在适当条件下穿过隧穿势垒层270。隧穿势垒层270可以包括例如氧化镁(MgO)、氧化铝(例如，Al₂O₃)、NiO、GdO、Ta₂O₅、MoO₂、TiO₂、WO₂等。

在操作中，通常通过测量MTJ 258的电阻来读取上(例如，自由)铁磁电极268的可变磁极性。由于磁隧穿效应，MTJ 258的电阻随可变磁极性而变化。此外，在操作中，通常使用自旋转移矩(STT)效应来改变或切换可变磁极性。根据STT效应，电流流经MTJ 258，以感应自下(例如，固定)铁磁电极266至上(例如，自由)铁磁电极268的电子流。随着电子穿过下铁磁电极266，电子的自旋被极化。当自旋极化的电子到达上铁磁电极268时，自旋极化的电子将扭矩施加至可变磁极性并且切换自由铁磁电极(例如，上电极268)的状态。用于读取或改变可变磁极性的可选方法也是可接受的。例如，在一些可选方法中，固定铁磁电极266和/或自由铁磁电极268的磁化极性垂直于隧穿势垒层270与固定铁磁电极266和/或自由铁磁电极268之间的界面，使得MTJ 258成为垂直MTJ。

在示出的实施例中，因为顶电极256本身(以及侧壁间隔件260的部分)与上面的金属线242直接接触，所以MRAM单元202a、202b的总高度可以相对于先前的方法小。这种小的高度使得MRAM单元202a、202b更容易与BEOL工艺流程兼容。因此，MRAM单元202a、202b的形成提供了更好的MRAM操作，同时减小了制造成本。此外，因为金属线的底面不像间隔件260的顶面那样宽，所以减小了金属线与底电极254短路的可能性。

参照图5至图11，提供了在各个制造阶段具有MRAM单元的半导体结构的一些实施例的截面图。虽然图5至图11描述为一系列步骤，但是应当理解，这些步骤并不是限制性的，在其它实施例中可以改变的步骤的顺序，并且所公开的方法也适用于其它结构。在其它实施例中，可以整体或部分地省略示出和/或描述的一些步骤。

图5示出了示出设置在衬底(未在图5中示出，但是先前在图2中示出)上方的互连结构204的部分的一些实施例的截面图。互连结构204包括IMD层228和水平延伸穿过IMD层228的金属线240。IMD层228可以是诸如二氧化硅的氧化物，低k介电材料或极低k介电材料。金属线240可以由诸如铝、铜或它们的组合的金属制成。在一些实施例中，衬底可以是块状硅衬底或绝缘体上半导体(SOI)衬底(例如，绝缘体衬底上硅)。例如，衬底也可以是二元半导体衬底(例如，GaAs)、三元半导体衬底(例如，AlGaAs)或更高阶数的半导体衬底。在许多实例中，衬底表现为半导体晶圆，并且可以具有1英寸(25mm)；2英寸(51mm)；3英寸(76mm)；4英寸(100mm)；5英寸(130mm)或125mm(4.9英寸)；150mm(5.9英寸,通常称为“6英寸”)；200mm(7.9英寸,通常称为“8英寸”)；300mm(11.8英寸，通常称为“12英寸”)；450mm(17.7英寸，通常称为“18英寸”)的直径。在完成工艺之后，例如，在形成MRAM单元之后，这样的晶圆可以可选地与其它晶圆或管芯堆叠，以及然后被分割成对应于单独的IC的单独的管芯。

在IMD层228上方和金属线240上方形成第一介电保护层252。在一些实施例中，第一介电保护层252包括厚度为约250埃的SiC(碳化硅)。在第一介电保护层252上方形成第二介电保护层253。在一些实施例中，第二介电保护层具有与第一介电保护层252不同的化学成分，并且可以例如包括厚度为约200埃的SRO(富含硅的氧化物)。底电极层254形成在介电保护层252、253上方，并且向下延伸穿过介电保护层252、253中的开口，以与金属线240的上部形成电接触。底电极层254可以是导电材料，诸如例如氮化钛、氮化钽、钛、钽或上述的一种或多种的组合。此外，在一些实施例中，底电极层254可以例如为约10至100纳米厚。

在底电极层254的上表面上方形成磁隧道结(MTJ)堆叠件258，并且在MTJ堆叠件258上方形成顶电极层256。顶电极层256可以是导电材料，诸如例如，氮化钛、氮化钽、钛、钽、钨或上述的一种或多种的组合。此外，顶电极层256可以例如为约10至100纳米厚。掩模502设置在顶电极层256的上表面上方。在一些实施例中，掩模502包括光刻胶掩模，但也可以是诸如氮化物标记的硬掩模。在一些实施例中，与顶电极层256相比，掩模502可以是不同的导电材料，诸如例如，氮化钛、氮化钽、钛、钽、或者上述的一种或多种的组合。MTJ 258和/或顶电极256的侧壁可以相对于穿过底电极254的上表面的法线测量为以90度之外的角度倾斜。

侧壁间隔件前体层260’形成在底电极254的横向部分、MTJ 258的侧壁、顶电极256的侧壁上方，并且在掩模502的侧壁和上表面上方延伸。在一些实施例中，侧壁间隔件前体层260’可以通过任何合适的沉积技术形成，并且通常共形地形成。此外，侧壁间隔件前体层260’可以由例如氮化硅、碳化硅、Si₃N₄、SiON或上述的一种或多种的组合形成。甚至，侧壁间隔件前体层260’可以形成为具有例如约150至600埃的厚度。然后在侧壁间隔件前体层260’上方形成诸如共形氧化物的介电衬层602。介电衬层602有助于图6中实施的间隔件蚀刻工艺。

在图6中，已经对侧壁间隔件前体层260’实施间隔件蚀刻工艺600(例如，各向异性蚀刻)以回蚀刻侧壁间隔件前体层260’以去除侧壁间隔件前体层260’的横向伸展件以及顶电极掩模层502以暴露由剩余的侧壁间隔件260围绕的顶电极256的顶面。在一些实施例中，在蚀刻之后，侧壁间隔件顶面和电极顶面的组合宽度明显宽于将在图10中形成的以生成金属线(例如，大于154nm)的金属阱或沟槽的预期宽度。因此，在一些实施例中，侧壁间隔件的宽度基于顶电极将连接的金属线的宽度选择。此外，间隔件蚀刻工艺将底电极254切割成其最终尺寸。在一些实施例中，该间隔件蚀刻600是单向或垂直蚀刻。

在图7中，沉积蚀刻停止层以产生蚀刻停止层的覆盖电极顶面和间隔件顶面的第一部分142a。可以相对于第一部分142a不连续的蚀刻停止层的附加部分142b邻接底电极254的***。停止层中的这种不连续性是由于停止层材料(例如，氮化硅、碳化硅、Si₃N₄、SiON或它们的组合)的阶梯状覆盖特性，停止层材料通常不沉积在MTJ的横向表面上。此外，第一部分142a悬于间隔件顶面之上，在一些实施例中，显现图1B中示出的贝雷帽形状，以提供额外的横向保护，从而防止无意间蚀刻超出间隔件顶面。

在图8中，例如，然后例如通过化学汽相沉积(CVD)、等离子体汽相沉积(PVD)、旋涂技术或热氧化，在蚀刻停止层142a、142b上方形成诸如氮氧化硅(SiON)层或极低k介电层的保护层230。保护层230将MRAM单元与其它有源电路电隔离，并且为MRAM单元提供机械和化学保护。在一些实施例中，保护层230的顶面在第二介电保护层253的表面之上为约1080埃。在一些实施例中，然后对保护层230实施化学机械平坦化(CMP)以平坦化保护层230的上表面。在CMP之后，在保护层230上方形成光掩模(未示出)，并且执行蚀刻，使得保护层230覆盖存储器阵列区域而不覆盖***区域，如图8所示。

接下来，在存储器阵列区域中的保护层230的顶部上和***区域中的第二介电保护层253的顶部上施加由诸如氧化物或ELK电介质的介电材料制成的IMD或ILD层801。在一些实施例中，IMD或ILD层801在存储器阵列区域中具有约400埃的厚度，并且在***区域中具有约1700埃的厚度。在IMD或ILD层801上沉积蚀刻停止层803。在一些实施例中，蚀刻停止层803包括正硅酸乙酯(TEOS)。在蚀刻停止层803的顶部上施加无氮抗反射层(NFARL)805。在一些实施例中，NFARL 805的厚度为约200埃。在NFARL 805上施加硬掩模层807。光刻技术用于将硬掩模层图案化为具有沟槽开口，该沟槽开口将用于双镶嵌工艺以形成将保持顶金属层的沟槽或开口。在一些实施例中，这些开口可以是双镶嵌开口。在一些实施例中，硬掩模层807包括氮化钛(TiN)并且为约350埃厚。

在图9中，在硬掩模层807上方施加光刻胶层909。在***区域中蚀刻第一沟槽915。

在图10中，已经去除光刻胶层909。然后实施一个或多个蚀刻以形成沟槽开口242’和243’。在一些实施例中，一个或多个蚀刻包括双镶嵌工艺。

在图11中，使用诸如铝或铜的金属来填充沟槽和开口。因此，在存储器阵列区域中，沟槽填充有金属线242，金属线242具有与顶电极256的顶面直接接触的底面，从而在金属线242和顶电极256之间没有接触件或通孔的情况下提供欧姆连接。金属线的底面也与停止层的部分142a接触，这减小了金属溢流超出MRAM单元的风险。在一些实施例中，金属线的底面与停止层的部分接触。然后实施CMP操作(如虚线所示)以平坦化金属线的上表面和介电保护层801的上表面，从而产生图1A和/或图4的结构。

在集成电路的另一区域中，诸如在形成CMOS逻辑器件的***区域中，金属线242通过通孔243连接至下面的金属线240。与金属线242和顶电极256之间的直接连接相比，金属层242和下面的金属线240之间的通孔243的介入在MRAM单元的垂直方向上占用类似的空间。因此，存储器阵列区域中的金属线242和顶电极256之间的直接连接允许存储器阵列区域中的单元高度减小，使得存储器阵列区域中的单元高度与***区域中的单元高度类似。

图12示出了根据一些实施例的形成MRAM单元的方法1200，该MRAM单元具有足够宽度的蚀刻停止层以防止无意蚀刻超出侧壁间隔件。虽然该方法和其它方法在此处示出和描述为一系列步骤或事件，但是应该理解，本发明不限于示出的顺序或步骤。因此，在一些实施例中，该步骤可以以与示出的不同的顺序执行，和/或可以同时执行。此外，在一些实施例中，示出的步骤或事件可以被细分为多个步骤或事件，其可以在不同的时间执行或者与其它步骤或子步骤同时执行。在一些实施例中，可以省略一些示出的步骤或事件，并且可以包括其它未示出的步骤或事件。

例如，在一些实施例中，步骤1202至1208可以对应于先前在图5中示出的结构。在步骤1202中，在介电层的上表面上方形成蚀刻停止层。蚀刻停止层具有开口，该开口使下面的金属线的上表面的至少部分暴露。在步骤1204中，在蚀刻停止层上方形成底电极层。底电极层向下延伸穿过开口，以与下面的金属层形成物理和电接触。在步骤1206中，在底电极层上方形成磁隧道结(MTJ)层。在步骤1208中，在磁隧道结层上方形成顶电极层。在步骤1210中，其可以对应于先前在图5中示出的实例，形成围绕至少MTJ层和顶电极的宽间隔件层。宽间隔件层足够宽以支撑蚀刻停止层，该蚀刻停止层防止蚀刻无意超出间隔件的顶面。在步骤1212中，其可对应于先前在图6中示出的实例，蚀刻间隔件层以暴露顶电极的顶面和间隔件的顶面。在步骤1213中，其可以对应于先前在图7中示出的实例，形成覆盖顶电极的顶面和间隔件的顶面的蚀刻停止层。蚀刻停止层悬于间隔件的顶面的外周之上。在步骤1214中，其可以对应于先前在图11中示出的实例，形成与电极顶面和间隔件顶面直接物理接触和电接触的上金属层。

一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上方的互连结构。互连结构包括以交替的方式彼此堆叠的多个介电层和多个金属层。多个金属层包括下金属层和设置在下金属层上方的上金属层。底电极设置在下金属层上方并且与下金属层电接触。磁隧道结(MTJ)设置在底电极的上表面上方。顶电极设置在MTJ的上表面上方，并且具有与上金属层直接电接触的电极顶面。侧壁间隔件围绕顶电极的外周并且具有间隔件顶面。蚀刻停止层设置在间隔件顶面的外周的顶部上并且围绕上金属层的底面的外周。蚀刻停止层悬于间隔件顶面的外周之上。

在一些实施例中，所述上金属层的底面与所述间隔件顶面接触。

在一些实施例中，所述底面的宽度小于所述间隔件顶面的宽度。

在一些实施例中，所述磁隧道结具有可以相对于穿过所述底电极的上表面的法线测量为90度之外的角度倾斜的侧壁。

在一些实施例中，所述蚀刻停止层的延伸超出所述间隔件顶面的外周的部分略微朝着所述下金属层向下倾斜。

在一些实施例中，该集成电路还包括：所述蚀刻停止层的设置在所述底电极的外周处的附加部分。其它实施例涉及设置在半导体衬底上的MRAM单元。MRAM单元包括设置在半导体衬底上方的底电极，以及设置在底电极上方的磁隧道结(MTJ)。顶电极设置在MTJ的上表面上方，其中，顶电极具有电极顶面。侧壁间隔件围绕顶电极的外周，其中，间隔件具有间隔件顶面。金属线设置在顶电极上方并具有与电极顶面和间隔件顶面的至少部分直接物理和电接触的底面。

在一些实施例中，所述金属线的底面与所述间隔件顶面接触。

在一些实施例中，所述磁隧道结具有可以相对于穿过所述底电极的上表面的法线测量为90度之外的角度倾斜的侧壁。

在一些实施例中，所述金属线的底面的宽度小于所述间隔件顶面的宽度。

在一些实施例中，所述蚀刻停止层的延伸超出所述间隔件顶面的外周的部分略微朝着所述底电极向下倾斜。

在一些实施例中，该磁阻式随机存取存储器单元还包括：所述蚀刻停止层的设置在所述底电极的外周处的附加部分。

其它实施例涉及用于制造MRAM单元的方法。在该方法中，在介电层的上表面上方形成蚀刻停止层，其中，蚀刻停止层具有开口，该开口使下面的金属线的上表面的至少部分暴露。在蚀刻停止层上方形成底电极层。底电极层向下延伸穿过开口，以物理和电连接至下面的金属线。在底电极层上方形成磁隧道结(MTJ)层。在磁隧道结层上方形成顶电极。形成围绕至少MTJ层和顶电极的间隔件层。蚀刻间隔件层以暴露顶电极的顶面和间隔件的顶面。形成与电极顶面和间隔件顶面直接电接触和物理接触的上金属层。

在一些实施例中，所述蚀刻停止层的延伸超出所述间隔件顶面的外周的部分略微朝向所述底电极层向下倾斜。

在一些实施例中，所述上蚀刻停止层的宽度大于所述上金属层的底面的宽度。

在一些实施例中，所述上蚀刻停止层包括氮化硅(Si₃N₄)。

在一些实施例中，所述间隔件顶面的宽度与所述电极顶面的宽度的组合大于约154纳米。

在一些实施例中，所述间隔件层包括碳化硅(SiC)。

在一些实施例中，该方法还包括：在所述间隔件顶面和所述电极顶面上方形成介电层；以及在所述介电层中形成沟槽开口，其中，所述沟槽开口暴露了所述电极顶面和所述间隔件顶面的部分；以及用导电材料填充直接邻接所述电极顶面和所述间隔件顶面的部分的所述沟槽开口。

在一些实施例中，所述沟槽开口暴露了整个所述间隔件顶面的部分。

应该理解，在该书面描述中以及在下面的权利要求中，术语“第一”、“第二”、“第三”等仅仅是用于易于描述的通用标识符，以区域分附图或一系列附图的不同元件。这些术语本身并不意味着这些元件的任何时间顺序或结构接近度，并且不旨在描述示出的不同实施例和/或未示出的实施例中的对应元件。例如，结合第一图描述的“第一介电层”可以不一定对应于结合另一图描述的“第一介电层”，并且可以不一定对应于未示出的实施例中的“第一介电层”。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。