一种半导体器件的形成方法
阅读说明：本技术 一种半导体器件的形成方法 (Method for forming semiconductor device ) 是由 王楠 于 2020-05-12 设计创作，主要内容包括：本发明公开一种半导体器件的形成方法,包括：形成第一阻隔层；在第一组合区和第二组合区的交界处,形成第二阻隔层；以第二阻隔层为掩模,在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口；以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口；去除第二阻隔层；在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口和位于传输栅极结构上的第二栅接触开口。本申请,避免了第一组合区上的第一插塞和第二组合区上的第一插塞短路,定义第二插塞开口位置的第一阻隔层、以及第二阻隔层在位置上相互不受到限制,有利于降低工艺难度。(The invention discloses a method for forming a semiconductor device, which comprises the following steps: forming a first barrier layer; forming a second barrier layer at the junction of the first combination area and the second combination area; forming a first gate contact opening on the pull gate structure in the dielectric layers on two sides of the second barrier layer by taking the second barrier layer as a mask; forming a first plug opening on the first extension area in the dielectric layer by using the first barrier layer and the second barrier layer as masks; removing the second barrier layer; and forming a second plug opening on the second extension region and the third extension region and a second gate contact opening on the transmission gate structure in the dielectric layer. This application has avoided the first bullet short circuit on first combination district and the second combination district on the first plug, and the first barrier layer of definition second plug open position and second barrier layer do not receive the restriction in position each other, are favorable to reducing the technology degree of difficulty.)
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。
背景技术
为了顺应摩根定律的发展，并且满足人们对各种电子产品拥有更小的体积，占用更小的空间，更加便于携带和操作的要求，半导体生产制造技术正在以高集成度、低功耗、高性能为目标快速发展。目前的半导体产业中，集成电路产品主要可以分为三大类型：数字电路、模拟电路、数模混合电路，其中，存储器是数字电路中的一个非常重要的类型。近年来，随着半导体工艺的发展，在存储器方面已经开发出了随机存取存储器等数据存储功能强大的存储器。而静态随机存取存储器(Static Random-Access Memory，SRAM)作为随机存取存储器的代表，因其只要保持通电，里面储存的数据就可以恒常保持的特点被广泛应用在各个领域中。
此外，为了不断提高电流对半导体电路的驱动能力，并进一步抑制短沟道效应，半导体器件已从传统的单栅平面器件发展到多栅三维器件，例如鳍式场效应晶体管(FinFET)。在FinFET工艺流程的中段制程(Middle-End-Of-Line，MEOL)中，会利用插塞实现器件连接。但是随着器件尺寸的减小，插塞之间的距离也会减小，很容易发生短路，影响器件性能。且在定义插塞开口的位置时，对形成的阻隔层的位置要求较高，工艺难度较高。
发明内容
本发明的目的在于解决现有技术中，半导器件性能不佳且工艺难度较高的问题。本发明提供了一种半导体器件的形成方法，可降低工艺的复杂程度，提高半导体器件的性能。
为解决上述技术问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：提供基底，所述基底包括单元区，所述单元区包括第一组合区和与所述第一组合区中心对称的第二组合区，所述第一组合区和所述第二组合区均包括沿第一方向延伸的第一延伸区、第二延伸区和第三延伸区，所述第二延伸区和所述第三延伸区在第二方向上位于所述第一延伸区两侧，所述第二方向与所述第一方向垂直；在所述第一组合区和所述第二组合区上，形成位于所述第一延伸区和所述第二延伸区之间的传输栅极结构、以及位于所述第一延伸区和所述第三延伸区之间的拉栅极结构；在所述基底上形成覆盖所述传输栅极结构和所述拉栅极结构的介质层；在所述第一组合区和所述第二组合区的部分所述介质层上形成第一阻隔层，各所述第一阻隔层覆盖所述单元区边缘的所述第一延伸区并延伸至所述第二延伸区上；在所述第一组合区和所述第二组合区的交界处，形成覆盖所述第一延伸区上部分所述介质层的第二阻隔层；以所述第二阻隔层为掩模，在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的第一栅接触开口；以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的第一插塞开口；形成所述第一栅接触开口和所述第一插塞开口之后，去除所述第二阻隔层；去除所述第二阻隔层之后，在所述介质层中形成位于所述第二延伸区和所述第三延伸区上的第二插塞开口，在所述介质层中形成位于所述传输栅极结构上的第二栅接触开口。
可选的，去除所述第二阻隔层之后，在所述第一组合区和所述第二组合区上均形成第三阻隔层和第四阻隔层,所述第三阻隔层位于所述第二延伸区的部分所述介质层上,所述第四阻隔层位于所述第三延伸区的部分所述介质层上；以所述第一阻隔层、所述第三阻隔层和所述第四阻隔层为掩模，在所述介质层中形成位于所述第二延伸区和所述第三延伸区上的所述第二插塞开口；形成所述第二插塞开口之后，去除所述第一阻隔层、所述第三阻隔层和所述第四阻隔层。
可选的，还包括：去除所述第一阻隔层、所述第三阻隔层和所述第四阻隔层之后，在所述介质层中形成位于所述传输栅极结构上的所述第二栅接触开口。
可选的，去除所述第三阻隔层和所述第四阻隔层之后，以所述第一阻隔层为掩模在所述介质层中形成位于所述传输栅极结构上的所述第二栅接触开口；形成所述第二栅接触开口之后，去除所述第一阻隔层。
可选的，还包括：以所述第一阻隔层为掩模在所述介质层中形成位于所述传输栅极结构上的所述第二栅接触开口；形成所述第二栅接触开口之后，去除所述第一阻隔层、所述第三阻隔层和所述第四阻隔层。
可选的，所述第三阻隔层还延伸至所述第一延伸区的部分所述介质层上，所述第四阻隔层还延伸至所述第一延伸区的部分所述介质层上。
可选的，还包括：形成所述第二栅接触开口和所述第二插塞开口之后，且在去除所述第一阻隔层、所述第三阻隔层和所述第四阻隔层之后，在所述第一插塞开口中形成第一插塞，在所述第一栅接触开口中形成第一栅插塞，在所述第二插塞开口中形成第二插塞，在所述第二栅接触开口中第二栅插塞。
可选的，还包括：在形成所述第三阻隔层和所述第四阻隔层之前，在所述第一插塞开口中形成第一牺牲层，在所述第一栅接触开口中形成第二牺牲层；在所述第二插塞开口中形成第三牺牲层；形成所述第二栅接触开口之后，在形成所述第一插塞、所述第一栅插塞、所述第二插塞和所述第二栅插塞之前，去除所述第一牺牲层、所述第二牺牲层和所述第三牺牲层。
可选的，以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的所述第一插塞开口之后，以所述第二阻隔层为掩模，在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的所述第一栅接触开口。
可选的，以所述第二阻隔层为掩模在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的所述第一栅接触开口之后，以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的所述第一插塞开口。
可选的，所述第二阻隔层还延伸至部分所述第二延伸区的部分所述介质层上和所述第三延伸区的部分所述介质层上。
本发明的实施方式还公开了另一种半导体器件的形成方法，包括：提供基底，所述基底包括单元区，所述单元区包括第一组合区和与所述第一组合区中心对称的第二组合区，所述第一组合区和所述第二组合区均包括沿第一方向延伸的第一延伸区、第二延伸区和第三延伸区，所述第二延伸区和所述第三延伸区在所述第二方向上位于所述第一延伸区两侧，所述第二方向与所述第一方向垂直；在所述第一组合区和所述第二组合区上，形成位于所述第一延伸区和所述第二延伸区之间的传输栅极结构、以及位于所述第一延伸区和所述第三延伸区之间的拉栅极结构；在所述基底上形成覆盖所述传输栅极结构和所述拉栅极结构的介质层；在所述第一组合区和所述第二组合区的部分所述介质层上形成第一阻隔层，各所述第一阻隔层覆盖所述单元区边缘的所述第一延伸区并延伸至所述第二延伸区上；在所述第一组合区和所述第二组合区上均形成第三阻隔层和第四阻隔层,所述第三阻隔层位于所述第二延伸区的部分所述介质层上,所述第四阻隔层位于所述第三延伸区的部分所述介质层上；以所述第一阻隔层为掩模，在所述介质层中形成位于所述传输栅极结构上的所述第二栅接触开口；以所述第一阻隔层、所述第三阻隔层和所述第四阻隔层为掩模，在所述介质层中形成位于所述第二延伸区和所述第三延伸区上的第二插塞开口；形成所述第二栅接触开口和所述第二插塞开口之后，去除所述第三阻隔层和所述第四阻隔层；去除所述第三阻隔层和所述第四阻隔层之后，在所述第一组合区和所述第二组合区的交界处两侧的所述介质层中形成位于所述拉栅极结构上的第一栅接触开口，在所述介质层中形成位于所述第一延伸区上的第一插塞开口。
可选的，还包括：去除所述第三阻隔层和所述第四阻隔层之后，在所述第一组合区和所述第二组合区的交界处，形成覆盖所述第一延伸区上部分所述介质层的第二阻隔层；以所述第二阻隔层为掩模，在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的第一栅接触开口；以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的第一插塞开口；形成所述第一栅接触开口和所述第一插塞开口之后，去除所述第一阻隔层和所述第二阻隔层。
可选的，以所述第二阻隔层为掩模在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的所述第一栅接触开口之后，以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的第一插塞开口。
可选的，以所述第一阻隔层和所述第二阻隔层为掩模在所述介质层中形成位于所述第一延伸区上的所述第一插塞开口之后，以所述第二阻隔层为掩模在所述第二阻隔层两侧的所述介质层中形成位于所述拉栅极结构上的所述第一栅接触开口。
可选的，所述第二阻隔层还延伸至部分所述第二延伸区的部分所述介质层上和所述第三延伸区的部分所述介质层上。
可选的，在去除所述第一阻隔层和所述第二阻隔层之后，在所述第一插塞开口中形成第一插塞；在所述第一栅接触开口中形成第一栅插塞；在所述第二插塞开口中形成第二插塞；在所述第二栅接触开口中第二栅插塞。
可选的，还包括：在形成所述第二阻隔层之前，在所述第二插塞开口中形成第三牺牲层，在所述第二栅接触开口中形成第四牺牲层；在形成所述第一栅接触开口之前，在所述第一插塞开口中形成第一牺牲层；形成所述第一栅接触开口和第一插塞开口之后，在形成所述第一插塞、所述第一栅插塞、所述第二插塞和所述第二栅插塞之前，去除所述第三牺牲层、所述第四牺牲层和所述第一牺牲层；或者，在形成所述第二阻隔层之前，在所述第二插塞开口中形成所述第三牺牲层，在所述第二栅接触开口中形成所述第四牺牲层；在形成所述第一插塞开口之前，在所述第一栅接触开口中形成所述第二牺牲层；形成所述第一栅接触开口和所述第一插塞开口之后，在形成所述第一插塞、所述第一栅插塞、所述第二插塞和所述第二栅插塞之前，去除所述第三牺牲层、所述第四牺牲层和所述第二牺牲层。
可选的，所述第三阻隔层还延伸至所述第一延伸区的部分所述介质层上，所述第四阻隔层还延伸至所述第一延伸区的部分所述介质层上。
本发明的有益效果在于：
本发明技术方案提供的一种半导体器件的形成方法中，在第一组合区和第二组合区的部分介质层上形成第一阻隔层，在第一组合区和第二组合区的交界处，形成覆盖第一延伸区上部分介质层的第二阻隔层。以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口。由于利用第二阻隔层为掩模，在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口，第一栅接触开口用于填充第一插塞，因此第一组合区上的第一栅接触开口和第二组合区上的第一栅接触开口被第二阻隔层断开，避免第一组合区上的第一栅接触开口和第二组合区上的第一栅接触开口的位置偏移而相互贯通，因此避免了第一组合区上的第一插塞和第二组合区上的第一插塞短路。然后去除第二阻隔层，在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口，在介质层中形成位于传输栅极结构上的第二栅接触开口。由于在形成第二插塞开口和第二栅接触开口之前，去除覆盖第一延伸区的第二阻隔层，也就是说定义第二插塞开口位置的第一阻隔层、以及第二阻隔层在位置上相互不受到限制，有利于降低工艺难度。综上，提高了半导体器件的性能。
进一步，所述第三阻隔层还延伸至第一延伸区的部分介质层上，第四阻隔层还延伸至第一延伸区的部分介质层上。由于在形成第三阻隔层和第四阻隔层之前，去除了第二阻隔层，因此，第三阻隔层和第四阻隔层的形成不会受到第二阻隔层的影响，第三阻隔层和第四阻隔层能够延伸至第一延伸区的部分介质层上，这样第三阻隔层和第四阻隔层仅需要在第一方向的尺寸受到限制，而在第二方向上的尺寸可以较大，因此形成第三阻隔层和第四阻隔层的工艺难度降低。
进一步，第二阻隔层还延伸至部分第二延伸区的部分介质层上和第三延伸区的部分介质层上，因此第二阻隔层仅需要在第一方向的尺寸受到限制，而在第二方向上的尺寸可以较大，因此形成第二阻隔层的工艺难度降低。
本发明技术方案提供的另一种半导体器件的形成方法中，在第一组合区和第二组合区的部分介质层上形成第一阻隔层，在第一组合区和第二组合区上均形成第三阻隔层和第四阻隔层，以第一阻隔层、第三阻隔层和第四阻隔层为掩模，在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口。利用第一阻隔层为掩模，在介质层中形成位于传输栅极结构上的第二栅接触开口，第二栅接触开口中用于填充第二栅插塞。去除第三阻隔层和第四阻隔层之后，在第一组合区和第二组合区的交界处两侧的介质层中形成位于拉栅极结构上的第一栅接触开口，在介质层中形成位于第一延伸区上的第一插塞开口，第一插塞开口中用于填充第一插塞。第一插塞开口和第二栅接触开口被第一阻隔层隔开，这样第一插塞开口和第二栅接触开口不会相互贯通，避免第一插塞和第二栅插塞之间发生短路。其次，在形成第一栅接触开口和第一插塞开口之前，去除了第三阻隔层和第四阻隔层，也就是说定义第一插塞开口位置的阻隔层、以及第三阻隔层和所述第四阻隔层在位置上相互不受到限制，有利于降低工艺难度。综上，提高了半导体器件的性能。
附图说明
图1是本发明实施例提供的半导体器件的形成方法的流程图；
图2至图10是本发明实施例提供的半导体器件的形成方法中各步骤对应的结构示意图；
图11是本发明实施例提供的另一半导体器件的形成方法的流程图。
具体实施方式
正如背景技术中所述，现有技术中，随着器件尺寸的减小，插塞之间的距离也会减小，很容易发生短路，影响器件性能。且在定义插塞开口的位置时，对形成的阻隔层的位置要求较高，工艺难度较高。
为解决上述问题，本实施例提出一种半导体器件的形成方法，参考图1示出的本发明实施例提供的半导体器件的形成方法的流程图，包括以下步骤：
步骤S11：提供基底，基底包括单元区，单元区包括第一组合区和与第一组合区中心对称的第二组合区，第一组合区和第二组合区均包括沿第一方向延伸的第一延伸区、第二延伸区和第三延伸区，第二延伸区和第三延伸区在第二方向上位于第一延伸区两侧，第二方向与第一方向垂直；
步骤S12：在第一组合区和第二组合区上，形成位于第一延伸区和第二延伸区之间的传输栅极结构、以及位于第一延伸区和第三延伸区之间的拉栅极结构；在基底上形成覆盖传输栅极结构和拉栅极结构的介质层；
步骤S13：在第一组合区和第二组合区的部分介质层上形成第一阻隔层，各第一阻隔层覆盖单元区边缘的第一延伸区并延伸至第二延伸区上；
步骤S14：在第一组合区和第二组合区的交界处，形成覆盖第一延伸区上部分介质层的第二阻隔层；
步骤S15：以第二阻隔层为掩模，在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口；
步骤S16：以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口；
步骤S17：形成第一栅接触开口和第一插塞开口之后，去除第二阻隔层；
步骤S18：去除第二阻隔层之后，在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口，在介质层中形成位于传输栅极结构上的第二栅接触开口。
采用上述方法，第一组合区上的第一栅接触开口和第二组合区上的第一栅接触开口被第二阻隔层断开，避免第一组合区上的第一栅接触开口和第二组合区上的第一栅接触开口的位置偏移而相互贯通，因此避免了第一组合区上的第一插塞和第二组合区上的第一插塞短路。此外，定义第二插塞开口位置的第一阻隔层、以及第二阻隔层在位置上相互不受到限制，有利于降低工艺难度。综上，提高了半导体器件的性能。进一步地，第三阻隔层和第四阻隔层的形成不会受到第二阻隔层的影响，形成第三阻隔层和第四阻隔层的工艺难度降低。更进一步地，第二阻隔层仅需要在第一方向的尺寸受到限制，而在第二方向上的尺寸可以较大，形成第二阻隔层的工艺难度降低。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
下面结合图2至图9示出的本发明实施例提供的半导体器件的形成方法中各步骤对应的结构示意图，具体描述本发明实施例提供的半导体器件的形成方法。
参考图2，提供基底，基底包括单元区1，单元区1包括第一组合区11和与第一组合区11中心对称的第二组合区12，第一组合区11和第二组合区12均包括沿第一方向x延伸的第一延伸区13、第二延伸区14和第三延伸区15，第二延伸区14和第三延伸区15在第二方向y上位于第一延伸区13两侧，第二方向y与第一方向x垂直。
本实施例中，基底的材料包括但不限于硅、锗、锗化硅等，在此不一一列举。在基底上还可以形成隔离结构或其他结构，本实施例对此不做具体限定。
需要说明的是，本实施例在基底上还形成有相互分立的鳍部16，鳍部16可以是沿第二方向y延伸，本实施例仅仅是示意性地以第一组合区11和第二组合区12分别具有两个鳍部16为例，本领域技术人员可以根据实际情况具体确定鳍部16的数量。
参考图2，在第一组合区11和第二组合区12上，形成位于第一延伸区13和第二延伸区14之间的传输栅极结构2、以及位于第一延伸区13和第三延伸区15之间的拉栅极结构3。
进一步地，拉栅极结构3包括上拉栅极结构(PU)和下拉栅极结构(PD)。例如图2中，第一组合区11中的拉栅极结构3在第一组合区11中的左侧的鳍部16周围的部分为下拉栅极结构(PD)，第一组合区11的中的拉栅极结构3在第一组合区11中右侧的鳍部16周围的部分(包括延伸至第二组合区12中的部分)为上拉栅极结构(PU)。当然，其可以根据需要具体设置。
第二组合区12中的拉栅极结构3包括的上拉栅极结构(PU)和下拉栅极结构(PD)和第一组合区11中的拉栅极结构3包括的上拉栅极结构(PU)和下拉栅极结构(PD)的结构呈中心对称，此处不再赘述。
参考图3，在基底上还形成有覆盖传输栅极结构2和拉栅极结构3的介质层17。
本实施例中，参考图3，介质层17是形成在基底上，且覆盖传输栅极结构2、拉栅极结构3和鳍部16的。介质层17的材料包括但不限于碳化硅、氧化硅等常见的介质层材料，本实施例对此不做具体限定。
参考图4，在第一组合区11和第二组合区12的部分介质层17上形成第一阻隔层6，各第一阻隔层6覆盖单元区1边缘的第一延伸区13并延伸至第二延伸区14上。
需要说明的是，本实施例中，第一阻隔层6形成在第一延伸区13和第二延伸区14、第一延伸区13和第二延伸区14之间的部分介质层17、以及第一延伸区13和第三延伸区15之间的部分介质层17上，且第一阻隔层6并不会位于第三延伸区15上。
继续参考图4，在第一组合区11和第二组合区12的交界处，形成覆盖第一延伸区13上部分介质层17的第二阻隔层7。
需要说明的是，本实施例中，第二阻隔层7在第一方向x上横跨部分第一组合区11和部分第二组合区12，且在第二方向y上，第二阻隔层7位于第一延伸区13上，以及第一延伸区13两侧的部分介质层17上。
在其他实施例中,第二阻隔层7还延伸至部分所述第二延伸区的部分所述介质层上和所述第三延伸区的部分所述介质层上。
继续参考图4，以第二阻隔层7为掩模，在第二阻隔层7两侧的介质层17中形成位于拉栅极结构3上的第一栅接触开口31。
进一步地，本实施例中，第一栅接触开口31形成在上拉栅极结构(PU)上。
继续参考图4，以第一阻隔层6和第二阻隔层7为掩模在介质层17中形成位于第一延伸区13上的第一插塞开口4。
本实施例中，在其他实施例中，形成第一栅接触开口31和形成第一插塞开口4的顺序可以是：以第二阻隔层7为掩模，在第二阻隔层7两侧的介质层中形成位于拉栅极结构3上的第一栅接触开口31之后，以第一阻隔层6和第二阻隔层7为掩模在介质层中形成位于第一延伸区13上的第一插塞开口4。在其他实施例中，形成第一栅接触开口31和形成第一插塞开口4的顺序是：以第一阻隔层6和第二阻隔层7为掩模在介质层中形成位于第一延伸区13上的第一插塞开口4之后，以第二阻隔层7为掩模，在第二阻隔层7两侧的介质层中形成位于拉栅极结构3上的第一栅接触开口31。参考图5，形成第一栅接触开口31和第一插塞开口4之后，去除第二阻隔层7。
进一步地，本实施例中，去除第二阻隔层7之后，参考图6，在第一组合区11和第二组合区12上均形成第三阻隔层8和第四阻隔层9,第三阻隔层8位于第二延伸区14的部分介质层17上,第四阻隔层9位于第三延伸区15的部分介质层17上。
第三阻隔层8还可以延伸至第一延伸区13的部分介质层17上，第四阻隔层9还可以延伸至第一延伸区13的部分介质层上。
然后参考图7，以第一阻隔层6、第三阻隔层8和第四阻隔层9为掩模，在介质层17中形成位于第二延伸区14和第三延伸区15上的第二插塞开口5。
然后参考图8，形成第二插塞开口5之后，去除第一阻隔层6、第三阻隔层8和第四阻隔层9。
参考图9，去除第一阻隔层6、第三阻隔层8和第四阻隔层9之后，在介质层中形成位于传输栅极结构2上的第二栅接触开口32。
需要说明的是，形成第二插塞开口5、去除第一阻隔层6、第三阻隔层8和第四阻隔层9、以及形成第二栅接触开口32的顺序可以不仅仅局限于上述实施例描述的内容，本实施例中，形成第二插塞开口5、去除第一阻隔层6、第三阻隔层8和第四阻隔层9、以及形成第二栅接触开口32的顺序还可以是：
去除第三阻隔层8和第四阻隔层9之后，以第一阻隔层6为掩模在介质层17中形成位于传输栅极结构2上的第二栅接触开口32；形成第二栅接触开口32之后，去除第一阻隔层6。
或者还可以是，以第一阻隔层6为掩模在介质层中形成位于传输栅极结构2上第二栅接触开口32；形成第二栅接触开口32之后，去除第一阻隔层6、第三阻隔层8和第四阻隔层9。
本实施例中，形成所述第二栅接触开口和所述第二插塞开口之后，且在去除第一阻隔层6、第三阻隔层8和第四阻隔层9之后，还包括在第一插塞开口4中形成第一插塞(图中未示出)，在第一栅接触开口31中形成第一栅插塞(图中未示出)，在第二插塞开口5中形成第二插塞(图中未示出)，在第二栅接触开口32中第二栅插塞(图中未示出)。
进一步地，在形成第三阻隔层8和第四阻隔层9之前，在第一插塞开口4中形成第一牺牲层，在第一栅接触开口31中形成第二牺牲层；在第二插塞开口5中形成第三牺牲层。
形成第二栅接触开口32之后，在形成第一插塞、第一栅插塞、第二插塞和第二栅插塞之前，去除第一牺牲层、第二牺牲层和第三牺牲层。
需要说明的是，本实施例中，第三阻隔层8还延伸至第一延伸区13的部分介质层17上，第四阻隔层9还延伸至第一延伸区13的部分介质层上。
参考图10，第二阻隔层7还延伸至部分第二延伸区14的部分介质层17上和第三延伸区15的部分介质层17上。
采用上述方案，在第一组合区和第二组合区的部分介质层上形成第一阻隔层，在第一组合区和第二组合区的交界处，形成覆盖第一延伸区上部分介质层的第二阻隔层。以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口。由于利用第二阻隔层为掩模，在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口，第一栅接触开口用于填充第一插塞，因此第一组合区上的第一栅接触开口和第二组合区上的第一栅接触开口被第二阻隔层断开，避免第一组合区上的第一栅接触开口和第二组合区上的第一栅接触开口的位置偏移而相互贯通，因此避免了第一组合区上的第一插塞和第二组合区上的第一插塞短路。然后去除第二阻隔层，在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口，在介质层中形成位于传输栅极结构上的第二栅接触开口。由于在形成第二插塞开口和第二栅接触开口之前，去除覆盖第一延伸区的第二阻隔层，也就是说定义第二插塞开口位置的第一阻隔层、以及第二阻隔层在位置上相互不受到限制，有利于降低工艺难度。综上，提高了半导体器件的性能。
进一步，所述第三阻隔层还延伸至第一延伸区的部分介质层上，第四阻隔层还延伸至第一延伸区的部分介质层上。由于在形成第三阻隔层和第四阻隔层之前，去除了第二阻隔层，因此，第三阻隔层和第四阻隔层的形成不会受到第二阻隔层的影响，第三阻隔层和第四阻隔层能够延伸至第一延伸区的部分介质层上，这样第三阻隔层和第四阻隔层仅需要在第一方向的尺寸受到限制，而在第二方向上的尺寸可以较大，因此形成第三阻隔层和第四阻隔层的工艺难度降低。
进一步，第二阻隔层还延伸至部分第二延伸区的部分介质层上和第三延伸区的部分介质层上，因此第二阻隔层仅需要在第一方向的尺寸受到限制，而在第二方向上的尺寸可以较大，因此形成第二阻隔层的工艺难度降低。
本实施例还提供另一种半导体器件的形成方法，进一步地，参考图11示出的本发明实施例提供的另一半导体器件的形成方法的流程图。本发明实施例提供的另一种半导体器件的形成方法包括：
步骤S21：提供基底，基底包括单元区，单元区包括第一组合区和与第一组合区中心对称的第二组合区，第一组合区和第二组合区均包括沿第一方向延伸的第一延伸区、第二延伸区和第三延伸区，第二延伸区和第三延伸区在第二方向上位第一延伸区两侧，第二方向与第一方向垂直；
步骤S22：在第一组合区和第二组合区上，形成位于第一延伸区和第二延伸区之间的传输栅极结构、以及位于第一延伸区和第三延伸区之间的拉栅极结构；在基底上形成覆盖传输栅极结构和拉栅极结构的介质层；
步骤S23：在第一组合区和第二组合区的部分介质层上形成第一阻隔层，各第一阻隔层覆盖单元区边缘的第一延伸区并延伸至第二延伸区上；
步骤S24：在第一组合区和第二组合区上均形成第三阻隔层和第四阻隔层,第三阻隔层位于第二延伸区的部分介质层上,第四阻隔层位于第三延伸区的部分介质层上；
步骤S25：以第一阻隔层为掩模，在介质层中形成位于传输栅极结构上的第二栅接触开口；
步骤S26：以第一阻隔层、第三阻隔层和第四阻隔层为掩模，在介质层中形成位于第二延伸区第三延伸区上的第二插塞开口；
步骤S27：形成第二栅接触开口和第二插塞开口之后，去除第三阻隔层和第四阻隔层；
步骤S28：去除第三阻隔层和第四阻隔层之后，在第一组合区和第二组合区的交界处两侧的介质层中形成位于拉栅极结构上的第一栅接触开口，在介质层中形成位于第一延伸区上的第一插塞开口。
下面对上述半导体器件的形成方法进行描述。
首先，提供基底，基底包括单元区，单元区包括第一组合区和与第一组合区中心对称的第二组合区，第一组合区和第二组合区均包括沿第一方向延伸的第一延伸区、第二延伸区和第三延伸区，第二延伸区和第三延伸区在第二方向上位第一延伸区两侧，第二方向与第一方向垂直。
本实施例中，基底的材料包括但不限于硅、锗、锗化硅等，在此不一一列举。在基底上还可以形成隔离结构或其他结构，本实施例对此不做具体限定。
需要说明的是，本实施例在基底上还形成有相互分立的鳍部，本领域技术人员可以根据实际情况具体确定鳍部的数量，本实施例对此不做具体限定。
进一步地，基底、单元区等的结构与现有技术中没有本质区别，具体也可以参考图2，本实施例在此不再赘述。
接下来，在第一组合区和第二组合区上，形成位于第一延伸区和第二延伸区之间的传输栅极结构、以及位于第一延伸区和第三延伸区之间的拉栅极结构；在基底上形成覆盖传输栅极结构和拉栅极结构的介质层。
进一步地，拉栅极结构包括上拉栅极结构(PU)和下拉栅极结构(PD)。其具体结构与现有技术中的上拉栅极结构(PU)和下拉栅极结构(PD)并无本质区别，也可以参考图2。第一组合区的第一方向的中轴线左边的部分为下拉栅极结构，第一组合区的第一方向的中轴线右边的部分，以及在第二组合区的部分为上拉栅极结构。
需要说明的是，本实施例中，介质层是形成在基底上，且覆盖传输栅极结构、拉栅极结构和鳍部的，具体可以参考图3。且介质层的材料包括但不限于碳化硅、氧化硅等常见的介质层材料，本实施例对此不做具体限定。
接下来，在第一组合区和第一组合区的部分介质层上形成第一阻隔层，各第一阻隔层覆盖单元区边缘的第一延伸区并延伸至第二延伸区上。
然后，在第一组合区和第二组合区上均形成第三阻隔层和第四阻隔层。其中，第三阻隔层位于第二延伸区的部分介质层上,第四阻隔层位于第三延伸区的部分介质层上。
接下来，以第一阻隔层为掩模，在介质层中形成位于传输栅极结构上的第二栅接触开口。
然后，以第一阻隔层、第三阻隔层和第四阻隔层为掩模，在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口。
然后，去除第三阻隔层和第四阻隔层。
本实施例中，去除第三阻隔层和第四阻隔层之后，在第一组合区和第二组合区的交界处，形成覆盖第一延伸区上部分介质层的第二阻隔层。
然后，以第二阻隔层为掩模，在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口。
然后，以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口。形成第一栅接触开口和第一插塞开口之后，去除第一阻隔层和第二阻隔层。
需要说明的是，形成第一栅接触开口和形成第一插塞开口的顺序可以不仅限于上述实施例中描述的顺序，本实施例中，形成第一栅接触开口和形成第一插塞开口的顺序还可以是：以第一阻隔层和第二阻隔层为掩模在介质层中形成位于第一延伸区上的第一插塞开口之后，以第二阻隔层为掩模在第二阻隔层两侧的介质层中形成位于拉栅极结构上的第一栅接触开口。
进一步地，本实施例中，在去除第一阻隔层和第二阻隔层之后，还包括：在第一插塞开口中形成第一插塞；在第一栅接触开口中形成第一栅插塞；在第二插塞开口中形成第二插塞；在第二栅接触开口中第二栅插塞。
更进一步地，在形成第二阻隔层之前，在第二插塞开口中形成第三牺牲层，在第二栅接触开口中形成第四牺牲层；在形成第一栅接触开口之前，在第一插塞开口中形成第一牺牲层；形成第一栅接触开口和第一插塞开口之后，在形成第一插塞、第一栅插塞、第二插塞和第二栅插塞之前，去除第三牺牲层、第四牺牲层和第一牺牲层。
或者，在形成第二阻隔层之前，在第二插塞开口中形成第三牺牲层，在第二栅接触开口中形成第四牺牲层；在形成第一插塞开口之前，在第一栅接触开口中形成第二牺牲层；形成第一栅接触开口和第一插塞开口之后，在形成第一插塞、第一栅插塞、第二插塞和第二栅插塞之前，去除第三牺牲层、第四牺牲层和第二牺牲层。
需要说明的是，本实施例中，第二阻隔层还可以延伸至部分第二延伸区的部介质层上和第三延伸区的部分介质层上。
还需要说明的是，本实施例中的第三阻隔层还可以延伸至第一延伸区的部分介质层上，第四阻隔层还延伸至第一延伸区的部分介质层上。
需要注意的是，本实施例中，阻隔层、插塞开口、栅接触开口的结构与现有技术中并无本质区别，具体也可以参考图2至图10中示出的结构示意图，本实施例对此不再赘述。
上述方法在第一组合区和第二组合区的部分介质层上形成第一阻隔层，在第一组合区和第二组合区上均形成第三阻隔层和第四阻隔层，以第一阻隔层、第三阻隔层和第四阻隔层为掩模，在介质层中形成位于第二延伸区和第三延伸区上的第二插塞开口。利用第一阻隔层为掩模，在介质层中形成位于传输栅极结构上的第二栅接触开口，第二栅接触开口中用于填充第二栅插塞。去除第三阻隔层和第四阻隔层之后，在第一组合区和第二组合区的交界处两侧的介质层中形成位于拉栅极结构上的第一栅接触开口，在介质层中形成位于第一延伸区上的第一插塞开口，第一插塞开口中用于填充第一插塞。第一插塞开口和第二栅接触开口被第一阻隔层隔开，这样第一插塞开口和第二栅接触开口不会相互贯通，避免第一插塞和第二栅插塞之间发生短路。其次，在形成第一栅接触开口和第一插塞开口之前，去除了第三阻隔层和第四阻隔层，也就是说定义第一插塞开口位置的阻隔层、以及第三阻隔层和所述第四阻隔层在位置上相互不受到限制，有利于降低工艺难度。综上，提高了半导体器件的性能。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：半导体器件及其制造方法