一种基于SiP的导航制导与控制芯片

文档序号:190293 发布日期:2021-11-02 浏览:32次 >En<

阅读说明:本技术 一种基于SiP的导航制导与控制芯片 (Navigation guidance and control chip based on SiP ) 是由 唐康华 吴美平 郭妍 方孟智 耿兴寿 于 2021-07-30 设计创作,主要内容包括:一种基于SiP的导航制导与控制芯片,为GNC芯片,包括:PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、配置芯片模块、DDR3裸芯和F l ash裸芯,所述PSOC多核信息处理器裸芯包含四核信息处系统PS和可编程逻辑PL,采用FPGA+ARM架构;所述DDR3裸芯包括两片DDR3电路通过微组件的方式实现,连接到PSOC多核信息处理器裸芯的PS部分,所述GNSS卫星基带裸芯通过RDL方式实现,连接到PSOC多核信息处理器裸芯的PL部分;所述配置芯片模块通过RDL将WB形式的裸片转换成FC形式,直接与PSOC模块的PS部分连接;由两片DDR3电路通过微组件的方式实现,连接到PSOC多核信息处理器裸芯的PS部分。本发明具有小型化、高集成度、低功耗、高性能等优点。(A navigation guidance and control chip based on SiP is a GNC chip and comprises: the PSOC multi-core information processor comprises a PSOC multi-core information processor bare chip, a GNSS satellite baseband bare chip, a configuration chip module, a DDR3 bare chip and an F ash bare chip, wherein the PSOC multi-core information processor bare chip comprises a four-core information processing system PS and a programmable logic PL, and an FPGA &#43; ARM architecture is adopted; the DDR3 bare chip comprises two DDR3 circuits which are realized in a micro-assembly mode and connected to a PS part of a PSOC multi-core information processor bare chip, and the GNSS satellite baseband bare chip is realized in an RDL mode and connected to a PL part of the PSOC multi-core information processor bare chip; the configuration chip module converts the WB-form bare chip into an FC-form through RDL and is directly connected with the PS part of the PSOC module; the two pieces of DDR3 circuits are realized by means of a micro assembly and are connected to a PS part of the PSOC multi-core information processor die. The invention has the advantages of miniaturization, high integration level, low power consumption, high performance and the like.)

一种基于SiP的导航制导与控制芯片

技术领域

本发明主要涉及到导航芯片技术领域,特指一种基于SiP(System inPackage,系统级封装)的导航制导与控制芯片。

背景技术

随着微系统技术及新型微系统器件的发展,大量小型化、低成本、高性能的GNC(Guidance Navigation and Control,导航制导与控制)产品正越来越多地应用于小型无人飞行器、微纳卫星、小型化制导系统等领域。这些微小型的系统平台对GNC组件的大小、尺寸、功耗等指标都提出了严格要求,也大大牵引了GNC系统的小型化研究。

在现有技术中,从业者不断投入大量的人力和物力研究与GNC微系统相关的各种关键性技术,积极寻求在GNC组件小型化、高集成度、低功耗、高性能、智能化技术等方面获得突破。

但是,现有的GNC微系统技术方面均较为初级,目前装备上主要还是基于通用CPU/MCU以及集成度较低的接口器件构成单板系统,然后由若干个功能独立的单板系统进一步组成GNC系统,信息融合度差,这就造成GNC系统成本较高、功耗高、体积大。

发明内容

本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种小型化、高集成度、低功耗、高性能的基于SiP的导航制导与控制芯片。

为解决上述技术问题,本发明采用以下技术方案:

一种基于SiP的导航制导与控制芯片,为GNC芯片,包括:PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、配置芯片模块、DDR3裸芯和Flash裸芯,所述PSOC多核信息处理器裸芯包含四核信息处系统PS和可编程逻辑PL,采用FPGA+ARM架构;所述DDR3裸芯包括两片DDR3电路通过微组件的方式实现,连接到PSOC多核信息处理器裸芯的PS部分,所述GNSS卫星基带裸芯通过RDL方式实现,连接到PSOC多核信息处理器裸芯的PL部分;所述配置芯片模块通过RDL将WB形式的裸片转换成FC形式,直接与PSOC模块的PS部分连接;由两片DDR3电路通过微组件的方式实现,连接到PSOC多核信息处理器裸芯的PS部分。

作为本发明的进一步改进:所述GNC芯片具备1路PAL制式模拟视频输入、解码、存储、编码和输出的功能;视频的解码和存储采用2组SRAM切换的模式,FPGA控制解码芯片把一帧图像解码并存储在一组存储器SRAM 1后切换,把下一帧图像解码并存储在另一组存储器SRAM 2,同时CPU可以把上一帧图像读入内存并进行处理;具备1路数字视频输入、存储、输出的功能,视频输入输出采用CameraLink格式,显示采用HDMI口。

作为本发明的进一步改进:,所述PSOC多核信息处理器裸芯采用FMQL系列可编程裸芯片。

作为本发明的进一步改进:所述可编程逻辑PL中,采用开放式的硬件架构,采用专用逻辑设计相应的标准IP核:图像信息处理IP核、1553B协议处理IP核、串口协议处理IP核、CAN总线协议处理IP核、SPI协议处理IP核、网口协议处理IP核、数据链协议处理IP核、AD/DA协议处理IP核,构建微小型GNC芯片各种对外标准接口。

作为本发明的进一步改进:所述四核信息处系统PS其中一个核用来处理成像的目标识别,一个核用来处理成像的目标跟踪、一个核用来处理传递对准与嵌入式深组合导航,一个核用来处理制导与控制。

作为本发明的进一步改进:所述GNSS卫星基带裸芯支持北斗RDSS,北斗RNSS,GPS,GLONASS四个系统,为包含BD2-B1/B3,BD2-RDSS L/S,GPS-L1,GLONASS-L1五个频点导航信号的导航基带芯片;所述GNSS卫星基带裸芯内置FLASH存储器,用来实现多系统联合定位及短报文通信功能。

作为本发明的进一步改进:所述GNSS卫星基带裸芯支持组合导航信息、卫星星历信息和时间信息输入以实现嵌入式深组合导航功能,采用惯性导航加速度信息和加速度信息辅助GNSS接收机基带环路,同时GNSS接收机基带支持辅助和增强信息输入。

作为本发明的进一步改进:所述Flash裸芯采用串行SPI Flash,用于整机系统中的程序存储介质。

与现有技术相比,本发明的优点就在于:

1、本发明的基于SiP的导航制导与控制芯片,具有小型化、高集成度、低功耗、高性能、智能化等优点,并且自主可控,可广泛应用于制导系统、无人飞行器、机器人和地面车辆等领域。

2、本发明的基于SiP的导航制导与控制芯片,采用SiP(System in Package,系统级封装)技术对GNSS卫星基带裸芯、可编程片上系统(PSOC)多核信息处理器裸芯、DDR3裸芯和Flash裸芯等进行高度集成,构建低成本、一体化、小型化的微小型导航制导与控制(GNC)芯片,综合性能优良。

附图说明

图1是本发明的拓扑结构原理示意图。

图2是本发明在具体应用实例中FPGA连接示意图。

图3是本发明在具体应用实例中芯片结构布局的俯视示意图。

图4是本发明在具体应用实例中芯片结构布局的仰视示意图。

图5是本发明在具体应用实例中芯片结构布局的主视示意图。

图6是图5中I处的放大结构示意图。

图7是本发明芯片在应用时的开放式软件架构示意图。

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1所示,本发明的基于SiP的导航制导与控制芯片,为一种GNC芯片(GuidanceNavigation and Control,导航制导与控制),其包括:PSOC多核信息处理器裸芯、GNSS卫星基带裸芯、DDR3裸芯和Flash裸芯,所述PSOC多核信息处理器裸芯,其包含四核信息处系统(PS四核高性能处理器的处理系统)和可编程逻辑(PL),采用FPGA+ARM方案,具有丰富的逻辑资源和高性能处理能力。

参见图2-图6,本发明的GNC芯片采用SiP技术对GNSS卫星基带裸芯、PSOC多核信息处理器裸芯、DDR3裸芯和Flash裸芯等进行高度集成,构建低成本、一体化、小型化的微小型导航制导与控制(GNC)芯片。其中DDR3裸芯由两片DDR3电路通过微组件的方式实现,连接到PSOC的PS部分,GNSS卫星基带裸芯通过RDL方式实现,连接到PSOC的PL部分。配置芯片模块通过RDL将WB形式的裸片转换成FC形式,直接与PSOC模块的PS部分连接。

在具体应用实例中,本发明的GNC芯片具备1路PAL制式模拟视频输入、解码、存储、编码和输出的功能。视频的解码和存储采用2组SRAM切换的模式,即FPGA控制解码芯片把一帧图像解码并存储在一组存储器(SRAM 1)后切换,把下一帧图像解码并存储在另一组存储器(SRAM 2),同时CPU可以把上一帧图像读入内存并进行处理;具备1路数字视频输入、存储、输出的功能,视频输入输出采用CameraLink格式,显示采用HDMI口。

在具体应用实例中,所述PSOC多核信息处理器裸芯可以根据实际需要采用国产FMQL系列可编程裸芯片,如基于TSMC 28nm工艺的可编程裸芯片。

在具体应用实例中,在可编程逻辑(PL)中,采用了开放式的硬件架构技术,采用专用逻辑设计相应的标准IP核:图像信息处理IP核、1553B协议处理IP核、串口协议处理IP核、CAN总线协议处理IP核、SPI协议处理IP核、网口协议处理IP核、数据链协议处理IP核、AD/DA协议处理IP核等,构建微小型GNC芯片各种对外标准接口(如1553B、串口、CAN总线、SPI、网口、数据链、多路I/O接口等),可根据用户的需求进行灵活配置以适应不同IMU、导引头、舵机等。

在具体应用实例中,所述四核信息处系统(PS)中其中一个核用来处理成像的目标识别,一个核用来处理成像的目标跟踪、一个核用来处理传递对准与嵌入式深组合导航,一个核用来处理制导与控制。微小型GNC芯片具有二次开发功能,通过通讯控制器提供的开发接口,用于总体单位进行相应模块设计开发与实现。对于特定武器平台,可根据不同接口的标准、速度、类型等特征进行定制。

在具体应用实例中,所述GNSS卫星基带裸芯为可以支持北斗RDSS,北斗RNSS,GPS,GLONASS四个系统,包含BD2-B1/B3,BD2-RDSS L/S,GPS-L1,GLONASS-L1五个频点导航信号的导航基带芯片。所述GNSS卫星基带裸芯内置FLASH存储器,可实现多系统联合定位及短报文通信功能,支持军码直捕,具备抗窄带干扰能力,支持高动态应用。

在具体应用实例中,所述GNSS卫星基带裸芯支持组合导航信息(包括组合导航提供的位置、速度、加速度等信息)、卫星星历信息和时间信息输入以实现嵌入式深组合导航功能,采用惯性导航加速度信息和加速度信息辅助GNSS接收机基带环路,提高接收机的在高动态下的捕获性能,提高接收机在动态场景或干扰环境下动态性能和抗干扰能力,同时GNSS接收机基带支持其他类型辅助和增强信息输入。

在具体应用实例中,所述Flash裸芯采用的是一款串行SPI Flash,可用于整机系统中的程序存储介质,也可以作为小容量数据的存储介质。

在具体应用实例中,所述DDR3裸芯采用两个DDR3,电源电压为1.5V,最高时钟频率为800MHz,存储器容量为128Mb×16,兼容JEDEC DDR3 SDRAM标准。

参见图7所示,在具体应用实例中,本发明基于SiP的GNC芯片采用开放式嵌入式软件平台架构,根据不同应用方式,按标准操作系统组装不同的应用软件模块。软件架构包含传递对准、卫星导航、惯性导航、多传感器组合导航、智能感知信息处理、制导与控制、舵机控制等嵌入式算法库。在接口设计上,提供常用接口的设计。在任务调度上,采用实时操作系统,提供工况信息状态查询任务。在应用层上,实现传感器信息解析和预处理,导航、制导与控制等的模块集成。用户可以进行二次开发。

综上所述,本发明的GNC芯片主要功能:

(1)导航功能:具备接收GNSS信号、MIMU信息和主惯导信息,完成卫星导航、惯性导航、传递对准、嵌入式深组合导航功能。

(2)实时视频数据采集、存储功能:输入摄像机模拟视频信号,并视频解码,A/D转换为数字图像并切换存储;直接采集于存储数字视频信号。

(3)为目标识别、跟踪功能及制导信息解算功能提供相应的硬件支撑。

(4)图像输出功能:能够将处理后的图像输出给外部的显示或存储设备。

(5)通信功能:能够与图像探测器、载机、MIMU、上位机、弹上设备等进行通信。

(6)外部存储功能:通过扩展外部存储器来实现图像的存储和程序的固化。

(7)为制导控制预留相应的硬件资源。

(8)上电自检功能。

以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,应视为本发明的保护范围。

9页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种带宽降速修复方法、装置及电子设备

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!