具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

图1示出了本申请一实施例提供的提高读可靠性的SRAM存储单元结构示意图，从图1可以看出，该SRAM存储单元包括：锁存电路110、写操作控制传输电路120和读操作控制传输电路130。

锁存电路110，用于存储数据。可选地，该锁存电路110的数据状态包括两种，其中第一种数据状态为该锁存电路110中存储“1”，第二种数据状态为该锁存电路110中存储“0”。

写操作控制传输电路120，连接所述锁存电路110，用于对该锁存电路110进行写操作，控制所述锁存电路110形成不同的数据状态。当所述写操作控制传输电路120控制所述锁存电路110形成上述第一种数据状态，确定该写操作控制传输电路120控制该锁存电路110进行写“1”操作；当所述写操作控制传输电路120控制所述锁存电路110形成上述第二种数据状态，确定该写操作控制传输电路120控制该锁存电路110进行写“0”操作。

读操作控制传输电路130，连接所述锁存电路110输出端，用于对该锁存电路110进行读操作，读出该锁存电路110的数据状态。

本实施例通过设置分离式的写操作控制传输电路和读操作控制传输电路，使得对锁存电路的读操作和写操作通过不同的控制传输电路进行，以避免使用同一数据传输电路进行读操作时，电压对存储单元内部节点影响的问题，提高该存储单元的读可靠性。

继续参照图1，可以看出，该读操作控制传输电路130将锁存电路110输出端连接读操作字线RWL和读操作位线RBL。该读操作控制传输电路130用于根据读操作字线RWL的状态，从读操作位线RBL读出所述锁存电路110的数据状态。

可选地，该读操作字线RWL的状态包括两种，分别为读操作状态和其他操作状态。在该读操作字线RWL的状态为读操作状态时，所述读操作位线RBL读出所述锁存电路110的数据状态。在该读操作字线RWL的状态为其他操作状态时，所述读操作位线为无读出状态。

例如，读操作位线RBL预充电完成后，当前该锁存电路110的数据状态为上述第一种数据状态，即锁存电路110中存储“1”，使得该读操作字线RWL的状态为读操作状态，进而使得该读操作位线RBL读出锁存电路110的第一种数据状态，即读操作控制传输电路130进行读“1”操作。

读操作位线RBL预充电完成后，当前该锁存电路110的数据状态为上述第二种数据状态，即锁存电路110中存储“0”，使得该读操作字线RWL的状态为读操作状态，进而使得该读操作位线RBL读出锁存电路110的第二种数据状态，即读操作控制传输电路130进行读“0”操作。

当前该锁存电路110的数据状态为上述第一种数据状态或第二种数据状态，即锁存电路110中存储“1”或存储“0”，使得该读操作字线RWL的状态为其他操作状态，而该读操作位线RBL无法读出锁存电路110的数据状态，即该读操作位线RBL为无读出状态，操作控制传输电路130不进行任何读操作。

图2示出了图1所示读操作控制传输电路的原理图，从图2中可以看出，该读操作控制传输电路130包括读操作传输通路131，该读操作传输通路131连于读操作位线RBL和地端GND之间。读操作字线RWL和锁存电路110输出端分别连接该读操作传输通路131的控制端，用于共同控制该读操作传输通路131的导通或断开。

当读操作传输通路131导通，该读操作位线RBL和地端GND之间通过该读操作传输通路131连通，否则该读操作位线RBL和地端GND之间断开。

其中，该锁存电路110输出端的数据状态与该锁存电路110本身的数据状态一致。

示例性地，当该锁存电路110的数据状态为第一种数据状态，即锁存电路110中存储“1”，确定该锁存电路110输出端的数据状态也为第一种数据状态。当该锁存电路110的数据状态为第二种数据状态，即锁存电路110中存储“0”，确定该锁存电路110输出端的数据状态也为第二种数据状态。

例如，使得该读操作字线RWL的状态为读操作状态，读操作位线RBL预充电完成，此时若当前该锁存电路110输出端的数据状态为第一种数据状态，即锁存电路110中存储“1”，则该操作传输通路131导通，从而该读操作位线RBL读出锁存电路110的第一种数据状态，即读操作控制传输电路130进行读“1”操作。

使得该读操作字线RWL的状态为读操作状态，读操作位线RBL预充电完成，此时若当前该锁存电路110输出端的数据状态为上述第二种数据状态，即锁存电路110中存储“0”，则该操作传输通路131断开，从而该读操作位线RBL读出锁存电路110的第二种数据状态，即读操作控制传输电路130进行读“0”操作。

当所述读操作字线RWL的状态为其他操作状态时，不论所述锁存电路110输出端的数据状态为第一种数据状态还是第二种数据状态，该所述读操作位线为无读出状态，所述读操作传输通路断开。

继续参照图2，该读操作传输通路131包括串联的第一读操作传输MOS管N10和第二读操作传输MOS管N9。

该第一读操作传输MOS管N10的一源漏端连接所述读操作位线RBL，另一源漏端连接所述第二读操作传输MOS管N9的一源漏端，该第二读操作传输MOS管N9的另一源漏端接地端GND。

该读操作传输通路131的控制端包括第一读操作传输MOS管N10的栅极，和所述第二读操作传输MOS管N9的栅极。

该读操作字线RWL连接该第一读操作传输MOS管N10的栅极。

该锁存电路110输出端连接该第二读操作传输MOS管N9的栅极。

对于图2所示实施例，当该读操作字线RWL为高电平时，确定该读操作字线RWL的状态为读操作状态，则该读操作传输通路131根据该锁存电路110输出端的数据状态进行导通或断开，使得所述读操作位线RBL读出所述锁存电路110输出端的数据状态。

当该读操作字线RWL为低电平时，确定该读操作字线RWL的状态为其他操作状态，读操作位线RBL为无读出状态，读操作传输通路131断开。

本实施例通过第二读操作传输MOS管N9，将第一读操作传输MOS管N10与锁存电路110输出端之间隔开，即避免预充电完成的读操作位线电压对存储单元内部节点影响的问题，提高该存储单元的读可靠性。

图3示出了本实施例中锁存电路和读操作控制传输电路的相连电路原理图，从图2中可以看出，

其中，该锁存电路110，包括M个环形相连的反相器，所述M为大于等于4的偶数；按照当前反相器的一输入端连接前一反相器的输出端，所述当前反相器的另一输入端连接后一反相器的输出端，使得M个所述反相器依次相连形成闭环。

该读操作控制传输电路130将锁存电路110输出端连接读操作字线RWL和读操作位线RBL，用于根据读操作字线RWL的状态，从读操作位线RBL读出该锁存电路110的数据状态。

图3中的锁存电路110包括四个顺时针环形相连的反相器，分别为第一反相器C1、第二反相器C2、第三反相器C3和第四反相器C4。该第一反相器C1、第二反相器C2、第三反相器C3和第四反相器C4均包括两个输入端和一个输出端。

对于第一反相器C1，第二反相器C2相当于第一反相器C1的前一反相器，该第四反相器C4相当于第一反相器C1的后一反相器。该第一反相器C1的一输入端GP1连接第四反相器C4的输出端QN1，该输出端QN1输出信号给输入端GP1，第一反相器C1的另一输入端GN1连接第二反相器C2的输出端QN2，该输出端QN2输出信号给输入端GN1。

对于第二反相器C2，第三反相器C3相当于第二反相器C2的前一反相器，第一反相器C1相当于第二反相器C2的后一反相器。该第二反相器C2的一输入端GP2连接第一反相器C1的输出端Q1，该输出端Q1输出信号给输入端GP2，第二反相器C2的另一输入端GN2连接第三反相器C3的输出端Q2，该输出端Q2输出信号给输入端GN2。

对于第三反相器C3，第四反相器C4相当于该第三反相器C3的前一反相器，第二反相器C2相当于该第三反相器C3的后一反相器。该第三反相器C3的一输入端GP3连接第二反相器C2的输出端QN2，该输出端QN2输出信号给输入端GP3，该第三反相器C3的另一输入端GN3连接第四反相器C4的输出端QN1，该输出端QN1输出信号给输入端GN3。

对于第四反相器C4，第一反相器C1相当于该第四反相器C4的前一反相器，第三反相器C3相当于该第四反相器C4的后一反相器。该第四反相器C4的一输入端GP4连接第三反相器C3的输出端Q2，输出端Q2输出信号给输入端GP4，该第四反相器C4的另一输入端GN4连接第一反相器C1的输出端Q1，输出端Q1输出信号给输入端GN4。

对于图3所示的锁存电路110，当该锁存电路110的数据状态为上述第一种数据状态，即该锁存电路110存储“1”，确定该锁存电路110的各反相器输出端的数据状态为：输出端Q1为“0”、输出端QN2为“1”、输出端Q2为“0”、输出端QN1为“1”。

当该锁存电路110的数据状态为上述第二种数据状态，即该锁存电路110存储“0”，确定该锁存电路110的各反相器输出端的数据状态为：输出端Q1为“1”、输出端QN2为“0”、输出端Q2为“1”、输出端QN1为“0”。

其中，对于上文及图1或图2中所示的锁存电路输出端，为M个环形相连的反相器中，输出的数据状态与所述锁存电路的数据状态相同的反相器输出端。示例性地，根据以上所述可以看出，图3中输出端QN1和输出端QN2的数据状态，与该锁存电路110的数据状态一致，因此可以确定该输出端QN1或输出端QN2为该锁存电路110输出端。

继续参照图3，在本实施例中，输出端QN1作为锁存电路110输出端，连接读操作控制传输电路130。

图4示出了写操作控制传输电路的电路结构示意图，从图2中可以看出，该写操作控制传输电路包括四个写操作传输MOS管N5、N6、N7和N8，四个所述写操作传输MOS管与图1所示四个反相器C1、C2、C3和C4一一对应相连，所述写操作传输MOS管将对应的反相器的输出端连接写操作字线WL和写操作位线BL、BLB。

图5示出了一实施例提供的锁存电路、写操作控制传输电路和读操作控制传输电路的相连结构电路图，从图5中可以看出，该锁存电路110以图3中所示的锁存电路为基础，其中四个反相器C1、C2、C3和C4中的任一反相器均包括相连的一PMOS管和一NMOS管。

反相器C1包括一PMOS管P1和一NMOS管N1，反相器C2包括一PMOS管P2和一NMOS管N2，反相器C3包括一PMOS管P3和一NMOS管N3，反相器C4包括一PMOS管P4和一NMOS管N4。

以上各反相器的PMOS管的栅极为该对应反相器的一输入端GP，各反相器的NMOS管的栅极为该对应反相器的另一输入端GN。

各反相器中PMOS管的一源漏端与该反相器中NMOS管的一源漏端相连，作为该对应反相器的输出端。

所有反相器PMOS管的另一源漏端相连并连接电源。

所有反相器NMOS管的另一源漏端相连并接地。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。