具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

在当今的基于标准逻辑单元的专用集成电路(ASIC)设计中，以更高级别的硬件描述语言(例如，VHDL或VERILOG)对芯片的逻辑功能进行建模和仿真。然后在硅编译器(例如，SYNOPSIS)中对其进行合成，以使用来自目标标准单元库的标准逻辑单元生成网表。该网表将用于后端物理设计阶段，以执行标准逻辑单元的“布局和布线”，生成用于制造的ASIC的完整电路布局。

一般地，集成电路(IC)前段制造包括两部分：前段制程(FEOL)和后段制程(BEOL)。FEOL是第一部分，在该部分中单个器件(晶体管、电容器、电阻器等)在IC中图案化。一般地，FEOL涵盖除沉积金属互连层之外的任何操作(但不包括沉积金属互连层)。BEOL是第二部分，在该部分，单个器件与金属化层实现互连。常见的所使用的金属是铜铝、银和金。一般地，BEOL在沉积第一金属层时开始。除了别的以外，BEOL包括接触件、绝缘层(例如，电介质)、金属层级以及芯片至封装件连接的结合位点。对于现代IC制造，在BEOL中，可以添加多于十个金属层。在BEOL之后，还存在“后段工艺”，其一般包括晶圆测试、晶圆背磨、管芯分离、管芯测试、IC封装和最终测试。

单元高度不断地减小(例如，从384nm到360nm)来实现更小的芯片面积、更低的成本。随着单元高度减小，BEOL中的金属层布线资源变得更缺乏。具体地，更少的金属层轨道可被放在具有更小单元高度的标准逻辑单元中。

根据本发明的一些方面，与具有相同单元高度的基准单元不同，在BEOL中，单元不利用第一金属(M1)层来连接至电源端子(例如，较高的电压电平VDD和较低的电压电平VSS)。替代地，在电源连接单元的帮助下，单元利用中间栅极连接金属层来连接至电源端子。如此，可以节省M1层中的布线资源且更多的M1层轨道可以用于布线。

图1A是示出根据一些实施例的单元102a的集成电路(IC)布局的布局图。图1B是根据一些实施例的在线A-A’处截取的图1A的单元102a的截面图。单元102a具有单元高度CH，且单元高度CH是减小的单元高度(例如，360nm与384nm相比较)。应当注意的是，单元高度CH可以是其他高度。与具有相同单元高度CH的基准单元不同，在BEOL中，单元102a不利用第一金属(M1)层112来连接至电源端子(例如，较高的电压电平VDD和较低的电压电平VSS)。替代地，单元102a利用中间栅极连接金属层108来连接至电源端子。如此，可以节省M1层112中的布线资源且更多的M1层轨道可以用于布线。

具体地，两个鳍结构104a和104b(统称为104)位于单元102a中且在X方向上延伸。在一个实例中，鳍结构104a用于p型器件，诸如，p型金属氧化物半导体场效应晶体管(MOSFET)和p型鳍式场效应晶体管(FinFET)，尽管也可以使用其他类型的器件。类似地，鳍结构104b用于n型器件，诸如，n型MOSFET和n型FinFET，尽管也可以使用其他类型的器件。

多个栅极(“多晶硅”)带(即，栅极结构)110a、110b和110c(统称为栅极带层110)沉积在鳍结构104a和104b上方，它们中的两个之间的距离是是接触多晶硅间距(CPP)。不同的技术节点(例如，12nm、10nm和7nm)具有不同的CPP。多个栅极带110a、110b和110c在Y方向上延伸。Y方向垂直于X方向。多个栅极带110a、110b和110c可以用作不同器件的栅极。

多个中间鳍结构连接金属轨道106a、106b、106c和106d(统称为中间鳍结构连接金属层106)分别沉积在鳍结构104a和104b上方。多个中间鳍结构连接金属轨道106a、106b、106c和106d，以相对于多个栅极带110a、110b和110c插入的方式，在Y方向上延伸。多个中间鳍结构连接金属轨道106a、106b、106c和106d可以用作到不同器件的源极或漏极的连接。

多个中间栅极连接金属轨道108a、108b和108c(统称为中间栅极连接金属层108)沉积在中间鳍结构连接金属层106和栅极带层110上方。中间栅极连接金属轨道108a和108b在X方向上延伸且用作到电源端子的连接。在图1A所示的实例中，中间栅极连接金属轨道108a位于单元102a的顶部且由单元102a和在Y方向上的上部邻近单元(未示出)共用；中间栅极连接金属轨道108b位于单元102a的底部且由单元102a和在Y方向上的下部邻近单元(未示出)共用。在图1A所示的实例中，中间栅极连接金属轨道108a连接至VDD；中间栅极连接金属轨道108b连接至VSS。另一方面，中间栅极连接金属轨道108c沉积在栅极带110b上方。

多个M1金属轨道112a、112b、112c、112d和112e(统称为M1层112)沉积在中间鳍结构连接金属层106、中间栅极连接金属层108和栅极带层110上方。中间鳍结构连接金属层106和中间栅极连接金属层108是鳍结构104a和104b与M1层112之间的中间层。在图1A所示的实例中，M1金属轨道112a、112b、112c、112d和112e在X方向上延伸且可以将信号施加到不同的器件。在图1A所示的实例中，M1金属轨道112a、112b、112c、112d和112e表示压缩放置的情景，其中M1金属轨道112a、112b、112c、112d和112e中的任意邻近的两个之间的距离等于最小金属间距(MMP)。类似地，不同的技术节点(例如，12nm、10nm和7nm)具有不同的MMP。总之，五个M1金属轨道112a、112b、112c、112d和112e在Y方向上可以放到单元高度CH中，因为中间栅极连接金属轨道108a和108b分别用作到VDD和VSS的连接。相比之下，在基准单元中，在Y方向上最多仅4个金属轨道可以放在相同的单元高度CH中。具体地，因为两个M1金属轨道分别用于连接至单元端子(例如，VDD和VSS)，仅四个M1金属轨道可以放在具有减小的单元高度CH的基准单元中。换句话说，当符合MMP的限制时，单元高度CH不足够大到容纳五个M1金属轨道。如此，当单元高度减小到CH时，单元102可以比基准单元具有更多的M1金属轨道用于布线。

多个垂直互连通道(VIA)114a和114b(统称为114)被沉积以将M1层112连接至不同的器件。在图1A所示的实例中，VIA 114b用来连接栅极带110b，且因此，M1金属轨道112c连接至栅极带110b且栅极信号可以被施加到M1金属轨道112c。VIA 114a用来连接中间鳍结构连接金属轨道106c，且因此，M1金属轨道112b连接至器件的漏极(在此实例中)且漏极信号可以被施加到M1金属轨道112b。

现在参考图1B，示出的截面图是在线A-A’处截取的且反映器件的源极/漏极位置。具体地，鳍结构104a和104b沉积在衬底190上。中间鳍结构连接金属106a，在Y方向上延伸，沉积在鳍结构104a上且用作到源极的连接。中间鳍结构连接金属106b，在Y方向上延伸，沉积在鳍结构104b上且用作到漏极的连接。

中间栅极连接金属轨道108a沉积在中间鳍结构金属轨道106a上。如此，鳍结构104a，具体地如上文解释的源极，连接至中间栅极连接金属轨道108a，该中间栅极连接金属轨道108a进而连接至VDD。中间栅极连接金属轨道108b沉积在单元102a在Y方向上的底部处。如此，鳍结构104b，具体地如上文解释的漏极，可以连接至(如果需要的话)中间栅极连接金属轨道108b，该中间栅极连接金属轨道108b进而连接至VSS。下文将参考图2A和图2B详细描述将中间栅极连接金属轨道108a和108b连接至电源端子的方式。

五个M1金属轨道112a、112b、112c、112d和112e沉积在中间鳍结构连接金属层106、中间栅极连接金属层108和栅极带层110上方。因为中间栅极连接金属轨道108a和108b分别用作到VDD和VSS的连接，五个M1金属轨道112a、112b、112c、112d和112e中的全部都可以用于布线。

图2A是示出根据一些实施例的单元组件200a的布局图。图2B是示出根据一些实施例的另一单元组件200b的布局图。一般地，组件200a包括两个单元102b、102c和两个电源连接单元202a和202b，以VSS邻接的配置方式；组件200b包括两个单元102d、102e和两个电源连接单元202c和202d，以VDD邻接的配置方式。

具体地，如图2A所示，单元102b和102c，像图1A和图1B中的单元102a一样，都具有用于连接至电源端子的两个中间栅极连接金属轨道。单元102b在X方向上延伸的公共边界292a处邻接单元102c。单元102a具有用于连接至VDD的中间栅极连接金属轨道108e和用于连接至VSS的中间栅极连接金属轨道108f。单元102c具有用于连接至VSS的中间栅极连接金属轨道108f和用于连接至VDD的中间栅极连接金属轨道108g。如此，中间栅极连接金属轨道108f位于单元102b和单元102c中且由其两者共用。

在Y方向上，电源连接单元202a在公共边界294a处邻接单元102b。电源连接单元202a分别在其顶部和底部处具有与单元102b相同的中间栅极连接金属轨道108e和108f。类似地，在Y方向上，电源连接单元202b在公共边界294b处邻接单元102c。电源连接单元202b分别在其顶部和底部处具有与单元102c相同的中间栅极连接金属轨道108f和108g。电源连接单元202a在在X方向上延伸的公共边界292b处邻接电源连接单元202b且共用中间栅极连接金属轨道108f，也就是以VSS邻接配置的方式。

电源连接单元202a和202b分别给单元102b和102c提供到VDD和VSS的连接。具体地，VSS可以被施加到M1金属轨道112l，且M1金属轨道112l通过VIA 114f进一步电连接至中间栅极连接金属轨道108f。VDD可以被施加到金属轨道112m，且M1金属轨道112m通过VIA114g进一步电连接至中间栅极连接金属轨道108e。此外，VDD也可以被施加到金属轨道112n，且M1金属轨道112n通过VIA 114h进一步电连接至中间栅极连接金属轨道108g。如此，电源连接单元202a和202b分别可以节省单元102b和102c内的M1层112中的布线资源。

电源连接单元202a和202b在X方向上可以具有不同的宽度。在一个实例中，电源连接单元202a和202b都具有一个CPP的宽度。在另一实例中，电源连接单元202a和202b都具有两个CPP的宽度。在又一个实例中，电源连接单元202a和202b都具有三个CPP的宽度。在又一个实例中，电源连接单元202a和202b都具有十个CPP的宽度。因此，电源连接单元202a和202b在中间栅极连接金属轨道108f上方可以共用不同数量的VIA 114。在一个实例中，电源连接单元202a和202b共用一个VIA 114。在另一实例中，电源连接单元202a和202b共用两个VIA 114。在又一个实例中，电源连接单元202a和202b共用三个VIA 114。在又一个实例中，电源连接单元202a和202b共用十个VIA 114。

同样地，如图2B所示，单元102d和102e，像图1A和图1B中的单元102a一样，都具有用于连接至电源端子的两个中间栅极连接金属轨道。电源连接单元202c和202d分别给单元102d和102e提供到VDD和VSS的连接。如此，电源连接单元202c和202d分别可以节省单元102d和102e内的M1层112中的布线资源。组件200a和组件200b之间的不同之处是，电源连接单元202c在X方向上延伸的公共边界292d处邻接电源连接单元202d且共用中间栅极连接金属轨道108i，也就是以VDD邻接配置的方式。为简单起见，不再描述组件200b的细节。

图3是示出了根据一些实施例的合并单元102和电源连接单元202两者的IC 302的结构图。一般地，IC 302包括按行和列排列的不同的单元102和电源连接单元202。单元102和电源连接单元202都具有减小的单元高度CH。在图3中示出的实例中，IC 302有四行312、314、316和318。在每一行中，对于每若干单元102有一个电源连接单元202且电源连接单元202给若干单元102提供到VDD和VSS的连接。在相同列中的相邻电源连接单元202具有VDD邻接配置方式(如图2B中)或VSS邻接配置方式(如图2A中)。在图3中示出的实例中，图2A中的组件200a合并到IC 302中。组件200a包括单元102b、102c和电源连接单元202a和202b。

应当注意的是，对于不同列，电源连接单元202在X方向上可以具有不同的宽度。例如，在一列中该宽度是10个CPP，在另一列中该宽度是25个CPP，且在又一列中该宽度是40个CPP，尽管还可以采用其他宽度组合。

还应当注意的是，在制造中，具有减小的高度CH(例如，从最初的384nm减小的360nm)，FEOL图案(即，如图1A中示出的鳍结构104、栅极带110、中间鳍结构连接金属轨道106和中间栅极连接金属轨道108)仍切实可行。

图4是示出根据一些实施例的制造集成电路上的半导体结构的方法的流程图。如图4所示，在步骤402处，提供衬底。在一些实例中，该衬底(例如，如图1B所示的衬底190)可以是体半导体衬底。在一些实施例中，半导体衬底为绝缘体上硅(SOI)衬底。在一些实施例中，衬底可包括多个外延层(即，多层衬底)。衬底可包括诸如硅和锗等元素半导体。或者，衬底可包括化合物半导体，诸如碳化硅、磷化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、氧化锌、硒化锌、硫化锌、碲化锌、硒化镉、硫化镉、和/或碲化镉；合金半导体，诸如SiGe、SiPC、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。所述衬底可包括已被适当掺杂(例如，p型或n型导电性)的各种区域。应注意的是，其他类型的衬底结构和半导体材料也在本发明的范围之内。

在步骤404处，在衬底上方形成鳍结构。鳍结构(例如，图1B所示的鳍结构104a)包括任意合适的材料。在一个实例中，鳍结构在第一方向(例如，如图1A所示的X方向)上延伸。在一个实施例中，鳍结构为硅鳍结构。在另一实例中，鳍结构可包括多个层，诸如生长在体半导体衬底和/或体半导体衬底本身上的一个或多个外延层。可通过包括各种沉积、光刻、蚀刻、外延和/或其他合适工艺的任何合适的工艺来形成鳍结构。示例性的光刻工艺可包括：形成位于衬底上面的光刻胶层(“抗蚀剂”)；通过使用掩模将抗蚀剂曝光于图案；执行曝光后烘烤工艺；以及显影抗蚀剂以形成包括抗蚀剂的掩模元件。然后可将掩模元件用于蚀刻以形成鳍结构。蚀刻工艺可为反应性离子蚀刻(RIE)工艺和/或其他合适的工艺。在另一实例中，可通过双图案化光刻(DPL)工艺来形成鳍结构。DPL是通过将图案分成两个交错的图案来在衬底上构建图案的方法。DPL允许增强的鳍结构密度。可使用各种DPL方法，包括两次曝光(例如，使用两个掩模组)，在部件附近形成间隔件并去除部件以提供间隔件的图案、抗蚀剂释放和/或其他合适的工艺。应注意的是，其他类型的鳍结构和鳍结构材料也在本发明的范围内。

在步骤406处，形成鳍结构的源极/漏极区域。在一个实例中，通过执行注入工艺来掺杂鳍结构的源极/漏极区域，以注入适当的掺杂剂来补充鳍结构中的掺杂剂。在另一实例中，通过在鳍结构中形成凹槽且在凹槽外延地生长材料来形成鳍结构的源极/漏极区域。应注意的是，其他类型的源极/漏极结构和形成工艺也在本发明的范围内。

在步骤408处，在鳍结构上面的中间鳍结构连接金属层中形成中间鳍结构连接金属轨道。中间鳍结构连接金属轨道(例如，如图1B所示的中间鳍结构连接金属轨道106a)位于中间鳍结构连接金属层中。中间鳍结构连接金属轨道的一部分位于鳍结构的源极/漏极区域上面且连接至鳍结构的源极/漏极区域。在一个实例中，中间鳍结构连接金属轨道在垂直于第一方向的第二方向(例如，如图1A所示的Y方向)上延伸。可以通过任何合适的工艺来形成中间鳍结构连接金属轨道。在一个实例中，通过在源极/漏极区域上方形成诸如，低k介电层或极低k介电层的层间电介质(ILD)(未示出)，通过使用掩模覆盖ILD的一些部分同时使ILD的其他部分处于暴露状态而使ILD图案化，蚀刻ILD以去除ILD的暴露部分而形成凹槽，以及在凹槽沉积导电接触材料来形成中间鳍结构连接金属轨道。导电接触材料可以是铜、钨、钛、氮化钛、其他合适的材料和/或其组合。沉积可以通过原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、电子束蒸发或其他合适的工艺形成。应注意的是，其他类型的形成工艺和材料也在本发明的范围内。

在步骤410处，在中间鳍结构连接金属层上面的中间栅极连接金属层中形成中间栅极连接金属轨道。中间栅极连接金属轨道(例如，如图1B所示的中间栅极连接金属轨道108a)位于第一金属(M1)层下面的中间栅极连接金属层中。中间栅极连接金属轨道的一部分位于中间鳍结构连接金属轨道上面且连接至中间鳍结构连接金属轨道。在一个实例中，中间栅极连接金属轨道在第一方向(例如，如图1A所示的X方向)上延伸。可以通过任何合适的工艺来形成中间栅极连接金属轨道。在一个实例中，类似地，通过在中间鳍结构连接金属层上方形成ILD，通过使用掩模覆盖ILD的一些部分同时使ILD的其他部分处于暴露状态而使ILD图案化，蚀刻ILD以去除ILD的暴露部分而形成凹槽，以及在凹槽沉积导电接触材料来形成中间栅极连接金属轨道。导电接触材料可以是铜、钨、钛、氮化钛、其他合适的材料和/或其组合。沉积可以通过ALD、PVD、CVD、电子束蒸发或者其他合适的工艺形成。应注意的是，其他类型的形成工艺和材料也在本发明的范围内。中间栅极连接金属轨道随后可连接至电源端子。

在步骤412处，在鳍结构上方形成栅极结构。栅极结构(例如，如图1A所示的栅极带110b)可以包括栅极介电层、栅电极层和/或其他合适的层，诸如覆盖层、界面层、功函数层、扩散/阻挡层等。栅极结构和/或鳍部可以被图案化使得栅极结构包裹鳍结构的一部分。在一个实例中，栅极结构可以接触鳍结构的至少三个面(例如，顶面和相对侧面)。在另一实例中，栅极包裹或准围绕鳍结构使得栅极结构接触鳍结构的的第四个面(例如，底面)。该栅极介电层包括介电材料，诸如硅氧化物、硅氮化物、高k介电材料、其他合适的介电材料和/或其组合。高k介电材料的实例包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO₂-Al₂O₃)合金、其他合适的高k介电材料、和/或其组合。栅电极包括任何合适的材料，诸如多晶硅、铝、铜、钛、钽、钨、钼、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他合适的材料、和/或其组合。应注意的是，其他的栅极结构和材料也在本发明的范围内。

虽然没有示出，还可以在后段制程(BEOL)工艺期间形成第一金属(M1)层和更高级别金属层以建立集成电路的电互连。应当注意的是，可以按不同的顺序执行图4中的方法步骤，且方法可以包括在图4中未列出的附加的方法步骤。

根据一些公开的实施例，提供一种集成电路上的单元。该单元包括：鳍结构；中间鳍结构连接金属轨道，布置在鳍结构上面的中间鳍结构连接金属层中，中间鳍结构连接金属轨道连接至鳍结构；以及第一中间栅极连接金属轨道，布置在中间鳍结构连接金属层上面的中间栅极连接金属层中，第一中间栅极连接金属轨道连接至中间鳍结构连接金属轨道。第一电源端子施加到中间栅极连接金属轨道。

根据一些公开的实施例，提供一种集成电路上的单元组件。单元组件包括：电源连接单元，提供第一电源端子；单元，电源连接单元是该单元在第一方向上的第一邻近单元；以及第一中间栅极连接金属轨道。该单元还包括：鳍结构；以及中间鳍结构连接金属轨道，布置在鳍结构上面的中间鳍结构连接金属层中，中间鳍结构连接金属轨道连接至鳍结构。第一中间栅极连接金属轨道在第一方向上延伸且布置在中间鳍结构连接金属层上面的中间栅极连接金属层中。第一中间栅极连接金属轨道连接至单元中的中间鳍结构连接金属轨道且连接至电源连接单元中的第一电源端子。

根据进一步公开的实施例，提供一种制造集成电路上的半导体结构的方法。该方法包括：在衬底上方形成鳍结构；在鳍结构上面的中间鳍结构连接金属层中形成中间鳍结构连接金属轨道，该中间鳍结构连接金属轨道连接至鳍结构；以及在中间鳍结构连接金属层上面的中间栅极连接金属层中形成第一中间栅极连接金属轨道，第一中间栅极连接金属轨道连接至中间鳍结构连接金属轨道，其中中间栅极连接金属轨道连接至第一电源端子。

本申请的一些实施例提供了一种集成电路上的单元，包括：鳍结构；中间鳍结构连接金属轨道，布置在所述鳍结构上面的中间鳍结构连接金属层中，所述中间鳍结构连接金属轨道连接至所述鳍结构；以及第一中间栅极连接金属轨道，布置在所述中间鳍结构连接金属层上面的中间栅极连接金属层中，所述第一中间栅极连接金属轨道连接至所述中间鳍结构连接金属轨道；其中，第一电源端子连接至所述中间栅极连接金属轨道。在一些实施例中，该单元还包括：多个金属轨道，布置在所述中间栅极连接金属层上面的第一金属(M1)层中，其中，无电源端子连接至所述多个金属轨道。在一些实施例中，所述多个金属轨道互相平行且在第一方向上延伸。在一些实施例中，所述单元在垂直于所述第一方向的第二方向上具有单元高度，所述多个金属轨道包括五个金属轨道，所述五个金属轨道被配置为适合所述单元高度并符合预定最小金属间距(MMP)要求。在一些实施例中，所述第一中间栅极连接金属轨道在第一方向上延伸，且所述第一中间栅极连接金属轨道延伸到所述单元外部且连接至电源连接单元，所述电源连接单元是所述单元在所述第一方向上的第一邻近单元。在一些实施例中，所述第一电源端子通过所述电源连接单元连接至所述第一中间栅极连接金属轨道。在一些实施例中，所述电源连接单元具有一个接触间距(CPP)的宽度。在一些实施例中，所述第一中间栅极连接金属轨道通过垂直互连通道(VIA)连接至所述电源连接单元。在一些实施例中，所述第一中间栅极连接金属轨道位于所述单元与所述单元在垂直于所述第一方向的第二方向上的第二邻近单元之间的边界线上方。在一些实施例中，该单元还包括：第二中间栅极连接金属轨道，布置在所述中间栅极连接金属层中，其中第二电源端子施加到所述第二中间栅极连接金属轨道。在一些实施例中，所述第一中间栅极连接金属轨道和所述第二中间栅极连接金属轨道都在第一方向上延伸，所述第一中间栅极连接金属轨道在垂直于所述第一方向的第二方向上位于所述单元的顶部处，且所述第二中间栅极连接金属轨道在所述第二方向上位于所述单元的底部处。

本申请的另一些实施例还提供一种集成电路上的单元组件，包括：电源连接单元，提供第一电源端子；单元，所述电源连接单元是所述单元在第一方向上的第一邻近单元，其中，所述单元还包括：鳍结构；以及中间鳍结构连接金属轨道，布置在所述鳍结构上面的中间鳍结构连接金属层中，所述中间鳍结构连接金属轨道连接至所述鳍结构；以及第一中间栅极连接金属轨道，在所述第一方向上延伸且布置在所述中间鳍结构连接金属层上面的中间栅极连接金属层中，其中，所述第一中间栅极连接金属轨道连接至所述单元中的所述中间鳍结构连接金属轨道且连接至所述电源连接单元中的所述第一电源端子。在一些实施例中，所述单元还包括：多个金属轨道，布置在所述中间栅极连接金属层上面的第一金属(M1)层中，其中无电源端子连接至所述多个金属轨道。在一些实施例中，所述多个金属轨道互相平行且在所述第一方向上延伸。在一些实施例中，所述单元和所述电源连接单元都在垂直于所述第一方向的第二方向上具有单元高度，所述多个金属轨道包括五个金属轨道，所述五个金属轨道被配置为适合所述单元高度并符合预定最小金属间距(MMP)要求。在一些实施例中，所述第一中间栅极连接金属轨道通过垂直互连通道(VIA)连接至所述第一电源端子。在一些实施例中，所述第一中间栅极连接金属轨道位于所述单元与所述单元在垂直于所述第一方向的第二方向上的第二邻近单元之间的边界线上方。

本申请的又一些实施例提供了一种制造集成电路上的半导体结构的方法，包括：在衬底上方形成鳍结构；在所述鳍结构上面的中间鳍结构连接金属层中形成中间鳍结构连接金属轨道，所述中间鳍结构连接金属轨道连接至所述鳍结构；以及在所述中间鳍结构连接金属层上面的中间栅极连接金属层中形成第一中间栅极连接金属轨道，所述第一中间栅极连接金属轨道连接至所述中间鳍结构连接金属轨道，其中，所述中间栅极连接金属轨道连接至第一电源端子。在一些实施例中，所述鳍结构和所述第一中间栅极连接金属轨道在第一方向上延伸，且所述中间鳍结构连接金属轨道在垂直于所述第一方向的第二方向上延伸。在一些实施例中，所述中间鳍结构连接金属层和所述中间栅极连接金属层位于第一金属(M1)层下面。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。