具体实施方式

(第1实施方式)

在本说明书中，电连接是指两个以上的元件直接或经由配线和/或元件间接地连接，并且一方的元件的电状态对另一方的元件的电状态产生影响的关系。

本实施例涉及的电子设备100是存储装置，以下对与主机的接口是SAS接口的情况进行说明，但本发明并不限于存储装置的接口，可以应用于需要利用与主机之间的接口进行电压控制的所有电子设备。

首先，对SAS标准进行说明。在表1中示出SAS-2/SAS-3标准中的功率段(powersegment)的P1、P2、P3端子的使用差异。

[表1]

图1A是SAS-2标准的接口的一个例子。图1A的SAS接口的H侧的端子分别连接于主机，D侧的端子分别连接于电子设备(以下，也有时仅称为器件)。在SAS-2标准中，通常在主机与器件连接时，在器件侧P1、P2、P3端子共同地，被输入3.3V(或0V)的电源电压。但是，即使在SAS-2标准的系统中，在2.5英寸/3.5英寸的HDD中也很少需要3.3V电源输入，在以2.5英寸/3.5英寸的HDD为对象的系统中也有时按供应商(vendor)独特规格使用P1、P2、P3端子。

图1B是SAS-3标准的接口的一个例子。在SAS-3标准中，在器件侧P1、P2端子共同地连接，而P3端子独立，并且能够作为电源禁用端子(以下为PD端子)使用。另外，主机的启动器(Initiator)能够向P1、P2端子分配供应商独特的规格，能够向P3端子分配电源禁用信号(以下为PD信号)或供应商独特的规格。输入至P1端子、P2端子、P3端子的电压表现为P1电压、P2电压、P3电压。

在SAS-3的标准中追加了将在SAS-2标准中不被支持的P3端子用作器件的电源控制信号的电源禁用功能(以下为PD功能)。该功能是器件基于从主机的启动器发送给P3端子的PD信号而使电源输入接通(ON)/断开(OFF)的功能。由此，在产生了以器件的软件为起因的问题时，主机能够通过对器件的电源进行接通/断开控制而强制地对器件进行初始化，并尝试从所述问题的修复。

接着，在表2中示出具有PD功能的SAS-3标准的P3端子的电压规格。

[表2]

(最小值包括该值(≤)，最大值不包括该值(＞))

此后，将PD信号(P3电压)的电压小于0.7V的状态表示为低(Low)，将为2.1V以上的状态表示为高(High)来进行说明。根据表2可知下述的内容。若PD信号(P3电压)为低(小于0.7V)，则器件的电源被接通。若PD信号(P3电压)为高(为2.1V以上)，则器件的电源被断开。另一方面，在PD信号(P3电压)既不适用于低也不适用于高(为0.7V以上且小于2.1V)的情况下，无法确定器件的电源是接通还是断开，电源状态成为未定义。

图1C是示出在SAS-3标准中分配给P3端子的电源禁用功能的一安装例的框图。从主机供给的+12V和+5V的电源电压经由电子熔丝(以后，标记为EFUSE)37、38向器件的电源电路供给。在PD信号(P3电压)为高(为2.1V以上)的情况下，EFUSE37、38切断，不向电源电路供给+12V和+5V的电源电压。在P3端子为低(为0.7V以下)的情况下，EFUSE37、38连接，向电源电路供给+12V和+5V的电源电压。在该安装例中，在按照以往的SAS-2标准向P3端子供给了3.3V的系统中，由于分配给P3端子的PD信号为高，所以SAS-3标准的器件不被供给电源而不启动。

这样，在SAS-3标准中若P3端子不是低(小于0.7V)则器件无法启动，所以SAS-3标准的器件失去了与应用了以往的SAS-2标准的系统的兼容性。因此，需要根据器件作为能够应对于SAS-2标准、SAS-3标准中的哪一个的产品，按每个标准分别独立设计、制造及销售。若是与遵循SAS-2标准的系统具有兼容性的SAS-3标准的器件，则不需要按每个标准设计、制造及销售，因此能够汇集整体成本，实现低成本化。

SAS-3标准的器件例如在遵循了SAS-2标准的系统中，能够基于P1/P2端子的电压使场效应晶体管(Field Effect Transistor，以下为FET)进行动作，使PD功能无效，并且与P3端子的输入无关地从SAS-2标准的主机接受电源供给。但是，在器件连接于独特规格的SAS-2标准主机或SAS-3标准主机的情况下，通过向P1/P2端子输入供应商独特规格的电压(供应商设定电压)，FET的导通/截止动作有时会变得不稳定。在该情况下，该器件在遵循了独特规格的SAS-2标准的系统中，有可能无法使PD功能无效化而无法启动。另外，该器件在遵循SAS-3标准的系统中，有可能无法使用PD功能。

图2是示出第1实施方式涉及的能够连接于SAS-2标准的主机的电子设备100的电源禁用电路(以下为PD电路)1的安装例的框图。第1实施方式的PD电路1在遵循了SAS-2标准的系统中，能够基于P1/P2端子的电压而使PD功能无效化并接受+12V和+5V的电源电压的供给。进而，PD电路1通过利用基于多个电阻的电阻分压和一次性可编程熔丝(One TimeProgramable Fuse)(以下为OTPF)来调整从P1/P2端子向FET供给的电压电平，从而能够避免FET的动作变得不稳定的情况。

此外，电压是指在各节点出现的电位，而在本说明书中，为了便于说明，利用以GND电位为基准的各节点的电位的含义来表现电压。

在图2中例示性地示出主机与电子设备100之间的SAS-3标准的接口40包括+12V、+5V的电源端子、P1、P2、P3端子、以及信号端子SIG(各电源端子、信号端子用一个来表示，实际上为多个)。除了上述的端子以外，还具有接地端子等。从主机供给的+12V和+5V的电源电压分别经由后述的EFUSE37、38向电源电路41供给。电源电路41包括DC/DC转换器等，从+12V、+5V生成预定的动作电压，并向以控制器42为首的电子设备100的各电路供给动作电压。控制器42控制向硬盘、闪存等存储介质43的数据的写入、从存储介质43的数据的读出。来自主机的控制信号和/或读/写等命令等经由SAS接口的信号端子SIG向控制器42供给。P1端子连接于P2端子。

在P1/P2端子及P3端子与电源电路41之间设置有由EFUSE37、38、第1分压部2、第2分压部3、第1FET35以及第2FET36构成的PD电路1。PD电路1基于所供给的P1/P2电压，使PD功能有效化或无效化。PD电路1在PD功能有效时，基于经由P3端子从主机供给的PD信号，控制向电子设备100的电源供给。

第1分压部2具有电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电容器21、第1OTPF31以及第2OTPF32。第1分压部2通过与各OTPF的写入状态相应的电阻分压，将P1/P2电压转换为不同的电压电平。电压电平被转换后的P1/P2电压向第1FET35的栅极输入。

第1OTPF31和第2OTPF32是一次性可编程熔丝(One Time Programable Fuse)。OTPF具有两个端部。OTPF的一端与另一端之间通常处于连接状态，一旦被编程(写入)便成为切断状态，无法返回到连接状态。OTPF设置于片上系统(SoC：System-on-a-chip)30上，例如能够通过电子设备100所具有的固件而被编程。

电阻R1、电阻R2、电阻R3以及电阻R4在P1/P2(共同)端子与基准电位GND之间依次电串联连接。电阻R5与第1OTPF31电串联连接，并且它们与电阻R2电并联连接。电阻R6与第2OTPF32电串联连接，并且它们与电阻R3电并联连接。电阻R2与电阻R3之间的节点电连接于第1FET35的栅极。电容器21的一端电连接于电阻R2与电阻R3之间的节点，另一端电连接于基准电位GND。

第2分压部3具有电阻R7、电阻R8、电阻R9、电容器22以及电容器23。第2分压部3通过电阻分压将P3电压(PD信号)转换为不同的电压电平并向第2FET36的栅极输出。电阻R7和电阻R8在P3端子与基准电位GND之间依次电串联连接。电阻R9的一端电连接于电阻R7与电阻R8之间的节点，另一端电连接于第2FET36的栅极。电容器22的一端电连接于电阻R7与电阻R8之间的节点，另一端电连接于基准电位GND。电容器23的一端电连接于电阻R9与第2FET36的栅极之间的节点，另一端电连接于基准电位GND。

此外，电容器21、22、23与电连接的电阻构成低通滤波器。

第1FET35和第2FET36例如是P型MOSFET。若向第1FET35和第2FET36的栅极输入Von以上的电压，则源极-漏极之间导通。若向第1FET35和第2FET36的栅极间输入Voff以下的电压，则源极-漏极之间成为非导通。若向第1FET35和第2FET36的栅极输入小于Von且为VOff以上的电压，则源极-漏极之间的导通状态不稳定，有时导通有时成为非导通。由于需要判断是否向P1/P2端子输入了通常的SAS-2标准的电源(3.3V或0V)而使PD功能无效化，所以在第1FET35和第2FET36中使用Von＜3.3V且0＜Voff的MOSFET。

第1FET35的源极电连接于基准电位GND。第1FET35的漏极电连接于电阻R7与电阻R9之间的节点。

第2FET36的源极电连接于基准电位GND。第2FET36的漏极电连接于EFUSE37、38的控制端子。第2FET36的栅极电压由通过第2分压部3的电阻分压而转换为不同的电压电平的P3电压(PD信号)、和第1FET35的动作而被决定。

第2FET36在第1FET35导通了时，栅极被输入基准电位(0V)，与P3电压的值无关地截止。此时，PD功能成为无效。第2FET36在第1FET35截止了时，根据P3电压的值来控制导通/截止。此时，PD电路1的PD功能成为有效。

在第2FET36导通了时，EFUSE37、38的控制端子与基准电位GND之间成为非导通状态。就EFUSE37、38而言，控制端子被输入高电平的电压而切断。此时，EFUSE37、38切断向电源电路41的+12V、+5V电源电压的供给。

在第2FET36截止了时，EFUSE37、38的控制端子与基准电位GND之间成为导通了的状态。就EFUSE37、38而言，控制端子被输入低电平的电压而连接。此时，EFUSE37、38向电源电路41供给+12V、+5V电源电压。

在此，对P1/P2电压、P3电压电平以及向电源电路41的电源供给状态与各OTPF的连接状态的关系进行说明。

使用小写字母r将电阻R1～电阻R9的电阻值标记为r₁～r₉。在r之后排列合成后的电阻的编号来表示合成电阻的电阻值。例如，电阻R1、R2、R5的合成电阻的电阻值标记为r_1、2、5。后述的电阻的电阻值也同样地表示。在表3中示出Von、Voff以及各电阻的电阻值的一个例子。为了更好地理解，将在本说明书中使用的Von、Voff以及各电阻的电阻值作为表3中所示的值进行说明。

[表3]

此外，如果没有特别提及，则假设第1OTPF31和第2OTPF32未被编程(写入)，即未被断开来进行以下说明。

(1)在向第1FET35的栅极施加Von以上的电压的情况下

第1FET35导通，电阻R7与电阻R9之间的节点接地。与P3端子的输入无关地，第2FET36的栅极电压成为0V，第2FET36截止。EFUSE37、38通过控制端子被输入0V而连接。向电源电路41供给+12V和+5V的电源电压。将与P3端子的输入无关地向电源电路41供给+12V和+5V的电源电压的情况表现为PD功能的无效化。

在电子设备100连接于SAS-2标准的主机的情况下，向P1/P2/P3端子施加3.3V的电压。3.3V×r_3、4、6/(r_1、2、5+r_3、4、6)≒3.19V＞Von＝2.1V。也就是说，在电子设备100连接于SAS-2标准的主机的情况下，电子设备100能够使PD功能无效化来而接受+12V和+5V的电源电压的供给。

在电子设备100连接于SAS-3标准的主机的情况下，也能够向P1/P2端子和第1FET35的栅极施加任意电平的电压。在电子设备100连接于第1FET35的栅极被输入Von以上的电压的SAS-3标准的主机的情况下，PD功能成为无效。电子设备100无法通过P3端子的PD信号输入来控制向电源电路41的+12V和+5V的电源电压的供给。但是，电源电路41始终被供给+12V和+5V的电源电压，电子设备100能够动作。

(2)在向第1FET35的栅极施加小于Voff的电压的情况下

第1FET35截止，根据P3电压来控制向电源电路41的+12V和+5V的电源电压的供给(使PD功能有效化)。

在PD功能有效且PD信号(P3电压)为低时，第2FET36截止。在EFUSE37、38中，控制端子与基准电位电连接，控制端子被输入低电平的电压，两端连接。由此，向电源电路41供给+12V和+5V的电源。

在PD功能有效且向P3端子输入的PD信号为高时，通过由电阻分压而电压被调整后的PD信号，第2FET36导通。EFUSE37、38通过控制端子被输入高电平的电压而切断。由此，切断向电源电路41的+12V和+5V的电源电压的供给。

此外，不考虑在SAS-3标准中应对PD功能的主机将第2FET36的电源状态成为未定义的电压电平的PD信号向电子设备100的P3端子输入的可能性。

在电子设备100连接于第1FET35的栅极被输入小于Voff的电压的SAS-3标准的主机的情况下，能够正常使用PD功能并进行动作。

(3)在向第1FET35的栅极施加了Voff以上且小于Von的电压的情况下

第1FET35处于有时导通有时截止的不稳定状态。

考虑到通过将P1/P2电压设为供应商设定电压，第1FET35导通或截止，PD电路1成为用户不期望的PD功能有效化/无效化状态的情况。此时，存在以下可能性：通过对第1OTPF31或第2OTPF32进行写入来调整输入至第1FET35的栅极的电压，有可能能够使第1FET35的导通/截止动作反转。若能够使第1FET35的导通/截止动作反转，则有可能能够使PD电路1与用户所期望的PD有效化状态相匹配。

例如，考虑P1/P2电压为Von与Voff的中间程度的1.8V的主机与电子设备100的连接。在未对第1OTPF31、第2OTPF32写入时，向第1FET35输入1.8V×r_3、4、6/(r_1、2、5+r_3、4、6)≒1.74V。

此时，在违反用户的意图而PD功能无效化的情况下，对第1OTPF31进行写入。电阻R5不参与电阻分压，输入至第1FET35的栅极的电压减少至1.8V×r_3、4、6/(r_1、2+r_3、4、6)≒1.71V。

通过使输入至第1FET35的栅极的电压变小，第1FET35从导通切换为截止，有可能能够使PD功能有效化。

例如，在SAS-3标准的系统中，在P1/P2电压高的情况下，使PD功能无效化。此时，通过对第1OTPF31进行写入，有可能能够使用PD功能。

另外，在向P1/P2端子输入1.8V，违反用户的意图而PD功能有效化的情况下，对第2OTPF32进行写入。电阻R6不参与电阻分压，输入至第1FET35的栅极的电压增加至1.8×r_3、4/(r_1、2、5+r_3、4)≒1.76V。通过使输入至第1FET35的栅极的电压变大，第1FET35从截止切换为导通，有可能能够使PD功能无效化。

例如，在以独特规格使用P1、P2、P3端子的SAS-2标准的系统中，在P1/P2电压低且P3电压高的情况下，使PD功能有效化。在该系统中，由于第2FET36导通，所以不向电源电路41供给+12V和+5V的电源电压。此时，通过对第2OTPF32进行写入，第1FET35从截止切换为导通，有可能能够使有效的PD功能无效化。也就是说，在以独特规格使用P1、P2、P3端子的SAS-2标准的系统中，能够向电子设备100供给+12V和+5V的电源电压的可能性变高。

此外，能够通过对第1OTPF31和第2OTPF32这两方进行写入来调整输入至第1FET35的栅极的电压。根据各电阻的电阻值的关系，在对两方进行了写入的情况下的、输入至第1FET35的栅极的电压也有时比两方均未被写入的情况下的、输入至第1FET35的栅极的电压或大或小。

图3是将比较例的PD电路5安装于电子设备200的框图。比较例的PD电路5与第1实施方式的PD电路1的第1分压部2的构成不同。电子设备200是具有与应用了SAS-2标准的系统的兼容性的SAS-3标准的存储装置。此外，在实施方式的比较例的说明中，对与第1实施方式同样的构成标注相同的标号而省略说明。

比较例的第1分压部4具有电阻R10、电阻R11以及电容器21。就电阻R10而言，将一端与P1/P2端子电连接，将另一端与第1FET35的栅极电连接。就电阻R11而言，将一端与电阻R10的另一端电连接，将另一端电连接于基准电位GND。就电容器21而言，将一端与电阻R10的另一端电连接，将另一端电连接于基准电位GND。

对P1/P2电压及P3电压的电压电平、和比较例的PD电路5的动作进行说明。

在此，假设电阻R10的电阻值r10＝r_1、2、5，并且电阻R11的电阻值r₁₁＝r₃、_4、6来进行说明。也就是说，在比较例的第1分压部4中，输入至P1/P2端子的电阻分压与未对第1OTPF31和第2OTPF32进行写入的第1分压部2同样。

第1分压部4通过电阻分压将P1/P2电压转换为不同的电压电平。电压电平被转换后的P1/P2电压向第1FET35的栅极输入。比较例的PD电路5在向第1FET35的栅极施加小于Voff或Von以上的电压的情况下，进行与未对第1OTPF31和第2OTPF32进行写入的第1实施例的PD电路1相同的动作。也就是说，电子设备100能够通过PD电路5而在通常的SAS-2标准系统中向电源电路41供给电源。

在向第1FET35的栅极输入了Voff以上且小于Von的电压的情况下，第1FET35的导通/截止状态变得不稳定。由此，PD电路5有可能成为用户不期望的PD功能有效化/无效化状态。在比较例中，根据P1/P2电压将第1FET35的栅极的输入电压决定为一个值。

在比较例中，在电子设备200成为了用户不期望的PD功能有效化/无效化状态的情况下，为了使PD功能有效化/无效化状态反转，需要变更主机的电压规格、或者变更第1分压部4的电阻R10、电阻R11的电阻值。然而，通常难以根据电子设备200的状态来变更主机的电压规格。另外，由于根据供应商环境来变更第1分压部4的设计会对通常的设计、开发及制造成本进一步产生追加成本，所以对于器件制造来说并不优选。

另一方面，在本实施方式的电子设备100成为了用户不期望的PD功能有效化/无效化状态的情况下，通过对第1OTPF31和第2OTPF32进行写入，能够使第1FET35的动作反转而与用户所期望的动作状态(PD功能有效状态)相匹配。对于第1OTPF31和第2OTPF32的写入，不需要进行设计变更，在PD电路1成为了用户不期望的PD功能有效化/无效化状态时，期待减少进行应对所需的成本。

另外，在未对第1OTPF31和第2OTPF32进行写入的情况下，PD电路1能够进行与比较例的PD电路5同样的电阻分压。因此，在电子设备100中，能够将PD电路5置换为PD电路1，能够增加比较例的电子设备200能够应对的规格的SAS-2标准和SAS-3标准的系统。

图4是将第1实施方式的变形例的PD电路6安装于电子设备101的框图。与第1实施方式的第1分压部2相比，不同之处在于，PD电路6的第1分压部7在未设置电阻R5、R6。

在第1实施方式中，第1OTPF31与电阻R2电并联连接。第2OTPF32与电阻R3电并联连接。

在第1实施方式的比较例中，在未对第1OTPF31和第2OTPF进行写入时，通过电阻R1、R4对P1/P2电压进行电阻分压。例如，在P1/P2电压为1.8V时，向第1FET35的栅极输入1.8V×r₄/(r₁+r₄)≒1.74V。

当对第1OTPF31进行写入时，P1/P2电压通过电阻R1、R2、R4进行电阻分压。向第1FET35的栅极输入1.8V×r₄/(r_1、2+r₄)≒1.64V。这样，当对第1OTPF31进行写入时，能够减小输入至第1FET35的栅极的电压。

当对第2OTPF32进行写入时，P1/P2电压通过电阻R1、R3、R4进行电阻分压。向第1FET35的栅极输入1.8V×r_3、4/(r₁+r_3、4)≒1.78V。这样，当对第2OTPF32进行写入时，能够增大输入至第1FET35的栅极的电压。

这样，变形例的PD电路6与PD电路1同样地，通过对第1OTPF31和第2OTPF32进行写入，有可能能够使第1FET35的动作反转而与用户所期望的动作状态(PD功能有效状态)相匹配。

如以上所说明的那样，第1实施方式和变形例所示的SAS-3标准的电子设备具有PD电路。PD电路具有第1分压部2、第2分压部3、第1FET35、第2FET36以及EFUSE37、38。第1分压部具有电连接于P1/P2端子与基准电位GND之间的电阻、和OTPF，并且将P1/P2电压转换为与OTPF的写入状态相应的不同的电压电平并向第1晶体管35的栅极输出。第1FET35根据向栅极的输入而动作，切换PD功能的有效化/无效化。第2FET36在第1FET导通的情况下与P3电压无关地截止，在所述第1晶体管截止且P3电压为低的情况下截止，在所述第1晶体管截止且P3电压为高的情况下导通。若第2FET36截止，则EFUSE37、38向电源电路41供给电源，若第2FET36导通则切断向电源电路41的电源供给。

在向P1/P2端子输入了供应商的独特规格的电压，并且向第1FET35的栅极输入了导通/截止不稳定的电平的电压的情况下，PD电路可以采取用户不期望的PD功能有效化/无效化状态。此时，通过对第1OTPF31和第2OTPF32进行写入，有可能能够使第1FET35的动作反转而与用户所期望的PD功能有效化/无效化状态相匹配。

第1实施方式和变形例的电子设备通过由PD电路基于P1/P2电压使PD功能有效化或无效化，具有通常的旧标准(SAS-2标准)系统、对应于电源禁用功能的新标准(SAS-3标准)系统以及具有独特规格的新旧标准系统之间的兼容性。以上，对本发明的实施方式进行了说明，但这些实施方式是作为例子而提示出的，并非意在限定发明的范围。这些新颖的实施方式可以以其他各种各样的方式实施，在不脱离发明的要旨的范围内可以进行各种省略、替换、变更。这些实施方式包含于发明的范围和/或要旨中，并且包含于在权利要求书所记载的发明及与其等同的范围内。