具体实施方式

正如背景技术所述，现有半导体结构不能满足工艺需求，以下结合附图进行详细说明。

图1是一种半导体结构的结构示意图。

请参考图1，一种半导体结构，包括：基底100，所述基底100包括第一区I和第二区II；位于第一区I上的第一鳍部结构110和横跨所述第一鳍部结构110的第一栅极结构120，所述第一鳍部结构110包括若干沿基底100表面法线方向排列且相互分立的第一纳米线111；位于第二区II上的第二鳍部结构130和横跨所述第二鳍部结构130的第二栅极结构140，所述第二鳍部结构140包括若干沿基底100表面法线方向排列且相互分立的第二纳米线131；位于第一区I上第一鳍部结构110延伸方向两侧的第一源漏掺杂层160；位于第二区II上第二鳍部结构140延伸方向两侧的第二源漏掺杂层170。

上述结构中，所述第一纳米线111用于提供沟道，所述第二纳米线131用于提供沟道，且所述第一栅极结构120环绕所述第一纳米线111，所述第二栅极结构140环绕所述第二纳米线131，从而第一区I上的器件为沟道栅极环绕结构晶体管，在第二区II上的器件为沟道栅极环绕结构晶体管，使得形成的半导体结构的栅控能力增强。

然而，由于第一鳍部结构110中的第一纳米线111的数量和第二鳍结构130的第二纳米线131的数量是相同，因此，在第一区I上的半导体器件具有的沟道数量，与第二区II上的半导体器件具有的沟道数量相同，所述半导体结构不能满足具体的工艺要求。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：刻蚀一个或若干所述第一初始纳米线，在所述第一初始纳米线的一侧或两侧侧壁形成凹槽；形成所述凹槽之后，去除所述第一伪栅极结构两侧的第一初始鳍部结构，在第一区上形成第一鳍部结构，使所述第一初始纳米线形成第一纳米线，所述第一鳍部结构延伸方向两侧具有第一源漏开口，所述第一源漏开口侧壁暴露出所述凹槽，且所述凹槽所在的第一纳米线的侧壁相对凹槽底部的第一纳米线侧壁凹陷；在所述凹槽内形成隔离结构，所述隔离结构位于一个或若干第一纳米线和第一源漏开口之间。所述方法能够实现改变半导体器件中的沟道数量的需求。

图2至图15是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。

请参考图2和图3，图3为图2沿A-A1切线和A2-A3切线的截面示意图，提供基底200，所述基底200包括第一区I和第二区II，所述第一区I上具有第一初始鳍部结构210，所述第一初始鳍部结构210包括若干沿基底200表面法线方向重叠的第一牺牲层211和位于第一牺牲层211表面的第一初始纳米线212。

在本实施例中，所述第二区II的基底200上具有第二初始鳍部结构220，所述第二初始鳍部结构220包括若干沿基底200表面法线方向重叠的第二牺牲层221和位于第二牺牲层221表面的第二初始纳米线222。

所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述第一初始鳍部结构210顶部表面和第二初始鳍部结构220顶部表面还具有第一保护层213。

所述第一初始鳍部结构210和第二初始鳍部结构220的形成方法包括：在所述基底200上形成鳍部材料膜(图中未示出)，所述鳍部材料膜包括若干沿基底200表面法线方向重叠的牺牲材料膜和位于所述牺牲材料膜表面的纳米材料膜；在所述鳍部材料膜表面形成保护膜；在所述保护膜表面形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜和保护膜，直至暴露出基底200表面，使保护膜形成第一保护层213，在第一区I上形成第一牺牲层211和位于第一牺牲层211表面的第一初始纳米线212，在第二区II上形成第二牺牲层221和位于第二牺牲层212表面的第二初始纳米线222。

所述第一保护层213的作用在于，保护所述第一初始鳍部结构210和第二初始鳍部结构220表面，避免受到后续工艺的影响，导致消耗第一初始鳍部结构210和第二初始鳍部结构220。

所述第一保护层213的材料和鳍部材料膜的材料不同。

所述第一保护层213的材料包括：氧化硅或氮化硅

在本实施例中，所述第一保护层213的材料为氮化硅。

请继续参考图2和图3，形成所述第一初始鳍部结构210和第二初始鳍部结构220之后，在所述基底200表面形成绝缘层(图中未标示)，所述绝缘层覆盖所述第一初始鳍部结构210和第二初始鳍部结构220的侧壁表面，且所述绝缘层的顶部表面低于所述第一初始鳍部结构210和第二初始鳍部结构220的顶部表面。

所述绝缘层用于实现不同器件之间的电隔离。

请参考图4和图5，图4为在图2基础上的示意图，图5为在图3基础上的示意图，在所述第一区I上形成横跨所述第一初始鳍部结构210的第一伪栅极结构230。

在本实施例中，所述半导体结构的形成方法还包括：在所述第二区II上形成横跨所述第二初始鳍部结构220的第二伪栅极结构240。

所述第一伪栅极结构230用于后栅工艺，从而后续形成第一栅极结构；所述第二伪栅极结构240用于后栅工艺，从而后续形成第二栅极结构。

在本实施例中，所述第一伪栅极结构230和第二伪栅极结构240在同一过程中形成。在其他实施例中，所述第一伪栅极结构和第二伪栅极结构先后形成。

所述第一伪栅极结构230和第二伪栅极结构240的形成方法包括：在所述基底200上形成覆盖所述第一初始鳍部结构210和第二初始鳍部结构220表面的伪栅介质膜；在所述伪栅介质膜表面形成伪栅电极膜；图形化层所述伪栅电极膜和伪栅介质膜，直至暴露出绝缘层表面，在所述第一区I上形成横跨所述第一初始鳍部结构210的第一伪栅极结构230，在所述第二区II上形成横跨所述第二初始鳍部结构220的第二伪栅极结构240。

在本实施例中，所述半导体结构的形成方法还包括：在所述第一伪栅极结构230侧壁表面形成第一侧墙231；在所述第二伪栅极结构240侧壁表面形成第二侧墙232。

所述第一侧墙231和第二侧墙232用于保护所述第一伪栅极结构230侧壁表面和第二伪栅极结构240侧壁表面，避免后续形成的第一栅极结构和第二栅极结构出现形貌缺陷，影响半导体结构的电学性能。

在本实施例中，所述半导体结构的形成方法还包括：在所述第一伪栅极结构230顶部表面形成第二保护层(图中未示出)；在所述第二伪栅极结构240顶部表面形成第三保护层(图中未示出)。

所述第二保护层和第三保护层用于在后续形成第一源漏掺杂层和第二源漏掺杂层时，保护第一伪栅极结构230顶部表面和第二伪栅极结构240顶部表面，避免后续去除所述第一伪栅极结构230形成第一栅极结构、以及去除第二伪栅极结构240形成第二栅极结构时，对第一栅极结构和第二栅极结构的高度造成影响。

接着，刻蚀一个或若干所述第一初始纳米线212，在所述第一初始纳米线212的一侧或两侧侧壁形成凹槽。

在本实施例中，刻蚀一个所述第一初始纳米线212，在一个所述第一初始纳米线212的一侧形成所述凹槽，具体刻蚀所述第一初始纳米线的过程请参考图6至图9。

请参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，在所述第一初始鳍部结构210、第二初始鳍部结构230和第一伪栅极结构230、以及第二伪栅极结构240上形成掩膜层250，所述掩膜层250内具有掩膜开口251，所述掩膜开口251暴露出第一初始鳍部结构210。

所述掩膜层250作为后续刻蚀第一初始鳍部结构210形成凹槽的掩膜。

在本实施例中，所述掩膜开口251暴露出所述第一初始鳍部结构210的一侧。

具体的，所述掩膜开口251暴露出所述第一初始鳍部结构210远离第二区II的一侧。

所述掩膜层250的材料包括：光阻材料。

由于第二区II的第一伪栅极结构230容易对所述第一初始鳍部结构210一侧造成影响，当所述掩膜开口251暴露出所述第一初始鳍部结构210远离第二区II的一侧，在刻蚀所述一个或若干第一初始纳米线212的过程中，一方面，有利于降低后续形成凹槽的工艺难度，另一方面，不容易对邻近第一区II的第二初始鳍部结构220造成影响，因而，形成的凹槽的形貌较好，从而后续在凹槽内形成的隔离结构的质量得到保证，使得所述隔离结构能够有效对第一源漏掺杂层起到隔离作用，从而在第一区I上和第二区II上形成的半导体器件含有不同的沟道数量，从而能够满足具体的工艺需求。

请参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，以所述掩膜层250为掩膜，刻蚀所述掩膜开口251暴露出的一个或若干第一初始纳米线212，直至暴露出第一牺牲层211表面，在一个或若干所述第一初始纳米线212侧壁形成所述凹槽260。

所述凹槽260为后续形成隔离结构提供空间。

在本实施例中，刻蚀所述一个所述第一初始纳米线212，在一个所述第一初始纳米线212的一侧形成所述凹槽260。

在其他实施例中，还可以刻蚀两个以上所述第一初始纳米线，在两个以上所述第一初始纳米线的一侧形成所述凹槽。

在其他实施例中，还可以刻蚀一个所述第一初始纳米线，在一个所述第一初始纳米线的两侧形成所述凹槽。

在其他实施例中，还可以刻蚀两个以上所述第一初始纳米线，在两个以上所述第一初始纳米线的两侧形成所述凹槽。

刻蚀所述掩膜开口251暴露出的一个或若干第一初始纳米线212的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

刻蚀所述掩膜开口251暴露出的一个或若干第一初始纳米线212的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液包括四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液的浓度为3％～20％。

所述湿法刻蚀工艺为各向同性的刻蚀工艺，使得形成的凹槽260在沿第一初始鳍部结构210延伸方向也被刻蚀，即，位于第一伪栅极结构230底部的第一初始鳍部结构210被刻蚀，有助于后续刻蚀第一初始纳米线212形成第一纳米线时，使得后续凹槽260所在的第一纳米线侧壁相对于相对凹槽260底部的第一纳米线侧壁凹陷。

具体的，在本实施例中，所述凹槽260所在的第一初始纳米线212的侧壁相对于第一侧墙231侧壁凹陷。

在本实施例中，形成所述凹槽260之后，去除所述掩膜层250。

请参考图10，图10为在图8基础上的示意图，形成所述凹槽260之后，去除所述第一伪栅极结构两侧230的第一初始鳍部结构210，在第一区I上形成第一鳍部结构(图中未标示)，使所述第一初始纳米线212形成第一纳米线216，所述第一鳍部结构延伸方向两侧具有第一源漏开口241，所述第一源漏开口241侧壁暴露出所述凹槽260，且所述凹槽260所在的第一纳米线216的侧壁相对凹槽260底部的第一纳米线216侧壁凹陷。

在本实施例中，所述半导体结构的形成方法还包括：去除所述第二伪栅极结构240两侧的第二初始鳍部结构220，使所述第二初始纳米线222形成第二纳米线226，在第二区II上形成第二鳍部结构(图中未示出)，所述第二鳍部结构延伸方向两侧具有第二源漏开口242。

所述第一源漏开口241用于为后续形成第一源漏掺杂层提供空间，所述第二源漏开口242用于为后续形成第一源漏掺杂层提供空间。

在本实施例中，所述第一源漏开口241和第二源漏开口232在同一过程中形成。

在本实施例中，具体地，分别以所述第一伪栅极结构221和第二伪栅极结构222为掩膜，刻蚀所述第一初始鳍部结构210形成第一鳍部结构，在所述第一鳍部结构内形成所述第一源漏开口241，刻蚀所述第二初始鳍部结构220形成第二鳍部结构，在所述第二鳍部结构内形成所述第二源漏开口242。

在本实施例中，所述第一源漏开口241和第二源漏开口232相邻且连通。

在其他实施例中，所述第一源漏开口和第二源漏开口还可以不相邻。

刻蚀所述第一初始鳍部结构210和第二初始鳍部结构220的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

在本实施例中，刻蚀所述第一初始鳍部结构210和第二初始鳍部结构220的工艺为干法刻蚀工艺，所述干法刻蚀工艺有利于形成形貌较好的第一鳍部结构和第二鳍部结构。

请继续参考图10，形成所述第一源漏开口241和所述第二源漏开口242之后，在相邻第一纳米线216之间形成第一鳍部凹槽218。

在本实施例中，所述半导体结构的形成还包括：在相邻第二纳米线226之间形成第二鳍部凹槽228。

所述第一鳍部凹槽218为后续形成第一隔离层提供空间，所述第二鳍部凹槽228为后续形成第二隔离层提供空间。

所述第一鳍部凹槽218的形成方法包括：刻蚀部分第一牺牲层211以形成第一修正牺牲层215，所述第一修正牺牲层215侧壁相对于第一纳米线216侧壁凹陷，在相邻第一纳米线216之间形成第一鳍部凹槽218。

所述第二鳍部凹槽228的形成方法包括：刻蚀部分第二牺牲层221以形成第二修正牺牲层225，所述第二修正牺牲层225侧壁相对于第二纳米线226侧壁凹陷，在相邻第二纳米线226之间形成第二鳍部凹槽228。

在本实施例中，所述第一鳍部凹槽218和第二鳍部凹槽228在同一过程中形成。

刻蚀部分第一牺牲层211和刻蚀部分第二牺牲层221的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

在本实施例中，刻蚀部分第一牺牲层211和刻蚀部分第二牺牲层221的工艺为湿法刻蚀工艺，有利于刻蚀相邻第一纳米线216之间的第一牺牲层212、以及相邻第二纳米线226之间的第二牺牲层222。

请参考图11，图11为在图10基础上的示意图，在所述凹槽260内形成隔离结构281，所述隔离结构281位于一个或若干第一纳米线216和第一源漏开口241(图10中所示)之间。

在本实施例中，所述半导体结构的形成方法还包括：在所述第一鳍部凹槽218内形成第一隔离层282。

在本实施例中，所述半导体结构的形成方法还包括：在所述第二鳍部凹槽228内形成第二隔离层283。

在本实施例中，所述隔离结构281和所述第一隔离层282、第二隔离层283在同一过程中形成的。

所述隔离结构281和所述第一隔离层282、第二隔离层283的形成方法包括：在所述基底200表面、凹槽260内、第一鳍部凹槽218内、第二鳍部凹槽228内、第一伪栅极结构230顶部表面和侧壁表面、第二伪栅极结构240顶部表面和侧壁表面、以及第一纳米线216和第二纳米线226侧壁表面形成隔离材料膜(图中未示出)；回刻蚀所述隔离材料膜，直至暴露出基底200表面、第一纳米线216侧壁表面、以及第二纳米线216侧壁表面，在所述凹槽260内形成隔离结构281，在所述第一鳍部凹槽218内形成所述第一隔离层282，在所述第二鳍部凹槽228内形成所述第二隔离层283。

所述隔离材料膜的材料为绝缘材料。所述绝缘材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。

在本实施例中，所述隔离材料膜的材料为氮化硅，相应的，形成的隔离结构281、第一隔离层282以及第二隔离层283的材料均匀氮化硅。

请参考图12，图12为在图11基础上的示意图，在所述第一源漏开口241内形成第一源漏掺杂层243，所述第一源漏掺杂层243覆盖所述隔离结构281侧壁表面。

在本实施例中，所述半导体结构的形成方法还包括：在所述第二源漏开242口内形成第二源漏掺杂层244。

在本实施例中，所述第一源漏掺杂层243还覆盖所述第一隔离层282和第一纳米线216侧壁表面；所述第二源漏掺杂层244还覆盖所述第二隔离层283和第一纳米线226侧壁表面。

具体的，形成所述隔离结构281、第一隔离层282、第二隔离层283之后，通过原位外延生长工艺，在所述第一源漏开口241内形成所述第一源漏掺杂层243，在所述第二源漏开口242内形成所述第二源漏掺杂层244。

所述第一源漏掺杂层243和第二源漏掺杂层244内还掺杂有源漏离子，所述源漏离子包括：P型离子，例如，硼离子或BF²⁺，或者N型离子，包括：磷离子、砷离子或者锑离子。

在第一源漏掺杂层243和第二源漏掺杂层244内掺杂源漏离子的工艺包括：离子注入工艺或者原位掺杂工艺。

通过刻蚀所述一个或者若干第一初始纳米线212，在第一区I上所述第一初始纳米线212一侧或两侧侧壁形成凹槽260；在所述第一鳍部结构延伸方向两侧形成第一源漏开口241，所述第一源漏开口241侧壁暴露出所述凹槽260，且所述凹槽260所在的第一纳米线216的侧壁相对凹槽260底部的第一纳米线216侧壁凹陷。通过在所述凹槽260内形成隔离结构281，所述隔离结构281位于一个或者若干的第一纳米线216和第一源漏开口241之间，所述隔离结构281能够对位于第一源漏开口242内的第一源漏掺杂层243和第一纳米线216之间进行有效隔离，使得一个或若干第一纳米线216不能起到为第一源漏掺杂216之间提供沟道的作用，从而能够改变半导体器件中的沟道数量。

与此同时，第二区II上的第二纳米线226均能够起到为第二源漏掺杂层244之间提供沟道的作用，因此，所述第一区I上用于形成半导体器件的沟道数量少于所述第二区II上用于形成半导体器件的沟道数量，即，第一区I上和第二区II上的半导体器件含有不同的沟道数量，从而能够满足具体的工艺需求。

请参考图13，图13为在图12基础上的示意图，在所述基底200上形成介质层290，所述介质层290覆盖所述第一源漏掺杂层243表面、第二源漏掺杂层244表面、第一伪栅极结构以及第二伪栅极结构侧壁表面；在所述介质层290内形成第一栅开口291和第二栅开口292；在所述第一栅开口291暴露出的相邻第一纳米线216之间形成第一附加开口2911；在所述第二栅开口292暴露出的相邻第二纳米线226之间形成第二附加开口2921。

所述第一开口291和第一附加开口2911用于后续形成第一栅极结构，所述第二开口292和第二附加开口2921用于后续形成第二栅极结构。

在所述介质层290内形成第一栅开口291和第二栅开口292的形成方法包括：去出所述第一伪栅极结构230，在所述介质层290内形成所述第一开口291；去除所述第二伪栅极结构240，在所述介质层290内形成所述第二开口292。

在本实施例中，去除所述第一伪栅极结构230和第二伪栅极结构240在同一过程中进行。

去除所述第一伪栅极结构230和第二伪栅极结构240的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。

具体的，所述第一开口291暴露出部分第一鳍部结构的顶部表面和侧壁表面、以及隔离层表面；所述第二开口2921暴露出部分第一鳍部结构的顶部表面和侧壁表面、以及隔离层表面。

所述第一附加开口2911形成方法包括：去除第一开口291暴露出的相邻第一纳米线216之间的第一修正牺牲层215，在相邻第一纳米线216之间形成所述第一附加开口2911。

所述第二附加开口2921的形成方法包括：去除第二开口291暴露出的相邻第二纳米线226之间的第二修正牺牲层225，在相邻第二纳米线226之间形成所述第二附加开口2921。

请参考图14和图15，图14为在图13基础上的示意图，图15和图9的视图方向相同，在所述第一栅开口291和第一附加开口2911内形成第一栅极结构293，所述第一栅极结构293环绕各所述第一纳米线216；在所述第二栅开口292和第二附加开口2921内形成第二栅极结构294，所述第二栅极结构294环绕各所述第二纳米线226。

在本实施例中，所述第一栅极结构293和第二栅极结构294在同一过程中形成。

所述第一栅极结构293和第二栅极结构294的形成方法包括：在所述第一开口291和第二开口292内、第一附加开口2911表面和第二附加开口2921表面、以及介质层290表面形成栅介质膜(图中未示出)；在所述栅介质膜表面形成栅电极膜(图中未示出)，所述栅电极膜填充满所述第一开口291和第二开口292、以及第一附加开口2911和第二附加开口2921；平坦化所述栅电极膜和栅介质膜，直至暴露出介质层290表面，使栅介质膜形成栅介质层，使栅电极膜形成栅电极层，在所述第一开口291和第一附加开口2911内形成所述第一栅极结构293，在所述第二开口292和第二附加开口2921内形成所述第二栅极接哦古294。

所述第一侧墙231位于所述第一栅极结构293两侧侧壁。

所述第二侧墙232位于所述第二栅极结构294两侧侧壁。

相应的，本发明实施例提供一种半导体结构，请继续参考图11，包括：基底200，所述基底200包括第一区I和第二区II；位于第一区I上的第一鳍部结构，所述第一鳍部结构包括若干沿基底200表面法线方向排列且相互分立的第一纳米线216；位于第一区I上横跨所述第一鳍部结构的第一栅极结构293，所述第一栅极结构293两侧的第一鳍部结构内具有第一源漏开口241(图10中所示)，一侧或两侧所述第一源漏开口241侧壁具有凹槽260(图10中所示)，所述凹槽260暴露出一个或者若干第一纳米线216侧壁表面，且所述凹槽260所在的第一纳米线216的侧壁相对凹槽260底部的第一纳米线216侧壁凹陷；位于所述凹槽260内的隔离结构281。

由于一侧或两侧的所述第一源漏开口241侧壁具有凹槽260，所述凹槽260暴露出一个或者若干第一纳米线216侧壁表面，且所述凹槽260所在的第一纳米线216的侧壁相对凹槽260底部的第一纳米线216侧壁凹陷，同时，所述第一源漏开口241暴露出凹槽260侧壁。所述第一源漏开口241内具有第一源漏掺杂层243，所述凹槽260内具有隔离结构281，即，所述隔离结构281位于第一源漏掺杂层243和第一纳米线216，从而所述隔离结构281能够对第一源漏掺杂层243和第一纳米线216之间进行有效隔离，使得一个或者若干的第一纳米线216不能起到为第一源漏掺杂243之间提供沟道的作用，从而能够改变半导体器件中的沟道数量。

以下结合附图进行详细说明。

所述第一栅极结构293包括：横跨所述第一鳍部结构的第一栅介质层(图中未示出)、位于第一栅极介质层表面的第一栅电极层第一栅介质层(图中未示出)、以及位于所述第一栅介质层和第一栅电极层侧壁表面的第一侧墙231。

在本实施例中，所述隔离结构281侧壁齐平于所述第一侧墙231侧壁表面。

所述半导体结构还包括：位于第二区II上的第二鳍部结构，所述第二鳍部结构包括若干沿基底200表面法线方向排列且相互分立的第二纳米线226；位于第二区II上横跨所述第二鳍部结构的第二栅极结构294。

所述第二栅极结构294两侧的第二鳍部结构内具有第二源漏开口242。

所述半导体结构还包括：位于第一源漏开口241内的第一源漏掺杂层243，且所述第一源漏掺杂层243覆盖所述隔离结构281侧壁表面；位于第二源漏开口244内的第二源漏掺杂层244。

所述第二栅极结构294包括：横跨所述第二鳍部结构的第二栅介质层(图中未示出)、位于第二栅极介质层表面的第二栅电极层(图中未示出)、以及位于所述第二栅介质层和第二栅电极层侧壁表面的第二侧墙232。

相邻所述第一纳米线216之间具有第一鳍部凹槽218、以及位于第一鳍部凹槽218内的第一隔离层281。

相邻所述第二纳米线226之间具有第二鳍部凹槽228、以及位于第二鳍部凹槽229内的第二隔离层283。

所述半导体结构还包括：位于基底200上的介质层290，所述介质层290内具有第一栅开口291，所述第一栅开口291暴露出部分所述第一鳍部结构的部分顶部表面和侧壁表面；所述第一栅极结构293位于所述第一栅开口291内。

所述介质层290-内还具有第二栅开口292，所述第二栅开口292暴露出部分所述第二鳍部结构的部分顶部表面和侧壁表面；所述第二栅极结构294位于所述第二栅开口292内。

所述半导体结构还包括：位于相邻第一纳米线216之间的第一附加开口2911，所述第一栅开口291暴露出所述第一附加开口2911；所述第一栅极结构293还位于第一附加开口2911内，且所述第一栅极结构293环绕各所述第一纳米线216。

所述半导体结构还包括：位于相邻第二纳米线226之间的第二附加开口2921，所述第二栅开口292暴露出所述第二附加开口2921；所述第二栅极结构294还位于所述第二附加开口2921内，且所述第二栅极结构294环绕各所述第二纳米线226。

进一步，第二区II上的第二纳米线226均能够起到为第二源漏掺杂层244之间提供沟道的作用，因此，所述第一区I上用于形成半导体器件的沟道数量少于所述第二区II上用于形成半导体器件的沟道数量，即，第一区I上和第二区II上的半导体器件含有不同的沟道数量，从而能够满足具体的工艺需求。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。