本文论述用于预防高压(HV)移位器中的晶体管降级以将输入电压传送到例如全局字线的存取线的系统及方法。存储器装置的实施例包括存储器单元及HV移位器电路,所述HV移位器电路包含信号传送电路以及第一HV控制电路及第二HV控制电路。所述信号传送电路包含用于将高压输入传送到存取线的P沟道晶体管。所述第一HV控制电路将偏压电压耦合到所述P沟道晶体管达第一时段,且所述第二HV控制电路在所述第一时段之后将应力消除信号耦合到所述P沟道晶体管达第二时段以减少所述P沟道晶体管的降级。所述经传送高压可用于对所述存取线充电以选择性读取、编程或擦除存储器单元。

本发明公开了一种闪存及通过电压的控制方法。闪存包括多个存储单元串以及通过电压产生器。各存储单元串具有多个存储单元。通过电压产生器用以提供通过电压至选中存储单元串的多个未选中存储单元的多条字线。其中,在读取操作时,通过电压产生器使通过电压在第一时间点由第一电压上升,并在第二时间点上升至第二电压。其中上述的第二电压小于目标电压乘以预设比例。第一时间点早于选中存储单元串接收的位线电压的启动时间点,第二时间点发生在位线电压的启动时间点。

本申请提出一种存储器、电路、系统、设备及写入方法,该存储器电路系统,包括：呈矩阵排列的多个存储电路,每个存储电路的输入端均分别连接字线、位线、控制栅线以及片选信号线；写放大器电路,其输入端与译码器电路连接,输出端分别与位线和片选信号线连接；控制线产生电路,其输入端与译码器电路连接,输出端分别与字线和控制栅线连接；译码器电路,记载和向写放大器电路或控制线产生电路传输地址信息；综合控制电路,向写放大器电路和控制线产生电路传输控制信号,与译码器电路共同控制字线、位线、控制栅线以及片选信号线,使存储电路连续多次执行写入操作。本申请可以直接写入,无需在写入前进行擦除,从而提高写入速度和EEPROM的存储空间利用率。

在某些方面,一种存储器系统可以包括至少一个存储设备和耦合到该至少一个存储设备的存储控制器。每个存储设备可以包括存储单元阵列和耦合到存储单元阵列的控制逻辑单元。存储控制器和存储设备的控制逻辑单元可以由具有第一预定功耗阈值的第一电源供电。存储设备的存储单元阵列可以由具有第二预定功耗阈值的第二电源供电。存储控制器可以被配置为：维持存储器操作的第一队列,其中第一队列中的存储器操作的执行导致来自第一电源的功耗；维持存储器操作的第二队列,其中第二队列中的存储器操作的执行导致来自第二电源的功耗；单独确定第一队列和第二队列中的后续存储器操作的各自执行是否分别导致对应的第一和第二电源过载；基于该确定,执行第一或第二队列中的不会导致对应的第一或第二电源过载的后续存储器操作；以及基于该确定,将第一或第二队列中的将导致对应的第一或第二电源过载的后续存储器操作延迟。

本申请涉及包括数字线的集成组件。一些实施例包含一种集成组件,所述集成组件具有与感测放大器电路系统耦合的第一数字线。所述第一数字线具有远离所述感测放大器电路系统的第一区域。第二数字线与所述感测放大器电路系统耦合,并且具有远离所述感测放大器电路系统的第二区域。预充电电路系统包含靠近所述第一区域和所述第二区域的一或多个第一均衡晶体管,并且包含靠近所述感测放大器电路系统的第二均衡晶体管。

提供一种半导体装置,该半导体装置包括：第一组,其包括多个第一存储器块；第二组,其包括多个第二存储器块；第一公共源极线,其连接到第一组；第二公共源极线,其连接到第二组；源极线电压提供电路,其提供源极线电压；第一开关,其控制第一公共源极线与源极线电压提供电路之间的连接；以及第二开关,其控制第二公共源极线与源极线电压提供电路之间的连接。当选择第一组的多个第一存储器块中的一个第一存储器块时,第一开关可以接通并且第二开关可以断开。

本文提供了存储器装置及其操作方法。该存储器装置可以包括：存储块；电压发生电路,其被配置为以使用内部电压生成操作电压的第一模式或使用外部电压生成操作电压的第二模式操作,并且将操作电压提供给存储块；以及控制逻辑,其被配置为测量并且存储在第一模式下操作电压上升到目标电平的第一上升时间,并且控制电压发生电路以使得在第二模式下操作电压上升到目标电平的第二上升时间等于或长于第一上升时间。

公开了用于NAND闪速存储器的方法和装置。在实施例中,提供了一种用于对NAND闪速存储器进行编程的方法。该方法包括：在未选位线维持禁止电压的同时,用偏置电压电平对所选存储单元的所选位线进行预上电；将验证电压施加到耦合到所选存储单元的所选字线；以及在第一时间间隔内对耦合到接通单元的所选位线进行放电。该方法还包括：读出所选位线上的读出电压电平；当读出电压电平高于阈值电平时,用禁止电压电平加载所选位线,并且当读出电压电平等于或低于阈值电平时,用编程电压加载所选位线；以及针对各个所选位线重复读出和加载操作。

本申请提供了一种放电电路以及放电控制电路系统。该放电电路包括：共栅输入模块,包括第一输入支路和第二输入支路,其中,第一输入支路的第一端连接至放电电源端,第二输入支路的第一端连接至供电电源端；驱动电流模块,被配置为提供第一驱动电流至第一支路以及提供第二驱动电流至第二支路；第一电阻,连接于供电电源端和放电电源端之间；以及放电开关管,其控制端连接至第一输入支路的第二端,第一端连接至放电电源端,第二端连接至接地端。该放电电流以及放电控制电路系统能够确保供电电源端的器件处于其安全工作区,并且能够避免在放电电源端放电过程中,影响供电电源端的电压稳定性。

本申请案涉及存储器单元编程。方法以及被配置成执行类似方法的设备可包含将多个存储器单元编程到多个数据状态中的特定数据状态；和对于所述多个存储器单元中其目标数据状态高于所述特定数据状态的每一存储器单元：确定被视为足以将所述存储器单元编程到与其相应目标数据状态对应的相应目标阈值电压的编程电压电平的相应指示；和使用多个编程电压电平中与如下所述编程电压电平的所述相应指示对应的编程电压电平进一步编程所述存储器单元：所述编程电压电平被视为足以将所述存储器单元编程到与其相应目标数据状态对应的所述相应目标阈值电压。