具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

请参照图1，图1绘示本发明一实施例的闪存的示意图。闪存100包括通过电压产生器110以及多个如图1绘示的存储单元串MS1。为简化说明的复杂度，图1仅绘出单一个存储单元串MS1。通过电压产生器110用以产生通过电压VPASSR。并在通过电压产生器110读取操作中，提供通过电压VPASSR至选中存储单元串(以存储单元串MS1为例)的多个未选中存储单元(存储单元MC₁～MC_n-1以及MC_m)的多条字线。选中存储单元MC_n的字线则接收对应读取动作的字线电压WL_n。另外，存储单元串MS1中并包括开关SW1、SW2以分别耦接至选择信号SSL以及GSL。

在此请同步参照图1以及图2，其中图2绘示本发明实施例的闪存的电压波形图。在读取操作时，通过电压产生器110使所产生的通过电压VPASSR在第一时间点TP1由第一电压V1上升，并在第二时间点TP2拉升通过电压VPASSR至第二电压V2。其中第二电压V2小于目标电压VTG乘以预设比例RA1。

在本实施例中，第一时间点TP1与选中存储单元MC_n所接收的字线电压WL_n的启动时间点是相同的。第二时间点TP2则与选中存储单元串MS1对应的位线所接收的位线电压VBL的启动时间点相同。也就是说，字线电压WL_n在第一时间点TP1开始被拉升，而位线电压VBL在第一时间点TP1后的第二时间点TP2开始被拉升。

附带一提的，在第一时间点TP1被启动的字线电压WL_n的拉升动作，用以使选中存储单元MC_n字线执行预充电的动作。在位线电压VBL被启动的第二时间点TP2后，选中存储单元MC_n的数据的可感测时间区间TSEN被感测。而在感测时间区间TSEN中，通过电压产生器110可上拉通过电压VPASSR至目标电压VTG。

上述的预设比例RA1可以由设计者依据闪存实际的设计状况来决定，在本发明实施例中，预设比例RA1可以为90％。

本发明实施例中的闪存100可以是与非门(NAND)闪存。在硬件架构上，闪存100可以是二维结构的或者是三维结构的闪存。另外，闪存100可以提供单阶存储单元(Single-level cell,SLC)、多阶存储单元(Multiple-level cell,MLC)、三阶存储单元(Triple-level cell,TLC)、四阶存储单元(Quad-level cell,QLC)或上述的组合。

图3绘示已知与本发明实施例的选中存储单元串与电压波形(通过电压VPASS)的对照图。在已知技术中，通过电压VPASS(如图标中通过电压VPASS波形的虚线部分所示)具有高的上升速度，且通过电压VPASS在感测时间区间TSEN前被拉高至目标电压VTG。本发明实施例的通过电压产生器通过减缓通过电压VPASSR(如图标中通过电压VPASS波形的实线部分所示)的拉升速度，并在感测时间区间TSEN前，不拉升通过电压VPASSR至目标电压VTG，可有效减低通过电压VPASSR对存储单元串通道所产生的影响，并减低位线电压VBL因通过电压VPASSR的上升而产生的抖动现象，降低读取干扰的机率。

请参照图4，图4绘示本发明其他实施例的通过电压的波形图。在本发明实施例中，在读取操作中，通过电压VPASSR的拉升方式可以有很多种。其中，图4中的拉升曲线SR1～SR4分别对应本发明实施例的四种实施方式。

在第一种实施方式中，对应通过电压VPASSR的拉升曲线SR1，通过电压产生器选择字线电压WL_n的启动时间点以作为第一时间点TP1，并在第一时间点TP1使通过电压VPASSR由第一电压V1开始被拉升。通过电压产生器在第二时间点TP2(位线电压VBL的启动时间点)时，并使通过电压VPASSR(第二电压)小于目标电压VTG与预设比例RA1的乘积。

另外，在第二种实施方式中，通过电压VPASSR的拉升曲线SR2(如图标中通过电压VPASSR波形虚线部分)可以区分为两段。其中通过电压产生器选择字线电压WL_n的启动时间点以作为第一时间点TP1，并在第一时间点TP1由第一电压V1开始拉升，并在第三时间点TP3拉升通过电压VPASSR至第三电压V3。接着，通过电压产生器在第三时间点TP3，使通过电压VPASSR由第三电压V3开始被拉升，并在第二时间点TP2，使通过电压VPASSR被拉升至第二电压V2。其中第三电压V3大于第一电压V1，第三电压V3并小于第二电压V2。第三时间点TP3晚于第一时间点TP1，第三时间点TP3并早于第二时间点TP2。

值得一提的，通过电压产生器由第一时间点TP1至第三时间点TP3可通过第一驱动能力拉升通过电压VPASSR，并由第三时间点TP3至第二时间点TP2则可通过第二驱动能力拉升通过电压VPASSR。其中第一驱动能力与第二驱动能力不相同。

另外，在第三种实施方式中，通过电压产生器同样设定字线电压WL_n的启动时间点以作为第一时间点TP1，并在第一时间点TP1开始拉升通过电压VPASSR。依据拉升曲线SR3，通过电压产生器可拉升通过电压VPASSR一段时间后，维持通过电压VPASSR为定值。并使在第二时间点TP2时的电压值小于对应上述多个拉升曲线SR1、SR2的通过电压VPASSR在第二时间点TP2时的电压值，当然也必要小于目标电压VTG与预设比例RA1的乘积。

此外，在第四种实施例中，通过电压产生器并不设定字线电压WL_n的启动时间点以作为用以拉升通过电压VPASSR的启动时间点。而变更设定第一时间点TP1’为在字线WL_n的启动时间点后，且在位线电压VBL的启动时间点(第二时间点TP2)前的时间点为第一时间点TP1’。对应于此，拉升曲线SR4在第一时间点TP1’开始由第一电压V1开始拉升，并在第二时间点TP2时被拉升至小于目标电压VTG与预设比例RA1的乘积的电压值。其中，第一时间点TP1’与字线电压WL_n的启动时间点间具有延迟时间dL1。

附带一提的，上述的延迟时间可以设定在0～71微秒间。另外，在位线电压VBL启动时间点(时间点TP2)后的存储单元串的读取操作至进入感测时间区为0～36微秒。当然，上述的时间范围可以依据内存装置所使用的工艺、工作电压或其他各种变因来进行调整。上述的说明只是说明用范例，不用以限缩本发明的保护范围。

由上述的说明可以得知，本发明实施例中，可以通过不同的方式，来对通过电压VPASSR进行拉升动作。其中，通过电压VPASSR的拉升过程的波形并没有特定的限制，重点在于通过电压VPASSR在位线电压VBL的启动时间点(第二时间点TP2)时需被拉升至小于目标电压VTG与预设比例RA1的乘积的电压值，并借此减小拉升过程对位线电压VBL所造成的干扰。

以下请参照图5A以及图5B，图5A以及图5B分别绘示本发明实施例的通过电压产生器的不同实施方式的示意图。在图5A中，通过电压产生器510包括目标电压产生器511、升压电路512以及开关513。目标电压产生器511用以产生目标电压VTG。在本实施例中，目标电压产生器511可以依据目标电压码DAC[N：0]来决定目标电压VTG的电压值，其中目标电压码的位数可以为1(N＝0)个或多个(N>0)，而目标电压产生器511可以为数字模拟转换器。

升压电路512接收频率信号CLK以及使能信号En。升压电路512可依据使能信号En而被启动，并基于频率信号CLK以针对一参考电压执行泵升(pumping up)动作来产生控制电压VSR。在本实施例中，升压电路512可以为电压泵(charge pump)电路。

开关513可以为一晶体管开关。开关513的一端接收目标电压VTG，开关513的控制端接收控制电压VSR，开关513的另一端则提供通过电压VPASSR。在此请注意，开关513可作为一钳位器(clamper)。在当控制电压VSR小于目标电压VTG加上开关513的阈值电压VTH时，通过电压VPASS可等于控制电压VSR减去开端513的阈值电压VTH。在控制电压VSR大于或等于目标电压VTG与开关513的阈值电压VTH的和后，通过电压VAPSSR等于目标电压VTG。

通过开关513提供的等效电阻，通过电压VPASSR的电压值可以被调整。其中，通过电压VPASSR的电压值与开关513的等效电阻负相关。在当开关513的等效电阻实质上等于0时，通过电压VPASSR可以等于目标电压VTG。

由上述的说明可以得知，升压电路512在闪存执行读取操作时，可随时间提升控制电压VSR的电压值，并借此控制开关513所提供的等效电阻，进以使通过电压VPASSR可随时序逐渐递增。

在图5B中，通过电压产生器520包括目标电压产生器521、升压电路522、开关523、频率调整器525以及频率产生器524。目标电压产生器511用以产生目标电压VTG。与图5A实施例不相同的，升压电路522所接收的频率信号CLK的频率是可以被调整的。其中，频率产生器524用以产生参考频率信号CLK0，频率调整器525则可依据调整信号CS以调整参考频率信号CLK0的频率来产生频率信号CLK。

在本实施例中，频率调整器525可动态的变更频率信号CLK的频率。举例来说明，频率调整器525可针对参考频率信号CLK0进行除频动作来产生频率信号CLK，其中频率调整器525可依据调整信号CS来产生除频信号的除数。在此，调整信号CS是可以动态进行变化的。

通过动态调整频率信号CLK的频率，可使控制电压VSR的递增过程以线性或非线性的变化来进行，并可达成使通过电压VPASSR以一段式或多段式的方式来被拉升。

在另一方面，目标电压产生器522所接收的目标电压码DAC[N：0]也可以在通过电压VPASSR过程中依时序动态调整，并从而调整通过电压VPASSR的上升速度。

以下请参照图6，图6绘示本发明实施例的通过电压产生器的另一实施方式的示意图。在图6中，通过电压产生器600包括数字模拟转换器610。数字模拟转换器610接收电压控制码DAC[N:0]，并转换电压控制码DAC[N:0]以产生作为通过电压VPASSR的输出电压。在此请注意，电压控制码DAC[N:0]会依时序产生多个变化。具体来说明，对应本发明图2的实施例，在第一时间点TP1以及第二时间点TP2间可切分出多个子时间点。电压控制码DAC[N:0]可依序对应上述的多个时间点进行递增。如此一来，数字模拟转换器610可分别在多个时间点，对应递增的电压控制码DAC[N:0]，调高通过电压VPASSR的电压值。

在本发明实施例中，电压控制码DAC[N:0]的递增动作可以是线性的也可以是非线性的。电压控制码DAC[N:0]每次增加的数值可以是固定的，也可以是不固定的，没有特定的限制。另外，子时间点的数量也可以由设计者自行设定，同样没有固定的限制。

以下请参照图7，图7绘示本发明实施例的通过电压产生器的另一实施方式的示意图。通过电压产生器700包括候选电压产生器711以及电压选择器712。候选电压产生器711可产生具有不同电压值的多个候选电压SV1～SVN。并且对应本发明图2的实施例，在第一时间点TP1以及第二时间点TP2间可切分出多个子时间点。电压选择器712则对应多个子时间点，分别选择多个候选电压SV1～SVN以进行输出，并产生通过电压VPASSR。以候选电压SV1<候选电压SV2<…<候选电压SVN为范例，电压选择器712可依时序依序选择候选电压SV1、候选电压SV2、…、候选电压SVN已进行输出，并从而产生依时序被拉升的通过电压VPASSR。

在本实施例中，候选电压产生器711可针对一基准电压进行多段式的分压(通过本领域技术人员所熟知的分压电路)来产生候选电压SV1～SVN。电压选择器712则可以应用本领域技术人员所熟知的电压选择电路来实施，没有特定的限制。

请参照图8，图8绘示本发明实施例的通过电压的控制方法的流程图。其中，步骤S810中，提供通过电压至选中存储单元串的多个未选中存储单元的多条字线。在步骤S820中，则在读取操作时，使通过电压在第一时间点由第一电压上升，并在第二时间点上升至第二电压。其中，上述的第二电压小于目标电压乘以预设比例，第一时间点早于选中存储单元串接收的位线电压的启动时间点，第二时间点发生在位线电压的启动时间点。

关于上述步骤的实施细节，在前述的多个实施例以及实施方式都有详细的说明，以下恕不多赘述。

综上所述，本发明在闪存的读取操作时，在感测时间区间前，通过调整通过电压的上升速率以减低通过电压对位线电压所可能产生的干扰。如此一来，可以降低读取操作时发生的读取干扰现象，降低读取错误的机率。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。