阅读说明：本技术 具有环绕式栅极以及环绕式源极和漏极触点的平面晶体管 (Planar transistor with wrap-around gate and wrap-around source and drain contacts ) 是由 N.尼迪 R.拉马斯瓦米 邓汉威 M.拉多萨夫尔杰维奇 S.达斯古普塔 J.C.罗德 P 于 2020-02-03 设计创作，主要内容包括：本发明的主题是“具有环绕式栅极以及环绕式源极和漏极触点的平面晶体管”。本文中所公开的是IC结构、封装和装置,所述IC结构、封装和装置包含具有环绕式栅极和/或一个或多个环绕式源极/漏极(S/D)触点的平面III-N晶体管。一种示例IC结构包含支承结构(例如衬底)和平面III-N晶体管。晶体管包含：在支承结构之上提供的III-N半导体材料和极化材料的沟道堆叠；在沟道堆叠中提供的一对S/D区；以及在S/D区域之间的沟道堆叠的一部分之上提供的栅极介电材料和栅极电极材料的栅极堆叠,其中栅极堆叠至少部分地环绕沟道堆叠的上部。(The subject of the invention is a "planar transistor with a surrounding gate and surrounding source and drain contacts". Disclosed herein are IC structures, packages, and devices including planar III-N transistors with wrap-around gates and/or one or more wrap-around source/drain (S/D) contacts. An example IC structure includes a support structure (e.g., a substrate) and a planar III-N transistor. The transistor includes: a channel stack of III-N semiconductor material and polarization material provided over the support structure; a pair of S/D regions provided in the channel stack; and a gate stack of gate dielectric material and gate electrode material provided over a portion of the channel stack between the S/D regions, wherein the gate stack at least partially surrounds an upper portion of the channel stack.)

具有环绕式栅极以及环绕式源极和漏极触点的平面晶体管

背景技术

能够在高频和/或高电压应用中使用的固态装置在现代半导体技术中具有极大重要性。例如，射频（RF）集成电路（RFIC）和电源管理集成电路（PMIC）可以是芯片上系统（SoC）实现中的关键功能块。这类SoC实现可见于移动计算平台（诸如智能电话、平板电脑、膝上型电脑、上网本等）中。在这类实现中，RFIC以及PMIC和RFIC是功率效率和形状因素（formfactor）的重要因素，并且与逻辑和存储器电路相比可同样重要或者甚至更加重要。

部分由于其大带隙和高迁移率，基于III-N材料的晶体管（诸如氮化镓（GaN）基晶体管）对高频和高电压应用可以是特别有利的。

具体实施方式

概述

如上所述，基于III-N材料的晶体管具有使其对某些应用特别有利的性质。例如，因为GaN具有比硅（Si，大约1.1电子伏特（eV）的带隙）大的带隙（大约3.4 eV），所以与相似尺寸的Si晶体管相比，预期GaN晶体管在遭受击穿之前耐受更大电场（例如产生于对漏极施加大电压Vdd）。此外，GaN晶体管可有利地采用2D电子气（2DEG）（即，在两个维度自由移动但是在第三个维度被严格限制的一组电子、电子气，例如2D表层电荷（2D sheet charge））作为其输运沟道，从而实现高迁移率而不使用杂质掺杂剂。例如，2D表层电荷可在突变异质结界面处形成，该突变异质结界面通过在GaN上沉积（例如外延沉积）具有比GaN大的自发和压电极化的材料的电荷感应膜而形成（这样的膜一般称为“极化层”）。在III-N材料（诸如GaN）上提供极化层允许形成很高电荷密度，而没有有意添加的杂质掺杂剂，这又实现高迁移率。

尽管有这些优点，但是存在与III-N晶体管关联的一些挑战，这些挑战妨碍其大规模实现。

一个这样的挑战在于III-N晶体管的栅极控制。为了实现所要求的性能，III-N晶体管的栅极长度被极大地缩放（减小）。作为结果，短沟道效应（SCE）开始起作用，使晶体管性能显著降级。对于要求栅极电压始终为正的增强模式装置，此问题可特别严重。SCE引起漏极引入的势垒降低（DIBL），这可使晶体管的阈值电压在充分高的漏极偏置时变为负，从而导致零栅极电压下的泄漏电流（leakage current）。

与III-N晶体管关联的另一个挑战在于S/D触点（即，S/D电极材料）与S/D区（例如晶体管的沟道材料中的高掺杂区）之间的接触电阻。由于寄生效应对短沟道晶体管非常重要，所以对接触电阻的任何改进始终是所希望的。

本文中所公开的是IC结构、封装和装置组合件，它们包含具有环绕式栅极和/或一个或多个环绕式S/D触点的平面III-N晶体管。示例IC结构包含支承结构/材料（其可以是例如衬底、管芯或芯片）并且进一步包含平面III-N晶体管。III-N晶体管包含：在支承结构之上提供的III-N半导体材料和极化材料的沟道堆叠；在沟道堆叠中提供的一对S/D区；以及在S/D区域之间的沟道堆叠的一部分之上提供的栅极介电材料和栅极电极材料的栅极堆叠，其中栅极堆叠至少部分地环绕沟道堆叠的上部。提供至少部分地环绕沟道堆叠的栅极堆叠允许增加栅极堆叠与沟道堆叠的沟道区（即，沟道堆叠的III-N半导体材料中在III-N晶体管的操作期间形成导电沟道的区域）之间的接触面积，这可有利地改进平面III-N晶体管的边缘处的栅极控制。为平面晶体管提供环绕式栅极（即，至少部分地环绕晶体管的沟道堆叠的上部的栅极堆叠）可实现所要求性能，而无需采取与非平面晶体管关联的复杂集成方案。此外，由于环绕式栅极可类似于与诸如FinFET（基于鳍片的场效应晶体管）的非平面晶体管一起使用的三维栅极但是在平面晶体管上，所以它可实现利用III-N沟道堆叠（该III-N沟道堆叠可被成形为岛）的整个***来传导电流并且控制沟道堆叠的边缘处的短沟道损失。为平面晶体管提供作为到S/D区的一个或两个触点的环绕式S/D触点材料（例如至少部分地环绕晶体管的S/D区中的一个或两个S/D区的上部的S/D触点材料）允许增加S/D触点与S/D区之间的接触面积，这可有利地产生改善的接触电阻。

虽然在给定平面III-N晶体管中实现环绕式栅极以及两个环绕式S/D触点两者的方面可存在优点，但是在各个实施例中，平面III-N晶体管可实现：1）如本文中所述的环绕式栅极，但没有环绕式S/D触点；2）如本文中所述的环绕式S/D触点中的一个或多个，但没有环绕式栅极；或者3）如本文中所述的环绕式栅极以及如本文中所述的环绕式S/D触点，但是仅对于S/D区之一来实现。

如本文中所使用的，术语“III-N半导体材料”（下面也简称为“III-N材料”）指一种化合物半导体材料，其具有来自周期表的III族的至少一种元素（例如Al、Ga、In）的第一子晶格以及氮（N）的第二子晶格。如本文中所使用的，术语“III-N晶体管”表示一种装置，其包含作为在晶体管的操作期间在其中形成导电沟道的有源材料（active material）的III-N材料（其可包含一个或多个不同III-N材料，例如在相互之上堆叠的多个不同III-N材料）。

虽然本文中所述的各个实施例可将二维电荷载流子层称作“2DEG”层，但是本文中所述的实施例也可适用于其中可形成2D空穴气（2DHG）而不是2DEG的系统和材料组合。因此，除非另加说明，否则涉及2DEG的实施例同样可适用于而是实现2DHG，这类实施例全部处于本公开的范围之内。此外，虽然本文中所述的各个实施例涉及平面III-N晶体管，但是它们同样可适用于使用除III-N材料之外的半导体材料作为有源材料的晶体管。

本公开的结构、封装、方法、装置和系统中的每个可具有若干新颖方面，其中没有单个方面单独地负责本文中所公开的全部期望属性。在以下描述和附图中陈述本说明书中所述的主题的一个或多个实现的细节。

在以下详细描述中，可使用通常由本领域技术人员用于向其他本领域技术人员传达其工作的实质的术语来描述说明性实现的各个方面。例如，术语“连接”意指连接的事物之间没有任何中间装置的直接电连接或磁连接，而术语“耦合”意指连接的事物之间的直接电连接或磁连接，或者经过一个或多个无源或有源中间装置的间接连接。术语“电路”意指一个或多个无源和/或有源组件，其布置成相互协作以提供期望的功能。如果被使用，则术语“氧化物”、“碳化物”、“氮化物”等指分别含有氧、碳、氮等的化合物。类似地，命名各种化合物的术语指具有化合物内的各个元素的任何组合的材料（例如，“氮化镓”或“GaN”指包含镓和氮的材料，“氮化铝铟镓”或“AlInGaN”指包含铝、铟、镓和氮的材料等等）。此外，术语“高k电介质”指具有比氧化硅高的介电常数（k）的材料，而术语“低k电介质”指具有比氧化硅低的k的材料。术语“基本上”、“靠近”、“近似”、“接近”和“大约”一般指基于如本文中所述或者如本领域中已知的特定值的上下文，处于目标值的+/- 20%之内，优选地处于该目标值的+/- 10%之内。类似地，例如“共面”、“垂直”、“正交”、“平行”或者元件之间的任何其他角度的指示各种元件的方位的术语一般指基于如本文中所述或者如本领域已知的特定值的上下文，处于目标值的+/-5-20%之内。

如本文中所使用的诸如“之上”、“之下”、“之间”和“上”之类的术语指一个材料层或组件相对其他层或组件的相对位置。例如，设置在另一个层之上或之下的一个层可与另一个层直接接触，或者可具有一个或多个中间层。此外，设置在两个层之间的一个层可与这两个层其中之一或两者直接接触或者可具有一个或多个中间层。相比之下，描述为在第二层“上”的第一层指与该第二层直接接触的层。类似地，除非另加明确说明，否则设置在两个特征之间的一个特征可与相邻特征直接接触或者可具有一个或多个中间层。

为了本公开的目的，短语“A和/或B”意指（A）、（B）或者（A和B）。为了本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或者（A、B和C）。术语“之间”在参照测量范围来使用时包含测量范围的边界。如本文中所使用的，标记“A/B/C”意指（A）、（B）和/或（C）。

本描述使用短语“在实施例中”或者“在多个实施例中”，其各自可指相同或不同实施例中的一个或多个。此外，如针对本公开的实施例所使用的，术语“包括”、“包含”、“具有”等是同义的。本公开可使用基于透视的描述，诸如“上方”、“下方”、“顶部”、“底部”和“侧面”；这类描述用来促进讨论，并且不意在限制所公开的实施例的应用。附图不一定按比例绘制。除非另加规定，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示引用相似对象的不同实例，并且不意在暗示这样描述的对象必须在时间上、空间上、等级上或者以任何其他方式处于给定序列中。

在以下详细描述中，参照形成其一部分的附图，在附图中通过图示的方式示出可实践的实施例。要理解，可利用其他实施例，并且可进行结构或逻辑改变，而不背离本公开的范围。因此，不应以限制的意义来理解以下详细描述。为了方便起见，如果用不同字母表示的附图的集合存在（例如图5A-5B），则本文中可在没有所述字母的情况下引用这种集合，例如，如“图5”。附图中，相同参考标号指所示的相同或类似元件/材料，从而除非另加说明，否则在附图之一的上下文中提供的具有给定参考标号的元件/材料的说明可适用于其中可示出具有相同参考标号的元件/材料的其他附图。

附图中，可以用精确直角和直线来示出本文中所述的各种结构、装置和组合件的示例结构的一些示意图示，但是要理解，这类示意图示可能没有反映实际工艺限制，所述实际工艺限制可使得在使用例如扫描电子显微（SEM）图像或透射电子显微（TEM）图像来检查本文中所述的结构中的任何结构时特征看起来不是如此“理想”。在实际结构的这类图像中，可能的处理缺陷也可能是可见的，例如，材料的非完美的直边缘、锥形的通孔或其他开口、角的无意圆化或不同材料层的厚度变化、（一个或多个）结晶区内的偶发螺旋、边缘或组合位错、和/或单个原子或原子簇的偶发位错缺陷。可存在这里未列出但是在装置制作的领域内常见的其他缺陷。

各种操作可以以最有助于理解要求保护的主题的方式依次描述为多个分立的动作或操作。但是，描述的顺序不应当被理解为暗示这些操作一定是依赖顺序的。特别是，这些操作可以不按照呈现的顺序来被执行。所述的操作可按照与所述实施例不同的顺序来被执行。可执行各种附加操作，和/或在附加实施例中可省略所述的操作。

如本文中所述的包含具有环绕式栅极和/或一个或多个环绕式S/D触点的至少一个平面III-N晶体管的各种IC结构可在与IC关联的一个或多个组件中和/或在各种这类组件之间被实现。在各个实施例中，与IC关联的组件包含例如晶体管、二极管、电源、电阻器、电容器、电感器、传感器、收发器、发射器、接收器、天线等。与IC关联的组件可包含安装在IC上、作为IC的组成部分提供的那些组件或者连接到IC的那些组件。IC可以是模拟或者数字的，或者可包含模拟和数字电路的组合，并且可用于多个应用中，诸如微处理器、光电子器件、逻辑块、音频放大器等，这取决于与IC关联的组件。在一些实施例中，如本文中所述的IC结构可被包含在RFIC中，所述RFIC例如可被包含在RF接收器、RF发射器或RF收发器或者任何其他RF装置的与IC关联的任何组件中，所述RF接收器、RF发射器或RF收发器或者任何其他RF装置例如在基站（BS）或用户设备（UE）装置内如用于电信中。这类组件可包含但不限于RF开关、功率放大器、低噪声放大器、RF滤波器（包含RF滤波器的阵列或者RF滤波器组）、上变频器、下变频器和双工器。在一些实施例中，如本文中所述的IC结构可用作用于在计算机中执行一个或多个相关功能的芯片组的部分。

用于III-N晶体管的环绕式栅极和S/D触点方案

图1A-1C提供示出根据本公开的一些实施例的IC结构100的不同截面侧视图，所述IC结构100包含具有环绕式栅极和环绕式S/D触点的平面III-N晶体管102。图1A的截面侧视图是图1A-1C的示例坐标系x-y-z（在图1A-1C的底部示出的坐标系）的x-z平面中的视图，其中沿栅极长度（例如沿图1B和图1C中示出为平面AA的平面）截取截面。图1B的截面侧视图是图1A-1C中所示的示例坐标系的y-z平面中的视图，其中穿过栅极堆叠128的一个示例部分（例如沿图1A中示出为平面BB的平面）截取截面。图1C的截面侧视图是图1A-1C中所示的示例坐标系的y-z平面中的视图，其中穿过S/D触点126的一个示例部分（例如沿图1A中示出为平面CC的平面）截取截面。在图1A-1C的底部的虚线框内提供的图例示出用来指示图1A-1C中示出的元件中的一些元件的一些材料类别的颜色/图案，使得附图不因过多参考标号而混乱。例如，图1A-1C使用不同颜色/图案来标识支承结构108、绝缘体110、III-N材料112、极化材料114、III-N晶体管102的S/D区116、用来实现到各种晶体管端子的触点的导电材料118、栅极介电材料120和栅极电极材料122。

支承结构108可以是任何适当结构，例如衬底、管芯或芯片，其上可实现如本文中所述的平面晶体管。在一些实施例中，支承结构108可包含半导体，诸如硅。在其他实现中，支承结构108可包含/是备选材料，所述备选材料可以或者可以不与硅相组合，其包含但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或者III族-N或IV族材料的其他组合。

在一些实施例中，支承结构108可包含陶瓷材料或者任何其他非半导体材料。例如，在一些实施例中，支承结构108可包含玻璃、有机和无机材料的组合、具有不同材料的嵌入部分等。虽然这里描述可由其形成支承结构108的材料的几个示例，但是可用作在其上可以构建如本文中所述的至少一个III-N晶体管的基础的任何材料落入本公开的精神和范围之内。

在一些实施例中，绝缘体110可被提供在IC结构100的各种部分中，例如围绕III-N晶体管102的各种部分，如图1中所示。绝缘体110的示例可包含氧化硅、氮化硅、氧化铝、氮氧化硅或者半导体制造中使用的任何其他适当层间介电（ILD）材料。虽然图1中没有具体示出，但是在一些实施例中，绝缘层（例如绝缘体110的层）可被提供在支承结构108与III-N材料112之间。这样的绝缘层例如可包含氧化物隔离层，并且可用来将支承结构108的半导体材料与III-N晶体管102的其他区域或者围绕III-N晶体管102的其他区域电隔离。在支承结构108之上和III-N晶体管102下方提供这样的绝缘层可帮助减轻不期望的导电通路将经过支承结构108形成（例如III-N晶体管102的S/D区116之间的导电通路）的可能性。

一般来说，诸如绝缘体110的绝缘材料可被提供在IC结构100的各种部分中。在一些实施例中，绝缘体110可包含围绕III-N晶体管102的至少部分的连续绝缘体材料。在各个实施例中，IC结构100中的绝缘材料可在IC结构100的不同部分中包含绝缘材料的不同材料组成，例如在环绕式栅极堆叠128下方（例如在从其测量图1B中所示的尺寸136的平面下方）使用的绝缘体110的材料组成与在环绕式栅极堆叠128的底部上方（例如在从其测量图1B中所示的尺寸136的平面上方）使用的绝缘体110的材料组成可以是不同的。

III-N晶体管102的沟道堆叠可被认为包含III-N材料112和极化材料114。

在一些实施例中，III-N材料112可由化合物半导体形成，所述化合物半导体具有来自周期表的III族的至少一种元素（例如Al、Ga、In）的第一子晶格以及氮（N）的第二子晶格。在一些实施例中，III-N材料112可以是二元、三元或四元III-N化合物半导体，其是来自周期表的III族（例如硼、铝、铟、镓）和氮的两种、三种或者甚至四种元素的合金（alloy）。

一般来说，III-N材料112可由各种III-N半导体材料系统组成，包含例如N型或P型III-N材料系统，这取决于III-N晶体管102是N型还是P型晶体管。对于一些N型晶体管实施例，III-N材料112可有利地是具有高电子迁移率的III-N材料，诸如但不限于GaN。对于一些这样的实施例，III-N材料112可以是三元III-N合金（诸如InGaN）或四元III-N合金（例如AlInGaN）。

在一些实施例中，III-N材料112可由高结晶半导体形成，例如由基本上单晶半导体（可能具有一些有限数量的缺陷，例如位错）形成。III-N材料112的质量（例如在缺陷或结晶度方面）可比III-N晶体管102的其他III-N材料或者III-N晶体管102附近的其他III-N材料的质量高，因为在III-N晶体管102的操作期间，晶体管沟道将在III-N材料112中形成。III-N材料112的在操作期间在其中形成III-N材料102的晶体管沟道的部分可称作III-N晶体管102的“III-N沟道材料/区”。

在一些实施例中，III-N材料112可以是本征III-N半导体材料或合金，其没有有意掺杂有任何电活性杂质。在备选实施例中，在III-N材料112内可存在一个或多个标称杂质掺杂剂水平，例如以设置III-N晶体管102的阈值电压Vt或者提供晕环袋注入（halo pocketimplant）等。但是，在这样的杂质掺杂实施例中，III-N材料112内的杂质掺杂剂水平可相对低，例如低于10¹⁵掺杂剂每立方厘米（cm^-3），或者低于10¹³ cm^-3。

在各个实施例中，III-N材料112的厚度可在大约5纳米与2000纳米之间，包含其中的全部值和范围，例如在大约50纳米与1000纳米之间，或者在大约10与50纳米之间。除非另加规定，否则本文中所述的全部厚度都指在与支承结构108垂直的方向上测量（即，沿图1中所示的示例坐标系的z轴测量）的尺寸。

现在转到III-N晶体管102的沟道堆叠的极化材料114，一般来说，极化材料114可以是具有比紧接其下方的III-N层材料（例如，III-N材料112）的整体的自发和/或压电极化更大的自发和/或压电极化的材料的电荷感应膜的层，其创建与III-N材料112的异质结（即，在具有不相等带隙的半导体的两个层或区域之间出现的界面），并且导致在III-N晶体管102的操作期间在该界面处或该界面附近（例如紧接的下方）的2DEG的形成。图1A和图1B中所示的水平虚线示意示出可在III-N晶体管102的操作期间在紧接极化材料114下方的III-N材料112的上部中形成的2DEG。在各个实施例中，极化材料114可包含诸如AlN、InAlN、AlGaN或Al_xIn_yGa_1-x-yN之类的材料，并且可具有在大约1与100纳米之间的厚度（图1A中所示的尺寸134），该厚度包含其中的全部值和范围，例如，在大约纳米5与50纳米之间，或者在大约5纳米与30纳米之间。栅极堆叠128可被提供在极化材料114中的凹槽中，在此情况下，栅极堆叠128与III-N材料112之间的极化材料114的厚度（图1B中所示的尺寸138）可在大约0.1纳米与50纳米之间，例如在大约1纳米与20纳米之间，或者在大约1纳米与10纳米之间。

还如图1中所示的，III-N晶体管102可包含两个S/D区116，其中S/D区116之一是源极区，并且另一个是漏极区，其中“源极”和“漏极”名称可以是可互换的。如公知的，在晶体管中，S/D区（有时又可互换地称作“扩散区”）是能够为晶体管（例如III-N晶体管102）的晶体管沟道（即，III-N材料112中的导电沟道）供应电荷载流子的区域。在一些实施例中，S/D区116可包含掺杂半导体材料，诸如高掺杂InGaN。通常，S/D区可以是高度掺杂的，例如具有至少高于1∙10²⁰ cm^-3的掺杂剂浓度，以便有利地形成与III-N晶体管102的相应S/D触点（或电极）（例如图1中所示的S/D触点126，其可由导电材料118制成）的欧姆触点，尽管在一些实现中这些区域也可具有更低掺杂剂浓度。无论确切的掺杂水平如何，S/D区116可以是这样的区域，其具有比源极区（例如在图1中的左侧所示的S/D区116）与漏极区（例如在图1中的右侧所示的S/D区116）之间的其他区域中高（例如比III-N材料112中高）的掺杂剂浓度。由于该原因，S/D区有时称作高掺杂（HD）S/D区。在另外的实施例中，金属和/或金属合金的一个或多个层可用来形成晶体管102的沟道堆叠中的S/D区116。

S/D触点126的导电材料118可包含任何适当导电材料、合金或者多个导电材料的堆叠。在一些实施例中，导电材料118可包含一种或多种金属或金属合金，其中金属诸如铜、钌、钯、铂、钴、镍、铪、锆、钛、钽以及铝，氮化钽、氮化钛、钨、掺杂硅、掺杂锗或者这些的合金和混合物。在一些实施例中，导电材料118可包含一种或多种金属的一种或多种导电合金、氧化物或碳化物。在一些实施例中，导电材料118可包含掺杂半导体，诸如掺杂有N型掺杂剂或P型掺杂剂的硅或另一种半导体。金属可提供更高导电率，而掺杂半导体在制作期间可更易于图案化。在一些实施例中，S/D触点126的导电材料118的厚度可在大约2纳米与1000纳米之间，例如在大约2纳米与100纳米之间。图1进一步示出，导电材料118还可用来形成到III-N晶体管102的栅极堆叠128的电触点。一般来说，导电材料118还可用来形成到III-N晶体管102的晶体管端子中的任何晶体管端子的电触点，尽管在各个实施例中，当用来实现到III-N晶体管102的不同端子的触点时，导电材料118的确切材料组成可以是不同的。

图1进一步示出在III-N材料112的沟道部分之上提供的栅极堆叠128。栅极堆叠128可包含栅极介电材料120的层和栅极电极材料122。

栅极介电材料120可以是高k介电材料，例如包含诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素的材料。可用于栅极介电材料120中的高k材料的示例可包含但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、氧化钽硅、氧化铅钪钽和铌酸铅锌。在一些实施例中，可在III-N晶体管102的制造期间对栅极介电材料120执行退火过程，以改进栅极介电材料120的质量。在一些实施例中，栅极介电材料120的厚度可在大约0.5纳米与3纳米之间，包含其中的全部值和范围，例如在大约1纳米与3纳米之间，或者在大约1纳米与2纳米之间。

栅极电极材料122可包含至少一种P型功函数金属或N型功函数金属，这取决于III-N晶体管102是P型金属氧化物半导体（PMOS）晶体管还是N型金属氧化物半导体（NMOS）晶体管（例如，在晶体管102是PMOS晶体管时P型功函数金属可用作栅极电极材料122，并且在III-N晶体管102是NMOS晶体管时N型功函数金属可用作栅极电极材料122，这取决于期望的阈值电压）。对于PMOS晶体管，可用于栅极电极材料122的金属可包含但不限于钌、钯、铂、钴、镍、氮化钛和导电金属氧化物（例如氧化钌）。对于NMOS晶体管，可用于栅极电极材料122的金属包含但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物（例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）以及这些金属的氮化物（例如氮化钽和氮化钽铝）。在一些实施例中，栅极电极材料122可包含两个或多于两个金属层的堆叠，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。

可为了其他目的（诸如充当扩散阻挡层和/或粘合层，图1中没有具体示出）而紧接栅极电极材料122包含其他层。此外，在一些实施例中，栅极介电材料120和栅极电极材料122可被栅极间隔物（图1中未示出）围绕，所述栅极间隔物配置成提供不同晶体管的栅极之间的分隔。这样的栅极间隔物可由低k介电材料（即，具有比二氧化硅（二氧化硅具有3.9的介电常数）低的介电常数（k）的介电材料）制成。可用作介电栅极间隔物的低k材料的示例可包含但不限于氟掺杂二氧化硅、碳掺杂二氧化硅、旋涂（spin-on）有机聚合电介质（诸如聚酰亚胺、聚降冰片烯、苯并环丁烯和聚四氟乙烯（PTFE））或者旋涂硅基聚合电介质（诸如氢倍半硅氧烷（HSQ）和甲基倍半硅氧烷（MSQ））。可用作介电栅极间隔物的低k材料的其他示例包含各种多孔介电材料，诸如，例如多孔二氧化硅或多孔碳掺杂二氧化硅，其中在电介质中创建大的空隙或孔，以便减少该层的总介电常数，因为空隙能够具有接近1的介电常数。

图1中所示的III-N晶体管102是平面晶体管，其中晶体管的沟道堆叠被实现为支承结构108上方的岛。在一些实施例中，在与栅极长度（图1A中所示的尺寸140）垂直的方向上的沟道堆叠的宽度（图1B中所示的尺寸142）可在大约20纳米与1毫米之间，包含其中的全部值和范围，例如在大约50纳米与500微米之间或者在大约100纳米与50微米之间。一般来说，在各个实施例中，在与栅极长度垂直的方向上的沟道堆叠的宽度可在栅极长度的大约0.3与700倍之间，包含其中的全部值和范围，例如在栅极长度的大约0.5与100倍之间或者栅极长度的大约0.7与30倍之间。

对于这样的平面晶体管，用于栅极堆叠和S/D触点的环绕式方案可以是特别有益的，现在将描述其细节。

图1B示出，在III-N晶体管102的一些实施例中，栅极堆叠128可至少部分地环绕III-N材料112和极化材料114的沟道堆叠的上部。特别地，如图1B中所示，在一些实施例中，栅极堆叠128可以不仅被提供在沟道堆叠的顶面152（顶面152是沟道堆叠的最远离支承结构108的面）之上，而且还沿沟道堆叠的两个侧壁154中的至少一个侧壁的上部来被提供。图1B示出，栅极堆叠128环绕两个侧壁154中的每个侧壁的上部，侧壁154在这样的平面中延伸，该平面与在其中测量栅极长度140的平面平行，即，在彼此相对并且分隔距离142的两个不同x-z平面中延伸。在沟道堆叠的顶面152之上提供的栅极堆叠128的一部分可与在侧壁154的上部之上提供的栅极堆叠128的部分是连续的。特别是，在一些实施例中，栅极堆叠128可从沟道堆叠的顶面152沿侧壁154中的至少一个侧壁（但是优选地沿两个侧壁154）延伸到某一深度（图1B中所示的尺寸136），该深度在大约2纳米与100纳米之间，包含其中的全部值和范围，例如在大约4纳米与50纳米之间，或者在大约5纳米与30纳米之间。因此，当栅极堆叠128被实现为环绕式栅极堆叠时，栅极介电材料120可环绕沟道堆叠的上部，并且栅极电极材料122可环绕栅极介电材料120，两者均延伸到栅极堆叠128的上部之下的沟道堆叠的顶面152下方深度136处。因此，在一些实施例中，栅极介电材料120的一部分可在沟道堆叠的两个侧壁154中的至少一个侧壁处与III-N材料112接触。

类似地，图1C示出，在III-N晶体管102的一些实施例中，S/D触点126（即，形成S/D触点126的导电材料118）可至少部分地环绕相应S/D区116的上部，S/D触点126对所述相应S/D区116提供电连接性。特别地，如图1C中所示，在一些实施例中，S/D触点126可以不仅被提供在S/D区116的顶面162（顶面162是S/D区116的最远离支承结构108的面）之上，而且还沿S/D区116的两个侧壁164中的至少一个侧壁的上部来被提供。图1C示出，S/D触点126环绕两个侧壁164中的每个侧壁的上部，侧壁164在这样的平面中延伸，所述平面与在其中测量栅极长度140的平面平行，即，在彼此相对并且分隔距离142的两个不同x-z平面中延伸。在S/D区116的顶面162之上提供的S/D触点126的一部分可与在侧壁164的上部之上提供的S/D触点126的部分是连续的（也是电连续的）。特别地，在一些实施例中，S/D触点126可从S/D区116的顶面162沿侧壁164中的至少一个侧壁（但是优选地沿两个侧壁164）延伸到某一深度（图1C所示的尺寸140），该深度在大约2与150纳米之间，包含其中的全部值和范围，例如在大约4与75纳米之间或者在大约5与45纳米之间。因此，当S/D触点126被实现为环绕式S/D触点时，S/D触点126可环绕S/D区116的上部，使得S/D触点126的上部可在S/D区116的两个侧壁164中的至少一个侧壁处与S/D区116接触。

在各个实施例中，（一个或多个）S/D触点126沿S/D区116的（一个或多个）侧壁164向下延伸到的深度144可以但不是必须与栅极堆叠128沿III-N晶体管102的沟道堆叠的（一个或多个）侧壁154向下延伸到的深度136相关。当其相关时，例如因为形成栅极堆叠128和S/D触点126中使用的制作过程中的至少一些可被共享或者同时执行，所以深度144可基本上等于深度136和栅极介电材料120的厚度之和。

虽然图1C中没有具体示出，但是在一些实施例中，（一个或多个）S/D触点126可沿S/D区116的整个深度沿S/D区116的（一个或多个）侧壁164向下延伸（图1C示出其中（一个或多个）S/D触点126延伸到S/D区116的深度的一部分的实施例）。在各个实施例中，第一和第二S/D区116中的每个S/D区可延伸到晶体管102的沟道堆叠中至某一深度（图1C中所示的尺寸132），该深度在大约8纳米与200纳米之间，包含其中的全部值和范围，例如在大约10纳米与150纳米之间，或者在大约10纳米与80纳米之间。

在一些实施例中，晶体管102的两个S/D区116的S/D触点126中只有一个S/D触点可实现为上述环绕式S/D触点。在其他实施例中，晶体管102的两个S/D区116的S/D触点126中的每个S/D触点可实现为如以上所述的相应环绕式S/D触点。在晶体管102的各个实施例中，这些实施例中的任何实施例可以但不是必须与被实现为上述环绕式栅极的栅极堆叠128相组合。因此，在晶体管102的一些实施例中，栅极堆叠128可被实现为如本文中所述的环绕式栅极，但是S/D触点126不被实现为如本文中所述的环绕式S/D触点（例如S/D触点126可被实现为用于平面晶体管的任何常规S/D触点）；在晶体管102的其他实施例中，S/D触点126中的一个或多个S/D触点可被实现为如本文中所述的环绕式S/D触点，但是栅极堆叠128不被实现为如本文中所述的环绕式栅极；或者，在晶体管102的又一些其他实施例中，栅极堆叠128可被实现为如本文中所述的环绕式栅极，并且S/D触点126中的一个或两个S/D触点可被实现为如本文中所述的环绕式S/D触点。

虽然图1中没有具体示出，但是IC结构100可进一步包含与以上所述的III-N晶体管102相似的附加晶体管。

在一些实施例中，IC结构100可被包含于或者用来实现RF FE的至少一部分。在一些实施例中，IC结构100的III-N晶体管102可被包含于或者用来至少实现IC结构中包含的电源电路的一部分或者RF电路的一部分。

用于非III-N晶体管的环绕式栅极和S/D触点方案

如上所述的环绕式栅极和S/D触点方案对平面III-N晶体管可以是特别有益的，因为它可优化实质上是二维（即，平面状）的2DEG的使用。但是，一般来说，如本文中所述的环绕式栅极和S/D触点方案可适用于非III-N平面场效应晶体管（FET），它们全部处于本公开的范围之内。因此，在IC结构100的一些实施例中，上述晶体管102可以是实现除了III-N材料之外的任何其他半导体材料的晶体管，其中晶体管的沟道堆叠可以不包含如上所述的极化材料114，将用适当的其他沟道材料来取代上述III-N材料112，并且也可能用适当的其他S/D区材料来取代S/D区116的材料。以上提供的描述的其余部分将可适用于这类非III-N晶体管实施例。现在将描述可用作上述晶体管102的沟道堆叠的非III-N半导体材料和可用作非III-N晶体管102的沟道材料的一些示例材料。

在各个实施例中，上述晶体管102的沟道堆叠的非III-N半导体材料可由包含例如N型或P型材料系统的半导体材料系统组成。在一些实施例中，这样的非III-N半导体材料可由单晶半导体形成。在一些实施例中，这样的非III-N半导体材料可具有在大约5纳米与10000纳米之间的厚度，该厚度包含其中的全部值和范围，例如在大约10纳米与500纳米之间，或者在大约10纳米与50纳米之间。

在一些实施例中，在其之上可提供这样的非III-N半导体材料的支承结构可以是适合于支承非III-N半导体材料的任何结构。在一些实施例中，这样的支承结构可包含半导体（诸如硅），并且上述晶体管102的沟道堆叠的非III-N半导体材料可以是所述半导体的上层（例如，上述晶体管102的沟道堆叠的非III-N半导体材料可以是硅，例如硅衬底的硅的上层）。因此，在一些实现中，这样的非III-N半导体材料可被看作是在其之上提供该非III-N半导体材料的支承结构的一部分，或者作为这样支承结构的晶体半导体上部的一部分。

在一些实施例中，上述晶体管102的沟道堆叠的非III-N半导体材料可以是/包含本征IV或III-V半导体材料或合金，其没有有意掺杂有任何电活性杂质。在备选实施例中，在这样的非III-N半导体材料内可存在标称杂质掺杂剂水平，例如以设置阈值电压Vt或者提供晕环袋注入等。但是，在这样的杂质掺杂实施例中，非III-N半导体材料内的杂质掺杂剂水平可相对低，例如低于大约10¹⁵ cm^-3，以及有利地低于10¹³ cm^-3。

在一些实施例中，上述晶体管102的沟道堆叠的非III-N半导体材料可由化合物半导体形成，其具有来自周期表的III族的至少一种元素（例如Al、Ga、In）的第一子晶格以及周期表的V族的至少一种元素（例如P、As、Sb）的第二子晶格。在一些实施例中，这样的非III-N半导体材料可以是二元、三元或四元III-V化合物半导体，其是来自周期表的III族和V族的两种、三种或者甚至四种元素（包含硼、铝、铟、镓、氮、砷、磷、锑和铋）的合金。

对于示例性P型晶体管实施例，上述晶体管102的沟道堆叠的非III-N半导体材料可有利地是具有高空穴迁移率的IV族材料，诸如但不限于Ge或富Ge的SiGe合金。对于一些示例性实施例，这样的非III-N半导体材料可具有0.6与0.9之间并且有利地为至少0.7的Ge含量。

对于示例性N型晶体管实施例，上述晶体管102的沟道堆叠的非III-N半导体材料可有利地是具有高电子迁移率的III-V材料，诸如但不限于InGaAs、InP、InSb和InAs。对于一些这样的实施例，这样的非III-N半导体材料可以是四元III-V合金，诸如InGaAs或GaAsSb。对于一些In_xGa_1-xAs鳍片实施例，非III-N半导体材料中的In含量可在0.6与0.9之间，并且有利地为至少0.7（例如In_0.7Ga_0.3As）。

在一些实施例中，上述晶体管102的沟道堆叠的非III-N半导体材料可以是薄膜材料，在这些实施例中，平面晶体管102可以是薄膜晶体管（TFT）。TFT可以是特殊种类的FET，其通过在支承结构之上沉积有源半导体材料的薄膜以及介电层和金属触点来被制成，所述支承结构可以是非导电（和非半导电）支承结构。在TFT的操作期间，有源半导体材料的至少一部分形成TFT的沟道，并且因此这样的有源半导体材料的薄膜可称作“TFT沟道材料”。在各个这样的实施例中，上述晶体管102的沟道堆叠的薄膜非III-N半导体材料可包含高迁移率氧化物半导体材料，例如氧化锡、氧化锑、氧化铟、氧化铟锡、氧化钛、氧化锌、氧化铟锌、氧化铟镓锌（IGZO）、氧化镓、氮氧化钛、氧化钌或氧化钨。一般来说，上述晶体管102的沟道堆叠的非III-N半导体材料可包含以下中的一个或多个：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、IGZO、碲化铟、辉钼矿、二硒化钼、二硒化钨、二硫化钨、N或P型非晶或多晶硅、锗、砷化铟镓、硅锗、氮化镓、氮化铝镓、磷化铟和黑磷，它们中的每个可能可以掺杂有镓、铟、铝、氟、硼、磷、砷、氮、钽、钨和镁等中的一个或多个。

用于具有缓冲层的III-N晶体管的环绕式栅极和S/D触点方案

在一些实施例中，通过提供采取缓冲层形式的背势垒，可进一步改善电流泄漏，如图2A-2C中所示。

图2A-2C示出根据本公开的一些实施例的IC结构200的不同截面侧视图，该IC结构200包含具有环绕式栅极堆叠128、一个或多个环绕式S/D触点126的平面III-N晶体管102，并且进一步包含缓冲材料202。IC结构200与IC结构100相似，其中相同标号示出类似元件，并且图2A-2C的截面视图分别与图1A-1C的那些截面视图类似。因此，为了简洁起见，为图1中所示的IC结构100提供的描述被假定为可适用于图2中所示的IC结构200，并且不在本文中重复，并且下面仅描述这些IC结构之间的差异。

特别是，图2A-2C示出，在一些实施例中，IC结构200可进一步包含晶体管102的沟道堆叠与支承结构108之间（例如III-N材料112与支承结构108之间）的缓冲材料202。在一些实施例中，缓冲材料202可以是半导体材料层，该半导体材料层具有比III-N材料112的带隙大的带隙，使得缓冲材料202能够用来防止从III-N晶体管102到支承结构108的电流泄漏。此外，用于缓冲材料202的适当选择的半导体可实现其上的III-N材料112的更好外延性，例如它可例如在桥晶格常数或者缺陷量方面改进III-N材料112的外延生长。例如，当III-N材料112是包含镓和氮（例如GaN）的半导体时，包含铝、镓和氮的半导体（例如AlGaN）或者包含铝和氮的半导体（例如AlN）可用作缓冲材料202。用于缓冲材料202的材料的其他示例可包含上述的通常用作ILD的材料，诸如氧化物隔离层，例如氧化硅、氮化硅、氧化铝和/或氮氧化硅。当在III-N晶体管102中实现时，缓冲材料202可具有在大约100 nm与5000nm之间的厚度，该厚度包含其中的全部值和范围，例如在大约200纳米与1500纳米之间或者在大约250纳米与800纳米之间。

具有环绕式栅极和S/D触点方案的另外的实施例

图1-2中所示的IC结构100/200并不表示其中可如本文中所述提供具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的组合件的详尽集合，而是只提供这样的结构/组合件的示例。虽然参照图1-2讨论了材料的特定布置，但是在这些附图的各个部分中可包含中间材料。注意，图1-2意在示出其中的组件中的一些组件的相对布置，并且这些附图的各种装置组件可包含没有具体示出的其他组件，例如各种界面层或者各种附加层或元件。例如，虽然没有具体示出，但是IC结构100、200可包含阻焊材料（例如聚酰亚胺或类似材料）以及一个或多个接合焊盘，所述一个或多个接合焊盘被形成在IC结构的最上互连层上，例如被形成在图1-2中所示的IC结构100/200的顶部。接合焊盘可与另外的互连结构电耦合，并且配置成在III-N晶体管102与其他外部装置之间按路线发送（route）电信号。例如，焊料接合可被形成在一个或多个接合焊盘上，以将包含IC结构100/200的芯片与另一个组件（例如电路板）机械耦合和/或电耦合。IC结构100/200可具有其他备选配置以从互连层按路线发送电信号，例如，上述接合焊盘可由将电信号按路线发送到外部组件的其他类似特征（例如，柱）取代或可进一步包含所述其他类似特征。

另外，虽然IC结构的一些元件在图1-2中被示为平面矩形或者由长方体形成，但是这只是为了易于图示，并且这些元件中的各种元件的实施例可以是弯曲的、圆化的或者以其他方式不规则地成形的，如由用来制作半导体装置组合件的制造过程规定的，并且有时因所述制造过程而是不可避免的。例如，虽然图1-2可将各种元件（例如S/D区116、S/D触点126等）示为具有完美的直侧壁剖面（例如其中侧壁垂直地延伸到支承结构108的剖面），但是这些理想剖面在现实世界制造过程中可能不总是可取得的。即，虽然设计成具有直侧壁剖面，但是可作为制作图1-2中所示的IC结构的各种元件的一部分而形成的现实世界开口可最终具有所谓的“凹角”剖面（其中开口的顶部处的宽度比开口的底部处的宽度小）或者“非凹角”剖面（其中开口的顶部处的宽度比开口的底部处的宽度大）。通常，由于现实世界开口没有完美的直侧壁，所以缺陷可在填充开口的材料内形成。例如，通常对于凹角剖面，空隙可被形成在开口的中心，其中填充开口的给定材料的生长在开口的顶部夹断。因此，将环绕式栅极与平面III-N晶体管集成的各个实施例的本描述同样可适用于这样的实施例，其中这样的集成结构的各种元件因用来形成它们的制造过程而与附图中所示的那些元件看起来不同。

使用例如光学显微术、TEM或SEM来检查布局和掩模数据以及对装置的部分进行逆向工程以重构电路，和/或使用例如物理故障分析（PFA）来检查装置的截面以检测本文中所述的各种装置元件的形状和位置，将允许如本文中所述的环绕式栅极与平面III-N晶体管的集成的确定。

制造具有环绕式栅极和/或S/D触点的平面晶体管

实现如本文中所述的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的IC结构可使用任何适当技术来被制造。图3示出这样的方法的一个示例。但是，制造本文中所述的IC结构中的任何IC结构以及包含这样的结构的更大装置和组合件（例如，如图6-9中所示）的其他示例也处于本公开的范围之内。

图3是根据本公开的各个实施例的制造IC结构的示例方法300的流程图，该IC结构包含具有环绕式栅极和/或一个或多个环绕式S/D触点的III-N晶体管。

虽然方法300的操作被示出为每个操作一次并且以特定顺序被示出，但是操作可按照任何适当顺序来被执行并且根据需要被重复。例如，可以并行地执行一个或多个操作，以基本上同时制造如本文中所述的具有环绕式栅极和/或一个或多个环绕式S/D触点的多个III-N晶体管。在另一个示例中，可按照不同顺序来执行操作，以反应其中将包含如本文中所述的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面III-N晶体管的特定装置组合件的结构。

另外，示例制造方法300可包含图3中没有具体示出的其他操作，诸如，如本领域中已知的各种清洁或平面化操作。例如，在一些实施例中，支承结构108以及其上随后沉积的各种其他材料层可在本文中所述的方法300的过程中的任何过程之前、之后或期间被清洁，例如以去除氧化物、表面结合的有机和金属污染物以及表面下污染物。在一些实施例中，可使用例如化学溶液（诸如过氧化物），和/或采用与臭氧相结合的紫外（UV）辐射，和/或使表面氧化（例如使用热氧化）然后去除氧化物（例如使用氢氟酸（HF））来执行清洁。在另一个示例中，可在本文中所述的方法300的过程中的任何过程之前、之后或期间来平面化本文中所述的结构/组合件，例如以去除过载体（overburden）或多余材料。在一些实施例中，可使用湿式或干式平面化过程来执行平面化，例如平面化是化学机械平面化（CMP），所述化学机械平面化（CMP）可被理解为利用抛光表面、研磨剂和膏剂来去除过载体并且将表面平面化的过程。

可参照图4A-4E中所示的示例实施例来示出方法300的各种操作，示出如图1中所示的IC结构的制作，但方法300可用于制造根据本发明的任何其他实施例的具有一个或多个平面晶体管的任何适当IC结构，所述一个或多个平面晶体管具有环绕式栅极和/或一个或多个环绕式S/D触点。图4A-4E示出截面侧视图，其中图4A-4E中的每个示出根据本公开的一些实施例的使用图3的方法来制造IC结构中的各个示例阶段中与图1A和图1B中所示的视图类似的两个视图。

方法300可开始于在支承结构之上提供沟道堆叠（图3中所示的过程302，其结果以图4A中所示的IC结构402来示出）。IC结构402示出，在302中提供的支承结构可以是如上所述的支承结构108。IC结构402进一步示出，在302中在支承结构之上提供的沟道堆叠可包含支承结构108之上沉积的III-N材料112以及III-N材料112之上沉积的极化材料114。

在一些实施例中，过程302可包含外延生长各种晶体管膜，例如以用于形成III-N材料112和极化材料114。在这个上下文中，“外延生长”指采取期望的材料的形式的晶体覆盖层的沉积。可使用任何已知气体或液体前体来执行过程302的各种层的外延生长，以便形成期望的材料层。

在一些实施例中，过程302可包含图案化，以按照期望的几何结构使沟道堆叠成形，例如使其成形为岛（例如，如在图4A的右侧的截面中所示），使得沟道堆叠被绝缘体（例如绝缘体110）围绕。任何适当沉积技术可用来沉积绝缘体110，诸如但不限于旋转涂布（spin-coating）、浸涂、原子层沉积（ALD）、物理气相沉积（PVD）（例如蒸发沉积、磁控溅射或e-beam沉积）或者化学气相沉积（CVD）。可用于过程302中的示例图案化技术可包含但不限于光刻或电子束（e-beam）图案化，其可能与适当的蚀刻技术结合，例如干法蚀刻，诸如RF反应离子蚀刻（RIE）或感应耦合等离子体（ICP）RIE。在各个实施例中，在过程302中执行的蚀刻中的任何蚀刻可包含各向异性蚀刻。一些各向异性蚀刻可使用采取化学活性离子化气体（例如等离子体）形式的蚀刻剂。一些这样的蚀刻剂可具有溴基化学物质或氯基化学物质。在一些实施例中，在过程302的蚀刻中的任何蚀刻期间，IC结构可被加热到高温，例如被加热到大约室温与200摄氏度之间的温度，包含其中的全部值和范围，以促进使蚀刻的副产物是充分挥发性的，以从表面去除蚀刻的副产物。

方法300然后可继续进行在302中提供的沟道堆叠中提供S/D区（图3中所示的过程304，其结果以图4B中所示的IC结构404来示出）。IC结构404示出，过程304可包含例如使用上述技术中的任何技术来形成S/D区116，可能使用例如如上所述的任何适当图案化技术，以实现S/D区的期望的几何结构。

一旦已经形成S/D区，方法300可继续进行执行沟道堆叠的侧壁的上部周围的介电材料的凹入，所述沟道堆叠的侧壁处于相对平面中，所述相对平面与连接304中形成的第一和第二S/D区的平面平行（后一平面是与支承结构108垂直的平面）（图3中所示的过程306，其结果以图4C中所示的IC结构406来示出）。IC结构406示出，过程306可暴露302中形成的沟道堆叠的侧壁154的上部454的表面。在一些实施例中，过程306可包含执行适当的蚀刻，例如以上参照过程302所述的蚀刻中的任何蚀刻。

方法300然后可继续进行定义用于形成将来的晶体管的栅极堆叠的区域（图3中所示的过程308，其结果以图4D中所示的IC结构408来示出）。IC结构408示出，过程308可包含形成开口458，以用于在后续过程中在其中形成栅极堆叠128。过程308可包含用于形成栅极堆叠的开口的任何适当技术，例如替换栅极技术（replacement gate technique），可能使用例如如上所述的任何适当图案化技术，以实现开口458的期望的几何结构。

方法300然后可继续进行在过程308中定义的区域中提供栅极堆叠（图3中所示的过程310，其结果以图4E中所示的IC结构410来示出）。IC结构410示出，过程310可包含在开口458中形成栅极堆叠128，其中栅极堆叠128是如上所述的环绕式栅极堆叠。过程310可包含任何适当技术，以用于沉积栅极堆叠的栅极电介质（例如，使用共形沉积过程，诸如ALD），并且然后在栅极电介质之上沉积栅极电极材料。

方法300还可包含提供S/D触点，以形成与在过程304中提供的S/D区域的电触点（图3中所示的过程312，其结果在图4A-4E中未示出，因为该结果可以是如图1中所示的IC结构）。可用来在过程312提供S/D触点的沉积技术的示例包含但不限于ALD、PVD、CVD或电镀。

具有带有环绕式栅极和/或S/D触点的平面晶体管的示例结构和装置

如本文中所公开的包含具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的IC结构可被包含在任何适当电子装置中。图5-9示出可包含如本文中所公开的与环绕式栅极和/或一个或多个环绕式S/D触点集成的一个或多个平面晶体管的装置和组件的各个示例。

图5A-5B是根据本文中公开的实施例中的任何实施例的可包含具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的管芯2002以及晶圆2000的顶视图。在一些实施例中，根据本文中公开的实施例中的任何实施例，管芯2002可被包含在IC封装中。例如，管芯2002中的任何管芯可用作图6中所示的IC封装2200中的管芯2256中的任何管芯。晶圆2000可由半导体材料组成，并且可包含具有在晶圆2000的表面上形成的IC结构的一个或多个管芯2002。管芯2002中的每个管芯可以是半导体产品的重复单元，其包含任何适当IC（例如，包含如本文中所述的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的IC）。在半导体产品的制作完成之后（例如在如本文中所述的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的制造之后，例如在本文中所述的IC结构100/200的任何实施例的制造之后），晶圆2000可经历分割过程，其中管芯2002中的每个管芯相互分离，以提供半导体产品的分立的“芯片”。特别是，包含如本文中所公开的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的装置可采取晶圆2000的形式（例如，未经分割的）或者管芯2002的形式（例如，经分割的）。管芯2002可包含一个或多个平面晶体管（例如，如本文中所述的一个或多个III-N晶体管102）以及可选地包含支持电路，以将电信号按路线发送到平面晶体管以及任何其他IC组件。在一些实施例中，晶圆2000或管芯2002可实现RF FE装置、存储器装置（例如静态随机存取存储器（SRAM）装置）、逻辑装置（例如AND、OR、NAND或NOR门）或者任何其他适当电路元件。这些装置中的多个装置可被组合在单个管芯2002上。

图6是根据本文中公开的实施例中的任何实施例的可包含一个或多个IC结构的示例IC封装2200的截面侧视图，所述一个或多个IC结构具有与环绕式栅极和/或一个或多个环绕式S/D触点集成的一个或多个平面晶体管。在一些实施例中，IC封装2200可以是系统级封装（system-in-package ）（SiP）。

如图6中所示，IC封装2200可包含封装衬底2252。封装衬底2252可由介电材料（例如陶瓷、玻璃、有机材料和无机材料的组合、积层膜、其中具有填充剂微粒的环氧膜等，并且可具有嵌入部分，所述嵌入部分具有不同材料）形成，并且可具有延伸通过面2272与面2274之间或者面2272上的不同位置之间和/或面2274上的不同位置之间的介电材料的导电通路。

封装衬底2252可包含经过封装衬底2252耦合到导电通路2262的导电触点2263，允许管芯2256内的电路和/或中介层（interposer）2257电耦合到导电触点2264中的各个导电触点（或者封装衬底2252中包含的其他装置，未示出）。

IC封装2200可包含中介层2257，所述中介层2257经由中介层2257的导电触点2261、第一级互连2265和封装衬底2252的导电触点2263耦合到封装衬底2252。图6中所示的第一级互连2265是焊料凸块（solder bump），但是可使用任何适当第一级互连2265。在一些实施例中，在IC封装2200中可以不包含中介层2257；管芯2256而是可通过第一级互连2265在面2272处直接耦合到导电触点2263。

IC封装2200可包含一个或多个管芯2256，所述一个或多个管芯2256经由管芯2256的导电触点2254、第一级互连2258和中介层2257的导电触点2260耦合到中介层2257。导电触点2260可经过中介层2257耦合到导电通路（未示出），允许管芯2256内的电路电耦合到导电触点2261中的各个导电触点（或者中介层2257中包含的其他装置，未示出）。图6中所示的第一级互连2258是焊料凸块，但是可使用任何适当第一级互连2258。如本文中所使用的，“导电触点”可以指用作不同组件之间的接口的导电材料（例如金属）的一部分；导电触点可凹入组件的表面、与组件的表面齐平或者背离组件的表面而延伸，并且可采取任何适当形式（例如导电焊盘或插座）。

在一些实施例中，底部填充材料2266可设置在第一级互连2265周围在封装衬底2252与中介层2257之间，并且模塑复合物（mold compound）2268可设置在管芯2256和中介层2257周围并且与封装衬底2252接触。在一些实施例中，底部填充材料2266可与模塑复合物2268是相同的。可用于底部填充材料2266和模塑复合物2268的示例材料是适当的环氧模塑材料。第二级互连2270可耦合到导电触点2264。图6中所示的第二级互连2270是焊料球（solder ball）（例如对于球栅阵列布置），但是可使用任何适当第二级互连2270（例如引脚栅阵列布置中的引脚或者连接盘栅阵列（land grid array）布置中的连接盘）。如本领域中已知并且如以下参照图7所讨论的，第二级互连2270可用来将IC封装2200耦合到另一个组件，诸如电路板（例如主板）、中介层或另一个IC封装。

管芯2256可采取本文中讨论的管芯2002的实施例中的任何实施例的形式，并且可包含本文中所述的IC结构的实施例中的任何实施例（例如IC结构100或200中的任何IC结构），所述IC结构具有一个或多个平面晶体管，所述一个或多个平面晶体管具有环绕式栅极和/或一个或多个环绕式S/D触点。在其中IC封装2200包含多个管芯2256的实施例中，IC封装2200可称作多芯片封装（MCP）。管芯2256可包含用来执行任何期望的功能性的电路。例如，管芯2256中的一个或多个管芯可以是RF FE管芯，包含如本文中所述的单个管芯中的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管，管芯2256中的一个或多个管芯可以是逻辑管芯（例如硅基管芯），管芯2256中的一个或多个管芯可以是存储器管芯（例如高带宽存储器），等等。在一些实施例中，管芯2256中的任何管芯可包含例如如上所讨论的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管；在一些实施例中，管芯2256中的至少一些管芯可以不包含具有环绕式栅极和/或一个或多个环绕式S/D触点的任何平面晶体管。

图6中所示的IC封装2200可以是倒装芯片封装，尽管可使用其他封装架构。例如，IC封装2200可以是球栅阵列（BGA）封装，诸如嵌入式晶圆级球栅阵列（eWLB）封装。在另一个示例中，IC封装2200可以是晶圆级芯片尺寸封装（WLCSP）或面板扇出（FO）封装。虽然两个管芯2256被示出在图6的IC封装2200中，但是IC封装2200可包含任何期望的数量的管芯2256。IC封装2200可包含附加无源组件，诸如设置在封装衬底2252的第一面2272或第二面2274上或者设置在中介层2257中的任何一个面上的表面安装电阻器、电容器和电感器。更一般来说，IC封装2200可包含本领域中已知的任何其他有源或无源组件。

图7是根据本文中公开的实施例中的任何实施例的IC装置组合件2300的截面侧视图，所述IC装置组合件2300可以包括具有一个或多个IC结构的组件，所述一个或多个IC结构实现具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管。IC装置组合件2300包含设置在电路板2302（其可以是例如主板）上的多个组件。IC装置组合件2300包含设置在电路板2302的第一面2340和电路板2302的相对的第二面2342上的组件；一般来说，组件可设置在一个或两个面2340和2342上。特别地，IC装置组合件2300的组件中的任何适当组件可包含根据本文中公开的实施例中的任何实施例的实现具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的IC结构中的任何IC结构；例如，以下参照IC装置组合件2300讨论的IC封装中的任何IC封装可采取以上参照图6讨论的IC封装2200的实施例中的任何实施例的形式（例如可包含管芯2256中/管芯2256上具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管）。

在一些实施例中，电路板2302可以是印刷电路板（PCB），所述印刷电路板（PCB）包含通过介电材料层相互分离并且通过导电通孔互连的多个金属层。金属层中的任何一个或多个可按照期望的电路图案来被形成，以在耦合到电路板2302的组件之间（可选地与其他金属层相结合）按路线发送电信号。在其他实施例中，电路板2302可以是非PCB衬底。

图7中所示的IC装置组合件2300包含通过耦合组件2316耦合到电路板2302的第一面2340的中介层上封装（package-on-interposer）结构2336。耦合组件2316可将中介层上封装结构2336电耦合和机械耦合到电路板2302，并且可包含焊料球（例如，如图7中所示）、插座的凸部分和凹部分、粘合剂、底部填充材料和/或任何其他适当电耦合结构和/或机械耦合结构。

中介层上封装结构2336可包含通过耦合组件2318耦合到中介层2304的IC封装2320。耦合组件2318可采取应用的任何适当形式，诸如以上参照耦合组件2316讨论的形式。IC封装2320可以是或者包含例如管芯（图5B的管芯2002）、IC装置（例如图1-2的IC结构）或者任何其他适当组件。特别是，IC封装2320可包含如本文中所述的具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管。虽然在图7中示出单个IC封装2320，但是多个IC封装可耦合到中介层2304；实际上，附加中介层可耦合到中介层2304。中介层2304可提供用来桥接电路板2302和IC封装2320的中间衬底。一般来说，中介层2304可将连接扩展到更宽间距或者将连接重新布线到不同连接。例如，中介层2304可将IC封装2320（例如管芯）耦合到耦合组件2316的BGA，以便耦合到电路板2302。在图7中所示的实施例中，IC封装2320和电路板2302附连到中介层2304的相对侧；在其他实施例中，IC封装2320和电路板2302可附连到中介层2304的同一侧。在一些实施例中，三个或多于三个组件可通过中介层2304互连。

中介层2304可由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或聚合物材料（例如聚酰亚胺）来形成。在一些实现中，中介层2304可由交替的刚性或柔性材料来形成，所述交替的刚性或柔性材料可包含以上所述的供半导体衬底中使用的相同材料，诸如硅、锗和其他III-V族和IV族材料。中介层2304可包含金属互连2308和通孔2310，包含但不限于穿透硅通孔（through-silicon via）（TSV）2306。中介层2304还可包含嵌入式装置2314，包含无源装置和有源装置两者。这样的装置可包含但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（ESD）保护装置和存储器装置。更复杂的装置（诸如另外的RF装置、功率放大器、电源管理装置、天线、阵列、传感器和微机电系统（MEMS）装置）也可被形成在中介层2304上。在一些实施例中，如本文中所述的实现具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管的IC结构也可在中介层2304中/在中介层2304上被实现。中介层上封装结构2336可采取本领域中已知的中介层上封装结构中的任何中介层上封装结构的形式。

IC装置组合件2300可包含通过耦合组件2322耦合到电路板2302的第一面2340的IC封装2324。耦合组件2322可采取以上参照耦合组件2316讨论的实施例中的任何实施例的形式，以及IC封装2324可采取以上参照IC封装2320讨论的实施例中的任何实施例的形式。

图7中所示的IC装置组合件2300包含通过耦合组件2328耦合到电路板2302的第二面2342的叠层封装（package-on-package）结构2334。叠层封装结构2334可包含通过耦合组件2330耦合在一起的IC封装2326和IC封装2332，使得IC封装2326设置在电路板2302与IC封装2332之间。耦合组件2328和2330可采取上面讨论的耦合组件2316的实施例中的任何实施例的形式，并且IC封装2326和2332可采取上面讨论的IC封装2320的实施例中的任何实施例的形式。叠层封装结构2334可根据本领域中已知的叠层封装结构中的任何叠层封装结构来配置。

图8是根据本文中公开的实施例中的任何实施例的示例计算装置2400的框图，所述示例计算装置2400可包含具有一个或多个IC结构的一个或多个组件，所述一个或多个IC结构具有与环绕式栅极和/或一个或多个环绕式S/D触点集成的一个或多个平面晶体管。例如，计算装置2400的组件中的任何适当组件可包含根据本文中公开的实施例中的任何实施例的管芯（例如管芯2002（图5B）），所述管芯包含具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管。计算装置2400的组件中的任何组件可包含IC装置（例如图1-2的IC结构的任何实施例）和/或IC封装2200（图6）。计算装置2400的组件中的任何组件可包含IC装置组合件2300（图7）。

在图8中将多个组件示为被包含在计算装置2400中，但是这些组件中的任何一个或多个组件可为适合于应用而被省略或复制。在一些实施例中，计算装置2400中包含的组件的一些或全部可附连到一个或多个主板。在一些实施例中，这些组件的一些或全部被制作到单个SoC管芯上。

另外，在各个实施例中，计算装置2400可以不包含图8中所示的组件中的一个或多个组件，但是计算装置2400可包含用于耦合到一个或多个组件的接口电路。例如，计算装置2400可以不包含显示装置2406，但是可包含显示装置2406可耦合到的显示装置接口电路（例如连接器和驱动器电路）。在示例的另一个集合中，计算装置2400可以不包含音频输入装置2418或音频输出装置2408，但是可包含音频输入装置2418或音频输出装置2408可耦合到的音频输入或输出装置接口电路（例如连接器和支持电路）。

计算装置2400可包含处理装置2402（例如一个或多个处理装置）。如本文中所使用的，术语“处理装置”或“处理器”可指处理来自寄存器和/或存储器的电子数据以将该电子数据变换为可存储在寄存器和/或存储器中的其他电子数据的任何装置或者装置的部分。处理装置2402可包含一个或多个数字信号处理器（DSP）、专用IC（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、加密处理器（执行硬件内的加密算法的专用处理器）、服务器处理器或者任何其他适当处理装置。计算装置2400可包含存储器2404，所述存储器2404本身可包含一个或多个存储器装置，诸如易失性存储器（例如DRAM）、非易失性存储器（例如只读存储器（ROM））、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2404可包含与处理装置2402共享管芯的存储器。该存储器可用作高速缓冲存储器，并且可包含例如eDRAM和/或自旋转移矩磁随机存取存储器（STT-MRAM）。

在一些实施例中，计算装置2400可包含通信芯片2412（例如一个或多个通信芯片）。例如，通信芯片2412可配置用于管理向计算装置2400和从计算装置2400传递数据的无线通信。术语“无线”及其派生词可用来描述可通过使用调制的电磁辐射通过非固态介质来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示相关联的装置不含有任何线材，尽管在一些实施例中它们可能不含有。

通信芯片2412可实现多种无线标准或协议中的任何无线标准或协议，包含但不限于电气和电子工程师协会（IEEE）标准（包含Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如IEEE 802.16-2005修改版））、长期演进（LTE）项目连同任何修改、更新和/或修订版（例如高级LTE项目、超移动宽带（UMB）项目（又称作“3GPP2”）等）。IEEE 802.16兼容的宽带无线接入（BWA）网络一般称作WiMAX网络，即代表全球微波接入互操作性（worldwideinteroperability for microwave access）的首字母缩写词，它是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2412可根据全球移动通信系统（GSM）、通用分组无线电业务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络进行操作。通信芯片2412可根据增强数据速率GSM演进（EDGE）、GSMEDGE无线电接入网（GERAN）、通用陆地无线接入网（UTRAN）或者演进UTRAN（E-UTRAN）进行操作。通信芯片2412可根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）和其派生以及表示为3G、4G、5G和以上的任何其他无线协议进行操作。在其他实施例中，通信芯片2412可根据其他无线协议进行操作。计算装置2400可包含天线2422，以促进无线通信和/或接收其他无线通信（诸如AM或FM无线电传输）。

在一些实施例中，通信芯片2412可管理有线通信，诸如电、光或者任何其他适当通信协议（例如以太网）。如上所述，通信芯片2412可包含多个通信芯片。例如，第一通信芯片2412可专用于短程无线通信（诸如Wi-Fi或蓝牙等），并且第二通信芯片2412可专用于长程无线通信（诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他）。在一些实施例中，第一通信芯片2412可专用于无线通信，并且第二通信芯片2412可专用于有线通信。

在各个实施例中，对于上面描述的一个或多个通信芯片2412内的使用，如本文中所述的IC结构可以是特别有利的。例如，这样的IC结构可用来实现以下中的一个或多个：实现各种晶体管的功率放大器、低噪声放大器、滤波器（包含滤波器阵列和滤波器组）、开关、上变频器、下变频器、双工器以及逻辑电路（例如控制逻辑），例如作为实现RF发射器、RF接收器或RF收发器的一部分。

计算装置2400可包含电池/电源电路2414。电池/电源电路2414可包含一个或多个能量存储装置（例如电池或电容器）和/或用于将计算装置2400的组件耦合到与计算装置2400分开的能量源（例如AC线路电源）的电路。

计算装置2400可包含显示装置2406（或者对应接口电路，如上所讨论的）。显示装置2406可包含任何视觉指示器，诸如，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或者平板显示器。

计算装置2400可包含音频输出装置2408（或者对应接口电路，如上所讨论的）。音频输出装置2408可包含生成可听指示的任何装置，例如扬声器、耳机或耳塞。

计算装置2400可包含音频输入装置2418（或者对应接口电路，如上所讨论的）。音频输入装置2418可包含生成表示声音的信号的任何装置，诸如麦克风、麦克风阵列或数字仪器（例如具有乐器数字接口（MIDI）输出的仪器）。

计算装置2400可包含GPS装置2416（或者对应接口电路，如上所讨论的）。如本领域中已知的，GPS装置2416可与基于卫星的系统进行通信，并且可接收计算装置2400的位置。

计算装置2400可包含其他输出装置2410（或者对应接口电路，如上所讨论的）。其他输出装置2410的示例可包含音频编码解码器、视频编码解码器、打印机、用于向其他装置提供信息的有线或无线发射器或者附加存储装置。

计算装置2400可包含其他输入装置2420（或者对应接口电路，如上所讨论的）。其他输入装置2420的示例可包含加速计、陀螺仪、罗盘、图像捕获装置、键盘、诸如鼠标、触控笔、触摸板之类的光标控制装置、条形码读取器、快速响应（QR）码读取器、任何传感器或者射频标识（RFID）读取器。

计算装置2400可具有任何期望的形状因素，诸如手持或移动计算装置（例如蜂窝电话、智能电话、移动互联网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等）、台式计算装置、服务器或其他联网的计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字录像机或者可穿戴计算装置。在一些实施例中，计算装置2400可以是处理数据的任何其他电子装置。

图9是根据本文中公开的实施例中的任何实施例的示例RF装置2500的框图，所述示例RF装置2500可包含具有一个或多个IC结构的一个或多个组件，所述一个或多个IC结构具有一个或多个平面晶体管，所述一个或多个平面晶体管具有环绕式栅极和/或一个或多个环绕式S/D触点。例如，RF装置2500的组件中的任何适当组件可包含根据本文中公开的实施例中的任何实施例的管芯（例如，如参照图5所述的管芯2002或者实现如参照图1或2所述的IC结构的管芯），所述管芯包含具有环绕式栅极和/或一个或多个环绕式S/D触点的一个或多个平面晶体管。RF装置2500的组件中的任何组件可包含IC装置（例如图1-2的IC结构）和/或如参照图6所述的IC封装2200。RF装置2500的组件中的任何组件可包含如参照图7所述的IC装置组合件2300。在一些实施例中，RF装置2500可被包含在如参照图8所述的计算装置2400的任何组件内，或者可耦合到计算装置2400的组件中的任何组件，例如耦合到计算装置2400的存储器2404和/或处理装置2402。在又一些其他实施例中，RF装置2500可进一步包含参照图8所述的组件中的任何组件，诸如但不限于如图8中所示的电池/电源电路2414、存储器2404以及各种输入和输出装置。

一般来说，RF装置2500可以是任何装置或系统，所述装置或系统可支持采取大约3千赫兹（kHz）至300千兆赫兹（GHz）的RF范围中的电磁波形式的信号的无线传输和/或接收。在一些实施例中，RF装置2500可例如在任何适当蜂窝无线通信技术（诸如GSM、WCDMA或LTE）的BS或UE装置中用于无线通信。在另外的示例中，RF装置2500可用作例如毫米波无线技术的BS或UE装置，或者用于例如毫米波无线技术的BS或UE装置中，所述毫米波无线技术诸如第五代（5G）无线（即，高频/短波长谱，例如，具有大约20 GHz与60 GHz之间的范围中的频率，对应于大约5毫米与15毫米之间的范围中的波长）。在又一个示例中，RF装置2500可例如在启用Wi-Fi的装置（例如台式电脑、膝上型电脑、视频游戏控制台、智能电话、平板电脑、智能TV、数字音频播放器、汽车、打印机等）中用于使用Wi-Fi技术（例如2.4 Ghz的频带，对应于大约12 cm的波长，或者5.8 Ghz的频带谱，对应于大约5 cm的波长）的无线通信。在一些实现中，启用Wi-Fi的装置例如可以是配置成与其他节点传递数据的智能系统中的节点（例如智能传感器）。在又一个示例中，RF装置2500可用于使用蓝牙技术（例如从大约2.4 Ghz至大约2.485 Ghz的频带，对应于大约12 cm的波长）的无线通信。在其他实施例中，RF装置2500可用于例如在汽车雷达系统中或者在诸如磁共振成像（MRI）的医疗应用中为了除通信之外的目的传送和/或接收RF信号。

在各个实施例中，RF装置2500可被包含在可用于蜂窝网络中的频率分配的频域双工（FDD）或时域双工（TDD）变体中。在FDD系统中，上行链路（即，从UE装置传送给BS的RF信号）和下行链路（即，从BS传送给UE装置的RF信号）可在相同时间使用分离的频带。在TDD系统中，上行链路和下行链路可使用相同频率，但是在不同时间使用。

在图9中将多个组件示为被包含在RF装置2500中，但是这些组件中的任何一个或多个组件可为适合于应用而被省略或复制。例如，在一些实施例中，RF装置2500可以是支持RF信号的无线传输和接收两者的RF装置（例如RF收发器），在此情况下，它可包含本文中称作发射（TX）路径的部分的组件以及本文中称作接收（RX）路径的部分的组件两者。但是，在其他实施例中，RF装置2500可以是仅支持无线接收的RF装置（例如RF接收器），在此情况下，它可包含RX路径的组件，但是不包含TX路径的组件；或者RF装置2500可以是仅支持无线传输的RF装置（例如RF发射器），在此情况下，它可包含TX路径的组件，但是不包含RX路径的组件。

在一些实施例中，RF装置2500中包含的组件的一些或全部可附连到一个或多个主板。在一些实施例中，这些组件的一些或全部被制作在单个管芯上，例如被制作在单个SoC管芯上。

另外，在各个实施例中，RF装置2500可以不包含图9中所示的组件中的一个或多个组件，但是RF装置2500可包含用于耦合到一个或多个组件的接口电路。例如，RF装置2500可以不包含天线2502，但是可包含天线2502可耦合到的天线接口电路（例如匹配电路、连接器和驱动器电路）。在示例的另一个集合中，RF装置2500可以不包含数字处理单元2508或本地振荡器2506，但是可包含数字处理单元2508或本地振荡器2506可耦合到的装置接口电路（例如连接器和支持电路）。

如图9中所示的，RF装置2500可包含天线2502、双工器2504、本地振荡器2506、数字处理单元2508。还如图9中所示的，RF装置2500可包含RX路径，所述RX路径可包含RX路径放大器2512、RX路径混频前滤波器2514、RX路径混频器2516、RX路径混频滤后波器2518和模数转换器（ADC）2520。如图9中进一步示出的，RF装置2500可包含TX路径，所述TX路径可包含TX路径放大器2522、TX路径混频后滤波器2524、TX路径混频器2526、TX路径混频前滤波器2528和数模转换器（DAC）2530。更进一步，RF装置2500可进一步包含阻抗调谐器2532和RF开关2534。在各个实施例中，RF装置2500可包含图9中所示的组件中的任何组件的多个实例。在一些实施例中，RX路径放大器2512、TX路径放大器2522、双工器2504和RF开关2534可被认为形成RF装置2500的RF FE或者是RF装置2500的RF FE的一部分。在一些实施例中，RX路径混频器2516和TX路径混频器2526（可能与图9中所示的它们关联的混频前滤波器和混频后滤波器一起）可被认为形成RF装置2500的RF收发器（或者分别在只有RX路径组件或TX路径组件被包含在RF装置2500中的情况下为RF接收器或RF发射器）或者是其一部分。虽然图9中没有具体示出，但是RF装置2500可进一步包含RF装置的一个或多个控制逻辑元件/电路（例如在RF FR控制接口中），例如以增强复杂RF系统环境的控制、支持包络跟踪技术的实现、降低耗散功率等。对于实现这样的控制逻辑元件/电路的至少部分，如本文中所述的各种IC结构可以是特别有利的。

天线2502可配置成根据任何无线标准或协议（例如Wi-Fi、LTE或GSM以及表示为3G、4G、5G和以上的任何其他无线协议）无线传送和/或接收RF信号。如果RF装置2500是FDD收发器，则天线2502可配置用于分离的（即，非重叠和不连续）频率带中（例如，相互具有例如20 MHz的分隔的频带中）的通信信号的并发接收和传输。如果RF装置2500是TDD收发器，则天线2502可配置用于对于TX和RX路径可以是相同或重叠的频率带中的通信信号的顺序接收和传输。在一些实施例中，RF装置2500可以是多频带RF装置，在此情况下，天线2502可配置用于在分离频率带中具有多个RF分量的信号的并发接收和/或配置用于在分离频率带中具有多个RF分量的信号的并发传输。在这样的实施例中，天线2502可以是单个宽带天线或者多个频带特定天线（即，各自配置成在特定频率带中接收和/或传送信号的多个天线）。在各个实施例中，天线2502可包含多个天线元件，例如形成相控天线阵列的多个天线元件（即，可使用多个天线元件和相移来传送和接收RF信号的通信系统或天线的阵列）。与单天线系统相比，相控天线阵列可提供诸如增加的增益、定向操纵（directional steering）的能力和同时通信之类的优点。在一些实施例中，RF装置2500可包含多于一个天线2502，以实现天线分集。在一些这样的实施例中，RF开关2534可部署成在不同天线之间进行切换。

天线2502的输出可耦合到双工器2504的输入。双工器2504可以是配置用于对多个信号进行滤波以允许通过双工器2504与天线2502之间的单个路径的双向通信的任何适当组件。双工器2504可配置用于向RF装置2500的RX路径提供RX信号，并且用于从RF装置2500的TX路径接收TX信号。

RF装置2500可包含一个或多个本地振荡器2506，所述本地振荡器2506配置成提供本地振荡器信号，所述本地振荡器信号可用于由天线2502接收的RF信号的下变频和/或将要由天线2502传送的信号的上变频。

RF装置2500可包含数字处理单元2508，所述数字处理单元2508可包含一个或多个处理装置。在一些实施例中，数字处理单元2508可实现为图8中所示的处理装置2402，所述处理装置2402的描述在上文提供（当用作数字处理单元2508时，处理装置2402可以但不是必须实现如本文中所述的IC结构中的任何IC结构，例如根据本文中公开的实施例中的任何实施例的具有一个或多个平面晶体管的IC结构，所述一个或多个平面晶体管具有环绕式栅极和/或一个或多个环绕式S/D触点）。数字处理单元2508可配置成执行与RX信号和/或TX信号的数字处理相关的各种功能。这样的功能的示例包含但不限于抽选/下采样、纠错、数字下变频或上变频、DC偏移消除、自动增益控制等。虽然图9中未示出，但是在一些实施例中，RF装置2500可进一步包含存储器装置，例如，如参照图8所述的存储器装置2404，所述存储器装置配置成与数字处理单元2508协作。当在RF装置2500内使用或者耦合到RF装置2500时，存储器装置2404可以但不是必须实现如本文中所述的IC结构中的任何IC结构，例如根据本文中公开的实施例中的任何实施例的具有一个或多个平面晶体管的IC结构，所述一个或多个平面晶体管具有环绕式栅极和/或一个或多个环绕式S/D触点。

转到可被包含在RF装置2500中的RX路径的细节，RX路径放大器2512可包含低噪声放大器（LNA）。RX路径放大器2512的输入可例如经由双工器2504耦合到天线2502的天线端口（未示出）。RX路径放大器2512可放大由天线2502接收的RF信号。

RX路径放大器2512的输出可耦合到RX路径混频前滤波器2514的输入，所述RX路径混频前滤波器2514可以是谐波或带通（例如低通）滤波器，其配置成对已经由RX路径放大器2512放大的所接收的RF信号进行滤波。

RX路径混频前滤波器2514的输出可耦合到RX路径混频器2516（又称作下变频器）的输入。RX路径混频器2516可包含两个输入和一个输出。第一输入可配置成接收RX信号，所述RX信号可以是电流信号，指示由天线2502接收的信号（例如，第一输入可接收RX路径混频前滤波器2514的输出）。第二输入可配置成接收来自本地振荡器2506之一的本地振荡器信号。RX路径混频器2516然后可对在其两个输入处接收的信号进行混频，以生成在RX路径混频器2516的输出处提供的下变频RX信号。如本文中所使用的，下变频指对所接收的RF信号与本地振荡器信号进行混频以生成更低频率的信号的过程。特别是，下变频RX路径混频器2516可配置成当在两个输入端口处提供两个输入频率时在输出端口处生成和频和/或差频。在一些实施例中，RF装置2500可实现直接变频接收器（DCR），所述直接变频接收器（DCR）又称作零差、同步或零IF接收器，在此情况下，RX路径混频器2516可配置成使用本地振荡器信号对进入的无线电信号进行解调，所述本地振荡器信号的频率与无线电信号的载波频率相同或非常接近。在其他实施例中，RF装置2500可利用到中间频率（IF）的下变频。IF可用于超外差无线电接收器，其中在进行所接收的信号中的信息的最终检测之前，所接收的RF信号被移位到IF。到IF的变频由于若干原因而可以是有用的。例如，当使用若干级的滤波器时，它们全部能够设置成固定频率，这使它们更易于构建和调谐。在一些实施例中，RX路径混频器2516可包含若干这样的IF变频的级。

虽然在图9的RX路径中示出单个RX路径混频器2516，但是在一些实施例中，RX路径混频器2516可实现为正交下变频器，在此情况下，它将包含第一RX路径混频器和第二RX路径混频器。第一RX路径混频器可配置用于通过对由天线2502接收的RX信号和由本地振荡器2506提供的本地振荡器信号的同相分量进行混频，来执行下变频以生成同相（I）下变频RX信号。第二RX路径混频器可配置用于通过对由天线2502接收的RX信号以及由本地振荡器2506提供的本地振荡器信号的正交分量（正交分量是在相位上从本地振荡器信号的同相分量偏移90度的分量）进行混频，来执行下变频以生成正交（Q）下变频RX信号。第一RX路径混频器的输出可被提供给I信号路径，并且第二RX路径混频器的输出可被提供给Q信号路径，所述Q信号路径可与I信号路径相位相差基本上90度。

RX路径混频器2516的输出可以可选地耦合到RX路径混频后滤波器2518，所述RX路径混频后滤波器2518可以是低通滤波器。在RX路径混频器2516是如上所述的实现第一和第二混频器的正交混频器的情况下，分别在第一和第二混频器的输出处提供的同相和正交分量可耦合到滤波器2518中包含的相应各个第一和第二RX路径混频后滤波器。

ADC 2520可配置成将来自RX路径混频器2516的混频RX信号从模拟域转换到数字域。ADC 2520可以是正交ADC，其与RX路径正交混频器2516相似，可包含两个ADC，所述两个ADC配置成数字化分离在同相和正交分量中的下变频RX路径信号。ADC 2520的输出可被提供给数字处理单元2508，所述数字处理单元2508配置成执行与RX信号的数字处理相关的各种功能，使得能够提取RX信号中编码的信息。

转到可被包含在RF装置2500中的TX路径的细节，可将稍后将要由天线2502传送的数字信号（TX信号）从数字处理单元2508提供给DAC 2530。与ADC 2520相似，DAC 2530可包含两个DAC，所述两个DAC配置成分别将数字I路径和Q路径TX信号分量转换成模拟形式。

可选地，DAC 2530的输出可耦合到TX路径混频前滤波器2528，所述TX路径混频前滤波器2528可以是带通（例如低通）滤波器（或者在正交处理的情况下，一对带通（例如低通）滤波器），其配置成从由DAC 2530输出的模拟TX信号中滤波掉期望的频带外的信号分量。数字TX信号然后可被提供给TX路径混频器2526，所述TX路径混频器2526还可称作上变频器。与RX路径混频器2516相似，TX路径混频器2526可包含一对TX路径混频器，以用于同相和正交分量混频。与可被包含在RX路径中的第一和第二RX路径混频器相似，TX路径混频器2526的TX路径混频器中的每个可包含两个输入和一个输出。第一输入可接收由相应DAC2530转换成模拟形式的TX信号分量，所述TX信号分量将要被上变频以生成将要传送的RF信号。第一TX路径混频器可通过将由DAC 2530转换成模拟形式的TX信号分量与从本地振荡器2506（在各个实施例中，本地振荡器2506可包含多个不同本地振荡器，或者配置成为RX路径中的混频器2516和TX路径中的混频器2526提供不同的本地振荡器频率）提供的TX路径本地振荡器信号的同相分量进行混频，来生成同相（I）上变频信号。第二TX路径混频器可通过将由DAC 2530转换成模拟形式的TX信号分量与TX路径本地振荡器信号的正交分量进行混频，来生成正交相位（Q）上变频信号。第二TX路径混频器的输出可被添加到第一TX路径混频器的输出，以创建实际RF信号。TX路径混频器中的每个TX路径混频器的第二输入可耦合到本地振荡器2506。

可选地，RF装置2500可包含TX路径混频后滤波器2524，所述TX路径混频后滤波器2524配置成对TX路径混频器2526的输出进行滤波。

TX路径放大器2522可以是功率放大器（PA），其配置成在将上变频RF信号提供给天线2502以用于传输之前对它进行放大。

在各个实施例中，RX路径混频前滤波器2514、RX路径混频后滤波器2518、TX混频后滤波器2524和TX混频前滤波器2528中的任何滤波器可被实现为RF滤波器。在一些实施例中，这样的RF滤波器中的每个RF滤波器可包含例如在梯形配置中布置的一个或多个（通常多个）谐振器（例如薄膜体声谐振器（FBAR）、兰姆波谐振器和/或轮廓波谐振器）。RF滤波器的单个谐振器可包含被包围在底部电极与顶部电极之间的诸如氮化铝（AlN）的压电材料的层，其中在每个电极的一部分周围提供空腔，以便允许压电材料的一部分在滤波器的操作期间振动。在一些实施例中，RF滤波器可被实现为多个RF滤波器或滤波器组。滤波器组可包含多个RF谐振器，所述多个RF谐振器可耦合到开关（例如RF开关2534），所述开关配置成有选择地接通和关断多个RF谐振器中的任何一个（即，激活多个RF谐振器中的任何一个），以便实现滤波器组的期望的滤波特性（即，以便对滤波器组进行编程）。例如，当RF装置2500是或者被包含在BS或UE装置中时，这样的滤波器组可用来在不同RF频率范围之间进行切换。在另一个示例中，这样的滤波器组可以是可编程的，以抑制不同双工距离上的TX泄漏。

阻抗调谐器2532可包含任何适当的电路，所述电路配置成匹配不同RF电路的输入和输出阻抗，以使RF装置2500中的信号损失最小化。例如，阻抗调谐器2532可包含天线阻抗调谐器。能够调谐天线2502的阻抗可以是特别有利的，因为天线的阻抗是RF装置2500所在的环境的函数，例如天线的阻抗取决于例如天线是否被握持在手中、放置在车顶等而变化。

如上所述，RF开关2534可用来有选择地在图9中所示的组件中的任何一个组件的多个实例之间进行切换，以便实现RF装置2500的期望的行为和特性。例如，在一些实施例中，RF开关可用来在不同天线2502之间进行切换。在其他实施例中，RF开关可用来在RF装置2500中包含的滤波器中的任何滤波器的多个RF谐振器之间进行切换（例如通过有选择地接通和关断RF谐振器）。

在各个实施例中，当用于双工器2504、RX路径放大器2512、RX路径混频前滤波器2514、RX路径混频后滤波器2518、TX路径放大器2522、TX路径混频前滤波器2528、TX路径混频后滤波器2524、阻抗调谐器2532和/或RF开关2534中的任何一个中时，如本文中所述的III-N晶体管中的一个或多个III-N晶体管可以是特别有利的。

RF装置2500提供简化版本，并且在另外的实施例中，可包含图9中没有具体示出的其他组件。例如，RF装置2500的RX路径可包含RX路径混频器2516与ADC 2520之间的电流-电压放大器，所述电流-电压放大器可配置成将下变频信号放大并且转换成电压信号。在另一个示例中，RF装置2500的RX路径可包含用于生成平衡信号的平衡-不平衡变压器（baluntransformer）。在又一个示例中，RF装置2500可进一步包含时钟发生器，所述时钟发生器可例如包含适当的锁相环（PLL），所述锁相环（PLL）配置成接收参考时钟信号，并且将它用来生成不同时钟信号，所述不同时钟信号然后可用于对ADC 2520、DAC 2530的操作进行定时，和/或还可由本地振荡器2506用来生成将要用于RX路径或TX路径中的本地振荡器信号。

选择示例

以下段落提供本文中所公开的实施例的各个示例。

示例1提供一种IC结构，该IC结构包含支承结构（例如衬底、管芯或芯片）和平面III-N晶体管。晶体管包含：在支承结构之上提供的沟道堆叠，沟道堆叠包含在支承结构之上提供的III-N半导体材料以及在III-N半导体材料之上提供的极化材料；在沟道堆叠中提供的第一和第二源极/漏极（S/D）区；以及在第一与第二S/D区之间的沟道堆叠的一部分之上提供的栅极堆叠，其中栅极堆叠至少部分地环绕沟道堆叠的上部。

示例2提供根据示例1的IC结构，其中环绕沟道堆叠的上部的栅极堆叠包含在沟道堆叠的顶面（例如沟道堆叠的最远离支承结构的面）之上提供的和沿沟道堆叠的至少一个侧壁（优选地沿两个侧壁）延伸到大约2纳米与100纳米之间（包含其中的全部值和范围，例如在大约4纳米与50纳米之间，或者在大约5纳米与30纳米之间）的深度的栅极堆叠。

示例3提供根据示例2的IC结构，其中栅极堆叠包含环绕沟道堆叠的上部的栅极介电材料以及环绕栅极介电材料的栅极电极材料。

示例4提供根据示例3的IC结构，其中栅极介电材料的一部分在沟道堆叠的至少一个侧壁处与III-N半导体材料接触。

示例5提供根据以上示例中的任何一个的IC结构，其中第一和第二S/D区中的每个S/D区延伸到沟道堆叠中至大约8纳米与200纳米之间的深度，该深度包含其中的全部值和范围，例如在大约10纳米与150纳米之间，或者在大约10纳米与80纳米之间。

示例6提供根据以上示例中的任何一个的IC结构，其中在与栅极长度垂直的方向上的沟道堆叠的宽度在大约20纳米与1毫米之间，包含其中的全部值和范围，例如在大约50纳米与500微米之间，或者在大约100纳米与50微米之间。

示例7提供根据以上示例中的任何一个的IC结构，其中极化材料包含具有比III-N半导体材料更强的压电极化行为/性质并且配置成引起III-N半导体材料中的拉伸应力的材料。

示例8提供根据示例7的IC结构，其中极化材料包含铝、铟、镓和氮（例如Al_xIn_yGa_zN）。

示例9提供根据以上示例中的任何一个的IC结构，其中栅极堆叠与III-N半导体材料之间的极化材料的厚度在大约0.1纳米与50纳米之间，例如在大约1纳米与20纳米之间，或者在大约1纳米与10纳米之间。

示例10提供根据以上示例中的任何一个的IC结构，其中III-N半导体材料包含氮，以及镓和铝中的一个或多个（例如GaN、AlN或AlGaN）。

示例11提供根据以上示例中的任何一个的IC结构，其中III-N半导体材料的厚度在大约5纳米与1000纳米之间，例如在大约5纳米与100纳米之间，或者在大约10纳米与50纳米之间。

示例12提供根据以上示例中的任何一个的IC结构，进一步包含III-N半导体材料与支承结构之间的缓冲材料，其中缓冲材料的带隙大于III-N半导体材料的带隙。

示例13提供根据示例12的IC结构，其中缓冲材料包含：包含铝、镓和氮的材料（例如AlGaN）或者包含铝和氮的材料（例如AlN）。

示例14提供根据示例12或13的IC结构，其中缓冲材料的厚度在大约100纳米与5000纳米之间，例如在大约250纳米与500纳米之间。

示例15提供根据以上示例中的任何一个的IC结构，进一步包含至少部分地环绕第一S/D区和第二S/D区中的至少一个S/D区（例如第一S/D区）的上部的S/D触点材料（例如用来实现S/D触点126的导电材料118）。

示例16提供根据示例15的IC结构，其中环绕第一S/D区的上部的S/D触点材料包含在第一S/D区的顶面（例如S/D区的最远离支承结构的面）之上提供的和沿沟道堆叠的至少一个侧壁（优选地沿两个侧壁）延伸到大约2纳米与150纳米之间（包含其中的全部值和范围，例如在大约4纳米与75纳米之间或者在大约5纳米与45纳米之间）的深度的S/D触点材料。

示例17提供根据示例16的IC结构，其中S/D触点材料的一部分与第一S/D区的至少一个侧壁接触。

示例18提供根据以上示例中的任何一个的IC结构，其中平面III-N晶体管是RF电路的一部分，或者III-N晶体管是电源电路的一部分。

示例19提供一种包含IC管芯以及耦合到IC管芯的另外的IC组件的IC封装。IC管芯包含具有沟道堆叠和栅极堆叠的平面晶体管。沟道堆叠包含一个或多个半导体材料（例如III-N半导体材料以及在III-N半导体材料之上提供的极化材料）。沟道堆叠具有顶面和一对相对的侧壁，其中一对相对的侧壁之间的距离在大约20纳米与1毫米之间，包含其中的全部值和范围，例如在大约50纳米与500微米之间，或者高于大约100纳米（例如在大约100纳米与50微米之间）。栅极堆叠包含与沟道堆叠的顶面的一部分接触的第一部分以及与沟道堆叠的一对相对的侧壁中的至少一个侧壁的一部分接触的第二部分。

示例20提供根据示例19的IC封装，其中栅极堆叠的第二部分在沟道堆叠的一对相对的侧壁中的至少一个侧壁处与沟道堆叠的一个或多个半导体材料中的至少一个半导体材料接触（例如与沟道堆叠的III-N半导体材料接触）。

示例21提供根据示例19或20的IC封装，其中第一部分与第二部分是连续的（例如，栅极堆叠环绕沟道堆叠的一对相对的侧壁中的至少一个侧壁）。

示例22提供根据示例19-21中的任何一个的IC封装，其中另外的IC组件包含封装衬底、中介层或另外的IC管芯中的一个。

示例23提供根据示例19-22中的任何一个的IC封装，其中IC封装被包含在RF通信装置（例如RF收发器）的开关、功率放大器、低噪声放大器、滤波器、滤波器组、双工器、上变频器、下变频器或逻辑电路中的一个中，和/或IC封装被包含在无线通信系统的基站中或者无线通信系统的UE装置（例如移动装置）中。

在各个另外的示例中，根据以上示例中的任何一个的IC封装的IC管芯可包含根据以上示例中的任何一个的IC结构，例如根据示例1-18中的任何一个的IC结构。

示例24提供制造IC结构的方法。该方法包含：在支承结构之上形成沟道堆叠，沟道堆叠包含III-N半导体材料以及在III-N半导体材料之上的极化材料；在沟道堆叠中形成一对源极/漏极（S/D）区；以及在一对S/D区之间的沟道堆叠的一部分之上提供栅极堆叠，其中栅极堆叠至少部分地环绕沟道堆叠的上部。

示例25提供根据示例24的方法，其中环绕沟道堆叠的上部的栅极堆叠包含在沟道堆叠的顶面（例如沟道堆叠的最远离支承结构的面）之上提供的和沿沟道堆叠的至少一个侧壁（优选地沿两个侧壁）延伸到大约2纳米与100纳米之间（包含其中的全部值和范围，例如在大约4纳米与50纳米之间，或者在大约5纳米与30纳米之间）的深度的栅极堆叠。

示例26提供根据示例24的方法，其中沟道堆叠包含顶面和一对相对的侧壁，并且其中提供栅极堆叠包含：在包围沟道堆叠的一对相对的侧壁的介电材料中形成凹槽，以暴露沟道堆叠的一对相对的侧壁中的至少一个侧壁的一部分，其中沟道堆叠的一对相对的侧壁中的至少一个侧壁的暴露部分沿沟道堆叠的至少一个侧壁（优选地沿两个侧壁）的高度在大约2纳米与100纳米之间，包含其中的全部值和范围，例如在大约4纳米与50纳米之间，或者在大约5纳米与30纳米之间；在沟道堆叠的顶面之上并且在沟道堆叠的一对相对的侧壁中的至少一个侧壁的暴露部分之上沉积栅极堆叠的栅极介电材料；以及在栅极介电材料之上沉积栅极堆叠的栅极电极材料。

在根据示例24-26中的任何一个的方法的各种另外的示例中，IC结构是根据示例1-18中的任何一个的IC结构，并且该方法包含用来制造这些IC结构中的任何IC结构的对应的另外过程。

示例27提供一种IC结构，该IC结构包含支承结构（例如衬底、管芯或芯片）和平面晶体管。晶体管包含：在支承结构之上提供的沟道堆叠，该沟道堆叠包含在支承结构之上提供的一个或多个半导体材料（例如III-N半导体材料以及在III-N半导体材料之上提供的极化材料）；在沟道堆叠中提供的第一和第二源极/漏极（S/D）区；以及S/D触点材料，其中S/D触点材料至少部分地环绕第一和第二S/D区中的至少一个（例如第一S/D区）的上部。如果S/D触点材料环绕两个S/D区的上部，则它是环绕每个相应S/D区的所述材料（例如不连续材料）的不同实例。

示例28提供根据示例27的IC结构，其中环绕第一S/D区的上部的S/D触点材料包含在第一S/D区的顶面（例如S/D区的最远离支承结构的面）之上提供的和沿沟道堆叠的至少一个侧壁（优选地沿两个侧壁）延伸到大约2纳米与150纳米之间（包含其中的全部值和范围，例如在大约4纳米与75纳米之间，或者在大约5纳米与45纳米之间）的深度的S/D触点材料。

示例29提供根据示例28的IC结构，其中S/D触点材料的一部分与第一S/D区的至少一个侧壁接触。

示例30提供一种电子装置，该电子装置包含：载体衬底；以及耦合到载体衬底的IC管芯，其中IC管芯包含根据示例1-18或27-29中的任何一个的晶体管布置，和/或被包含在根据示例19-23中的任何一个的IC封装中。

示例31提供根据示例30的电子装置，其中所述电子装置是可穿戴或手持电子装置。

示例32提供根据示例30或31的电子装置，其中所述电子装置进一步包含一个或多个通信芯片和天线。

示例33提供根据示例30-32中的任何一个的电子装置，其中载体衬底是主板。

示例34提供根据示例30-33中的任何一个的电子装置，其中所述电子装置是RF收发器。

示例35提供根据示例30-34中的任何一个的电子装置，其中所述电子装置是RF通信装置（例如RF收发器）的开关、功率放大器、低噪声放大器、滤波器、滤波器组、双工器、上变频器、下变频器或逻辑电路（例如，控制逻辑）中的一个。

示例36提供根据示例30-35中的任何一个的电子装置，其中所述电子装置被包含在无线通信系统的基站中。

示例37提供根据示例30-35中的任何一个的电子装置，其中电子装置被包含在无线通信系统的UE装置（例如移动装置）中。

本公开的所说明的实现的以上描述，包含摘要中描述的内容，不旨在是详尽的或者将本公开局限于所公开的精确形式。虽然本文中为了说明目的而描述本公开的特定实现和示例，但是如相关领域的技术人员将认识到的，在本公开的范围之内，各种等效修改是可能的。可鉴于以上详细描述对本公开进行这些修改。