具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1是本发明实施例提供的一种高电子迁移率晶体管芯片的结构示意图，如图1所示，本发明实施例提供了一种高电子迁移率晶体管芯片，高电子迁移率晶体管芯片包括衬底1与n个相互间隔地层叠在衬底1上的外延结构2，n为整数且n大于或等于2，每个外延结构2均包括层叠在衬底1上的外延层21、源极22、栅极23与漏极24，外延层21包括依次层叠在衬底1上的位错阻断层211、沟道层212、盖帽层213与绝缘保护层214，位错阻断层211在衬底1的表面的正投影位于沟道层212在衬底1的表面的正投影内，绝缘保护层214覆盖沟道层212的表面与盖帽层213的部分表面，栅极23位于绝缘保护层214上且与盖帽层213连通，源极22与漏极24分别位于栅极23的两侧，且源极22与漏极24均与沟道层212连通。

n个外延结构2中有一个外延结构2的漏极24与另一个外延结构2的源极22连通。在由衬底1指向外延结构2的方向上，衬底1包括依次层叠的绝缘导热层11、导电金属层12及衬底主体13。每个外延结构2的源极22均连通至衬底主体13，且每个外延结构2的绝缘保护层214均延伸至绝缘导热层11。

高电子迁移率晶体管芯片包括衬底1与n个相互间隔地层叠在衬底1上的外延结构2，衬底1作为外延结构2的生长基础对外延结构2起到支撑作用。每个外延结构2包括常见的外延层21、栅极23、源极22以及漏极24。在由衬底1指向外延结构2的方向上，衬底1包括依次层叠的绝缘导热层11、导电金属层12及衬底主体13。每个外延结构2的绝缘保护层214均延伸至绝缘导热层11，延伸至绝缘导热层11的绝缘保护层214隔离了外延结构2之间的连接，n个外延结构2中存在一个外延结构2的漏极24与另一个外延结构2的源极22连通，则实现相互独立的两个外延结构2之间的互联，以保证高电子迁移率晶体管芯片中形成一定的电路逻辑。衬底1中的衬底主体13起到良好的支撑作用，且衬底主体13可以被绝缘保护层214隔离成与n个外延结构2一一对应的n个部分，每个外延结构2中的源极22与对应的衬底主体13的部分可以相连，良好地抑制所有外延结构2中可能会存在的背栅效应。而导电金属层12可以起到导电以及键合到绝缘导热层11的作用，便于高电子迁移率晶体管芯片的制备。绝缘导热层11、导电金属层12及衬底主体13的制备要求以及成本较低，可以有效控制高电子迁移率晶体管芯片的整体成本，而导电金属层12本身可以用于引出引脚，也不需要额外从高电子迁移率晶体管芯片上剥离衬底1，就可以进行高电子迁移率晶体管芯片的后续封装等操作。可以减小高电子迁移率晶体管芯片的制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量和性能。

并且绝缘导热层11与导电金属层12均具有较为良好的散热效果，也可以降低热量对最终得到的高电子迁移率晶体管的寿命影响，提高最终得到的高电子迁移率晶体管的使用寿命。

需要说明的是，相互两个外延结构2之间，是通过绝缘保护层214起到绝缘与隔离的作用，部分绝缘保护层214延伸到绝缘导热层11以隔离。

可选地，衬底主体13的厚度与导电金属层12的厚度之比为50:1～200:1。

衬底主体13的厚度与导电金属层12的厚度之比在以上范围内时，衬底主体13能够实现良好的支撑与连接，导电金属层12可以有效实现键合与连接，且整体的制备成本也不会很高。

示例性地，导电金属层12的厚度与绝缘导热层11的厚度之比为1:100～1:200。

导电金属层12的厚度与绝缘导热层11的厚度之比在以上范围内时，绝缘导热层11的厚度较为合理，可以对外延结构2起到良好的支撑作用，也可以有效导热，控制最终得到的高电子迁移率晶体管的成本较为合理，高电子迁移率晶体管的使用寿命也较长。

可选地，衬底主体13的厚度为100um～300um，导电金属层12的厚度为0.5um～6um，绝缘导热层11为50um～1200um。

衬底主体13的厚度、导电金属层12的厚度与绝缘导热层11的厚度在以上范围内时，衬底1本身所需的制备成本较小，并且也能够适用于大部分不同厚度规格的外延材料的生长。控制HEMT制备成本的同时保证HEMT的整体质量。

示例性地，衬底主体13的材料为Si、SiC、GaN中的一种，在由衬底指向外延结构的方向上，导电金属层12包括依次层叠的黏合金属部分与键合金属部分，黏合金属部分的材料包括Ti、Ni、Au、Al、Sn中的一种或多种，键合金属部分的材料为Au，绝缘导热层11的材料为高阻硅、氧化铝或氮化铝中的一种。

衬底主体13的材料、导电金属层12的材料以及绝缘导热层11的材料，分别在以上材料中进行选择，则衬底1整体的制备成本较低，并且衬底1本身在制备过程中，各材料之间的连接情况较好，衬底1本身的质量较好，整体的使用寿命也较长。需要说明的是，高阻硅为高阻硅衬底的材料。

可选地，每个外延结构2的源极22均连通至导电金属层12。

每个外延结构2的源极22均连通至导电金属层12，金属的电阻非常小，可以保证源极22与导电金属层12之间的电压基本保持一致，出现源极22电势与接地点电势不同的情况更小，可以更有效地保证最终得到的HEMT的质量。

在本公开所提供的一种实现方式中，位错阻断层211、沟道层212与盖帽层213可分别为GaN层、AlGaN势垒层与GaN帽层。便于HEMT的制备与获取。

在本公开所提供的其他实现方式中，位错阻断层211、沟道层212与盖帽层213也可以采用其他不同材料制备，外延结构2还可包括除位错阻断层211、沟道层212与盖帽层213之外的其他层次，例如缓冲层等，本公开对此不做限制。

为便于理解，将连接源极22与漏极24的金属材料标识为25。

图2是本公开实施例提供的一种高电子迁移率晶体管芯片的制备方法流程图，制备方法用于制备如前所述的高电子迁移率晶体管芯片，制备方法包括：

S101：提供一基础衬底。

S102：在基础衬底上依次生长位错阻断层、沟道层与膜层，膜层包括多个相互间隔的盖帽层。

S103：在每个盖帽层上形成栅极，在每个盖帽层的两侧均分别形成源极与漏极，且源极与漏极均位于沟道层上。

S104：在沟道层上形成延伸至基础衬底的并列的(n-1)个凹槽，(n-1)个凹槽将沟道层划分为n个独立结构，n为整数且n大于或等于2。

S105：在每个独立结构上形成延伸至基础衬底的连接槽。

S106：打薄基础衬底远离独立结构的一面以得到衬底主体。

S107：在衬底主体远离独立结构的一面形成导电金属层。

S108：在导电金属层上键合绝缘导热层。

S109：使凹槽延伸至绝缘导热层。

S110：在每个独立结构上形成绝缘保护层，绝缘保护层覆盖每个独立结构中的沟道层的表面与盖帽层的部分表面，每个独立结构的绝缘保护层均延伸至绝缘导热层，得到层叠在衬底主体上的n个外延结构。

S111：将n个外延结构中有一个外延结构的漏极与另一个外延结构的源极连通，且另一个外延结构的源极充满连接槽。

高电子迁移率晶体管芯片包括衬底与n个相互间隔地层叠在衬底上的外延结构，衬底作为外延结构的生长基础对外延结构起到支撑作用。每个外延结构包括常见的外延层、栅极、源极以及漏极。在由衬底指向外延结构的方向上，衬底包括依次层叠的绝缘导热层、导电金属层及衬底主体。每个外延结构的绝缘保护层均延伸至绝缘导热层，延伸至绝缘导热层的绝缘保护层隔离了外延结构之间的连接，n个外延结构中存在一个外延结构的漏极与另一个外延结构的源极连通，则实现相互独立的两个外延结构之间的互联，以保证高电子迁移率晶体管芯片中形成一定的电路逻辑。衬底中的衬底主体起到良好的支撑作用，并且可以进行与n个外延结构中的每个源极之间的连通，良好地抑制所有外延结构中可能会存在的背栅效应。而导电金属层可以起到导电以及键合到绝缘导热层的作用，便于高电子迁移率晶体管芯片的制备。绝缘导热层、导电金属层及衬底主体的制备要求以及成本较低，可以有效控制高电子迁移率晶体管芯片的整体成本，而导电金属层本身可以用于引出引脚，也不需要额外从高电子迁移率晶体管芯片上剥离衬底，就可以进行高电子迁移率晶体管芯片的后续封装等操作。可以减小高电子迁移率晶体管芯片的制备手续，可以降低最终得到的HEMT的成本的同时保证HEMT的质量和性能。

并且衬底主体的制备过程中，是通过基础衬底打薄得到，在基础衬底的基础上不会有较大的成本升高。以基础衬底为基础先生长得到外延结构的基本层次，也可以保证外延结构的底层质量较好，最终得到的外延结构以及HEMT的质量较好。同时，绝缘保护层以及凹槽的深度的控制，是在导电金属层以及绝缘导热层成形之后再进行制备，此时衬底已经基本成形，而绝缘保护层以及凹槽只需要局部的操作即可得到最终的HEMT芯片，HEMT芯片整体在制备过程中所需的操作较小，整体的制备成本较小。

图3是本公开实施例提供的另一种高电子迁移率晶体管芯片的制备方法流程图，参考图3可知，制备方法包括：

S201：提供一基础衬底。

示例性地，基础衬底可为常见的硅衬底。便于制备与获取。

S202：在基础衬底上依次生长位错阻断层、沟道层与膜层，膜层包括多个相互间隔的盖帽层。

需要说明的是，步骤S202中，位错阻断层和沟道层可以通过金属有机气相沉积设备生长得到。

步骤S202中，膜层的形成，可包括：在沟道层上形成一层基础层；使用光刻工艺在基础层上刻蚀出多个相互间隔的盖帽层，得到膜层。便于盖帽层的制备，整体所需的制备步骤也较少。

S203：在每个盖帽层上形成栅极，在每个盖帽层的两侧均分别形成源极与漏极，且源极与漏极均位于沟道层上。

需要说明的是，栅极、源极与漏极均可通过光刻工艺得到。

示例性地，例如栅极的形成，包括：在基础衬底上生长的结构的表面涂覆光刻胶；在光刻胶上形成对应栅极的通孔，通孔连通盖帽层；蒸镀栅极到通孔内；去除光刻胶。即可得到栅极。源极与漏极的形成过程与栅极的形成过程类似，因此此处不再赘述。

在使用凹槽将基础衬底上生长的结构划分开之前，先形成栅极、源极与漏极。可以避免在凹槽之后制备栅极过程中，凹槽内会填充光刻胶以及部分金属。HEMT整体的制备过程较为简单。

为便于理解，此处可提供图4，参考图4可知，基础衬底100上生长有阻断层211、沟道层212与多个相互间隔的盖帽层213；源极22、栅极23与漏极24也已经制备完成。

S204：在沟道层上形成延伸至基础衬底的并列的(n-1)个凹槽，(n-1)个凹槽将沟道层划分为n个独立结构，n为整数且n大于或等于2。

需要说明的是，凹槽可通过刻蚀或者腐蚀等方式得到。本公开对此不做限制。

S205：在每个独立结构上形成延伸至基础衬底的连接槽。

连接槽用于源极22与衬底之间的连接。

S206：在每个独立结构远离基础衬底的表面覆盖一层钝化层，钝化层上留有暴露源极的表面、栅极的表面及漏极的表面的孔。

钝化层的增加可以对基础衬底的表面进行有效保护，并且减小后续基础衬底的打薄对外延材料的影响。

可选地，钝化层的厚度为1um～8um。

钝化层的厚度在以上范围内，可以有效保护外延材料的内部，同时也不会导致HEMT整体的成本有较大程度的提高。

示例性地，钝化层的材料为氧化硅或氮化硅。便于制备与获取且保护效果好。

为便于理解，执行完步骤S204～S206之后的结构可参考图5，凹槽S1从沟道层212延伸至基础衬底100的表面，连接槽S2从沟道层212延伸至基础衬底100的表面。钝化层200则覆盖基础衬底100上生长的外延材料的表面，钝化层200上的通孔则将源极22、栅极23与漏极24暴露出。

S207：打薄基础衬底远离独立结构的一面以得到衬底主体。

可选地，基础衬底可以通过化学机械抛光工艺进行打薄。得到的衬底主体的表面质量较好。

基础衬底打薄之后结构可参考图6，基础衬底打薄得到衬底主体13。

S208：在衬底主体远离独立结构的一面形成导电金属层。

导电金属层可以通过磁控溅射得到。能够得到质量较好的导电金属层。

S209：在导电金属层上键合绝缘导热层。

导电金属层与绝缘导热层之间可通过键合连接。能够保证二者的连接质量的同时制备过程较为简单。

示例性地，导电金属层与绝缘导热层的键合压力为900公斤～1100公斤；导电金属层与绝缘导热层的键合温度为200℃～300℃。能够保证导电金属层与绝缘导热层的连接质量较好，且整体的连接界面较为平整。

为便于理解，执行完步骤S208～S209之后的结构可参考图7，衬底主体13上形成有导电金属车12与绝缘导热层11。

S210：使凹槽延伸至绝缘导热层。

凹槽延伸至绝缘导热层可以通过刻蚀得到。

执行完步骤S210之后的结构可参考图8，凹槽S1延伸至绝缘导热层11。

S211：在每个独立结构上形成绝缘保护层，绝缘保护层覆盖每个独立结构中的沟道层的表面与盖帽层的部分表面，绝缘保护层填充凹槽，得到层叠在衬底主体上的n个外延结构。

需要说明的是，步骤S211中绝缘保护层并未填充连接槽。绝缘保护层的材料可以与钝化层的材料相同，钝化层与绝缘保护层叠合形成最终的绝缘保护层。

S212：使连接槽延伸至导电金属层的表面。

步骤S212中，可通过刻蚀原本的连接槽所在位置，以得到延伸至导电金属层的表面的连接槽。

执行完步骤S212之后的结构可参考图9，凹槽S1内充满绝缘保护层214，且绝缘保护层214覆盖外延结构2的大部分表面，连接槽S2则延伸至导电金属层12的表面。

S213：将n个外延结构中有一个外延结构的漏极与另一个外延结构的源极连通，且另一个外延结构的源极充满连接槽。

将n个外延结构中有一个外延结构的漏极与另一个外延结构的源极连通，可通过在源极与漏极之间沉积金属材料实现。便于制备。金属材料的形状可配合光刻工艺得到。

执行完步骤S213之后的HEMT芯片的结构可参考图10。

以上所述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。