阅读说明：本技术 用于存储器写入辅助的电容性结构 (Capacitive structure for memory write assist ) 是由 塔菲克·艾哈迈德 阿姆兰·戈什 基思·A·卡斯普拉克 里卡多·坎图 于 2018-09-26 设计创作，主要内容包括：写入辅助电路(106)在写入操作期间改变诸如存储器单元(101)的存储器装置(100)的逻辑状态中,促进增加施加到所述存储器装置的电压。除了耦合到一对位线(113、114)中的一者的第一电容线结构(115)之外,所述写入辅助电路还包括第二电容线结构(116)或“金属电容结构(metal cap)”,可选择性地向所述位线施加电压。所述电容线结构向所述存储器装置提供增加的写入辅助。在一些实现方式中,所述第二电容线在结构上沿第二取向定位并且相对于所述第一电容线形成在集成电路的第二金属层中。附加电容线通过在写入操作期间选择性地将其对应位线驱动为负来提供负位线辅助。(The write assist circuit (106) facilitates increasing a voltage applied to a memory device (100), such as a memory cell (101), in changing a logic state of the memory device during a write operation. In addition to a first capacitor line structure (115) coupled to one of a pair of bit lines (113, 114), the write assist circuit includes a second capacitor line structure (116) or a "metal cap" to which a voltage may be selectively applied. The capacitive line structure provides increased write assist to the memory device. In some implementations, the second capacitive line is structurally positioned in a second orientation and formed in a second metal layer of the integrated circuit relative to the first capacitive line. The additional capacitor line provides negative bitline assist by selectively driving its corresponding bitline negative during a write operation.)

具体实施方式

不断增长的存储器需求已导致在集成电路(IC)或系统级芯片(SOC)上放置大量存储器单元。存储器装置包括以硅的列和行布置的存储器单元的阵列。为了方便起见，存储器单元的物理列通常被分组为存储器单元的逻辑列。列电路和行电路促进对单个存储器单元的访问。一列存储器单元或一行存储器单元表示一串数据位。这些存储器单元包括被配置为存储一个或多个信息位的结构。存储器单元在本文中也称为位单元。由这样的存储器装置实施的许多存储器架构使用位线对、位线(BL)及其互补位线(/BL)，来将一组(即，一列)存储器单元中的每个存储器单元跨越位线对并联电耦合以读取和写入存储器单元内容。写入驱动器跨越对应的位线对的位线施加电压，以将对应的值写入到存储器单元中。为了向写入驱动器提供额外的电容量，如本文进一步所述，将额外的电容线或“电容(cap)”线添加到存储器架构。根据一些实施方案，第二电容线与第一电容线基本上正交。

额外的电容线为存储器架构和存储器电路带来好处。对于大型IC和SOC，在处理后的硅晶片上的存储器单元之间会出现相对较高的“可写入性”统计差异，这是因为由于各种原因，一些存储器单元比其他存储器单元更弱并且更难写入。如果存储器单元更难以写入，则可能无法通过施加在位线对上的典型电压Vdd成功地写入存储器单元。低电源电压可能会加重此问题。通过将施加的电压升至接地电位以下(对施加在位线对上的电压进行负升压)，提高写入存储器单元的能力。在所描述的存储器架构中，为了改善负升压，将一个或多个额外的电容线或电容线结构耦合到位线及其位线补码中的一者或两者。写入驱动器在写入操作期间选择性地从附加的电容线结构施加电容性升压。尽管可以参考将附加的电容施加到位线，但是在写入操作期间，由于写入数据线也通常在位线耦合到存储器单元的同时电耦合到存储器单元，因此电容也通常施加到写入数据线。

图1是根据一些实施方案的电容性结构和存储器单元的阵列的框图。存储器装置100包括存储器单元101的列和行。根据一些实施方案，存储器装置100被实施在集成电路(IC)裸片上。也就是说，根据一些实施方案，存储器装置100是IC裸片121的一部分。在各种实施方案中，存储器单元101被实施为以下各项中的一者或多者：利用场效应晶体管(FET)实施的静态随机存取存储器(SRAM)单元、利用电容器实施的动态静态随机存取存储器(DRAM)单元，或本领域中已知的其他类型的存储器单元。

每个存储器单元101由相应的位线102和字线103访问。在两阶段的读取或写入操作中，对于每个写入操作，一行存储器单元101首先由字线驱动器104通过相应的字线103激活，然后由位线写入驱动器106通过位线102激活。在一些实施方案中，作为读取操作的一部分，位线感测电路105访问每个存储器单元101。为了简化说明起见，针对存储器单元列101的每一列，示出了单个位线102。如标注111所示，每个位线102实际上是位线对：位线113(第一位线)和位线补码114(第二位线)，如本文进一步解释。字线驱动器104被配置为通过字线103选择性地激活一行存储器单元101以用于特定操作。激活的位线102仅能够访问激活的行中的存储器单元101，因为针对写入操作一次仅激活一行。位线102和字线103是被配置为分别在位线写入驱动器106和字线驱动器104之间提供低电阻路径的导线或迹线。

在标注111中，示出了存储器单元101和电容性结构的更多细节。第一位线113被标记为“BL”，并且第二位线114被标记为“/BL。第二位线114是第一位线113的位线补码。标记为“CAP 1”的第一电容线结构115与第一位线113和在存储器单元112的第一侧上标记为“WD1”的第一写入数据(WD1)线117平行定位。标记为“CAP 2”的第二电容线结构116与存储器单元112的第二侧上的第二写入数据(WD2)线118平行定位。字线103被标记为“WL”。WD2线118位于存储器单元112的第三侧上。根据一些实施方案，并且如图1所示，第二电容线结构116通过导电导通体(conductive via)120耦合到第一电容线结构115。导通体120由导电材料组成，并且被配置为在第一(列)电容线结构115和第二(行)电容线结构116之间提供低电阻路径。

在标注111中，虽然第一位线113位于第一电容线结构115与存储器单元112之间，但是在其他实施方案中，第一电容线结构115在第一位线113与存储器单元112的第一侧之间延伸。在其他实施方案中，第一电容线结构115平行于第二位线114延伸。根据一些实施方案，为存储器装置100中的存储器单元101的每一列提供第一电容线结构115，并且为存储器装置100中的每一字线103提供第二电容线结构116。在这样的实施方案中，每个存储器单元112设置有一对电容线115、116。

根据一些实施方案，在写入操作中，用存储器写入电压源激活字线103，然后通过使位线写入驱动器106将位线113或位线补码114耦合到存储器写入电压源来激活第一位线113和第二位线114。根据一些实施方案，在该写入操作期间，字线103与存储器写入电压断开连接。然后，第一电容线结构115或第二电容线结构116诸如通过耦合晶体管119耦合到第一位线113或位线补码114中的一者，以向存储器单元112提供电容性耦合或电容性升压。位线写入驱动器106通过激活耦合晶体管119来执行电容性耦合。根据一些实施方案，耦合晶体管119是位线写入驱动器106的部件，但是替代地，是写入数据线驱动器104的部件。在标注111中，当被激活时，位线写入辅助由包括第一电容线结构115和第二电容线结构116的组合的结构提供。

根据一些实施方案，位线写入驱动器106包括耦合到第一电容线结构115的电荷泵(未示出)。电荷泵产生负电压并连续地在第一电容线结构115上维持预定的电压电平。在写入操作的阶段期间，位线写入驱动器106提供控制信号，所述控制信号使位线113、114中的一者首先被拉至接地或某个其他预定的参考电压，然后被拉至相对负的电压，例如，当向存储器单元112提供负位线写入辅助时，被拉至负150毫伏(mV)。

例如在存储器单元112保持高值时的写入操作中写入低值时使用负位线写入辅助。例如，当写入存储器单元112时，逻辑电平高对应于例如但不限于0.5至1伏、0.7至1.2伏、1至2伏、1至3伏、3至15伏范围中的电压或其他电压或其他信号电平中的任一者。逻辑电平低对应于例如但不限于0至0.5伏、-0.1至0.4伏、-1.5至0伏范围中的电压或其他电压或其他信号电平中的任一者。通常，根据一些实施方案，位线113、114中的一条耦合到第一电容线结构115，以便促进负位线写入辅助。第二电容线结构116提供增加的容量以在对存储器单元112的写入操作期间存储电荷。

根据其他实施方案，当存储器单元112是DRAM类型的存储器单元时，如本领域中所已知的，当存储器单元112被充电为“1”值时，耦合到第一电容线结构115的第二电容线结构116的增加的容量有助于吸收负电荷。在写入操作期间，耦合晶体管119的激活寄生地使存储器单元112暴露于第一电容线结构115和第二电容线结构116的组合，与仅使用第一电容线结构115相比，其更有效地从存储器单元112释放存储的电荷。随后，位线写入驱动器106将写入电压施加到位线113、114中的一者。因此，随后施加的写入电压更有可能成功地改变存储在存储器单元112中的值。

第一电容线结构115是用于存储器装置100的电容线结构的示例，其包括在IC裸片的一个或多个金属层处实施的一条或多条金属线或迹线，所述存储器装置100的IC裸片121是如本领域所已知的用插入有绝缘层的多个金属层制造，所述金属层和绝缘层是用于存储器装置100的装置层的类型。在图1中，根据一些实施方案，第一电容线结构115位于存储器装置100的第一金属层中，并且第二电容线结构116位于存储器装置100的第二金属层中。此外，第一电容线结构115在IC裸片121中处于第一取向或第一方向，并且第二电容线结构116在存储器装置100中处于不同的第二取向或第二方向。在存储器装置100中的空间有限的情况下，通过电耦合列和行电容线结构115、116使得它们形成比常规存储器结构中所见的更大的整体电容性结构来增加可用电容。特定地说，由由电容线结构115、116形成的电容性结构提供的电容是电容线结构115、116和每条写入数据线117、118的总长度、宽度和厚度的函数。在一些实施方案中，通过将第一位线113电容性地耦合到第一电容线结构115，所述第一电容线结构又通过导通体120耦合到第二电容线结构116，存储器装置100的电容行为被增强到超过常规存储器结构。

存在于一个或多个电容线结构(诸如电容线结构115、116)上的电容至少部分地确定存储器单元112可以操作的最大频率。根据一些实施方案，第一电容线结构115和第二电容线结构116的组合中的较高的电容与较高的电阻-电容(RC)时间常数相对应，所述时间常数对应于位线113、114中的一者或多者的较慢的充电和放电时间。因此，总的可用电容定义了数据位经由位线113、114传送到存储器单元112的频率，从而定义了存储器单元112的操作写入循环的速度。因此，设计和制造电容线结构115、116以具有增强具有存储器单元的存储器装置(诸如具有存储器单元112的存储器装置100)的写入操作的效率和有效性的某些特性。

图2是根据一些实施方案的将电容性结构耦合到存储器单元时的电压的图表200。在写入操作期间，写入信号(“写入”)从第一值201改变为第二值202。在写入操作中，字线被激活，然后位线及其位线补码被激活。根据一些实施方案，在该写入操作期间，位线写入驱动器通过将第一电容线结构耦合到位线以向存储器单元提供第一电容性升压，即第一负位线写入辅助，然后将第二电容线结构耦合到位线以提供第二电容性升压，来执行两阶段的电容性升压。在其他实施方案中，在写入操作期间，第一电容线结构和第二电容线结构都被电耦合，然后在指定的时间耦合到位线。

应用两阶段的电容性升压，存储器单元处的偏置电容电压(“BIAS_CAP_OUT”)从第一电容值203变为第二电容值204。位线写入驱动器通过激活例如第一耦合晶体管来执行第一电容性耦合。根据另外的实施方案，在写入操作期间，位线写入驱动器将第二电容线结构耦合到位线，以向存储器单元提供第二电容性升压，即第二负位线写入辅助。存储器单元处的偏置电容电压从第二电容值204变为第三电容值205。在图2中，电容性升压是对向存储器单元写入值的补充并且是在其之后进行。

图3是根据一些实施方案的包括存储器单元的电容性结构的二维阵列的电路300的框图。电路300包括用于以编号为0至N-1的行和竖直列0至M-1布置的存储器单元的电容线结构的二维阵列。对于每一行，沿第一取向延伸的第一电容线结构(例如，在行[0]中)通过导通体电耦合到第二电容线结构(例如，在列[0]中)。为了说明的清楚起见，省略了存储器单元，但是示出了位线和电容线结构，并且将其耦合到例如以图1的标注111和图2中所示的存储器单元或位单元，如本领域中所已知的。第一列[0]对应于耦合到字线和可用电容性结构的列的存储器单元的第一列。在操作中，字线驱动器将耦合到字线的行[0]至[M-1]并且被配置为基于接收行选择信号的行选择器部件来识别用于写入操作的存储器单元行中的一者。此外，位线写入驱动器将耦合到字线的列并且被配置为基于接收列选择信号的列选择器部件来识别用于写入操作的存储器单元的列中的一者。然后，位线写入驱动器将能够采用电容线结构来进行写入操作，如本文进一步描绘的。

第一行[0]的写入数据线302、303(标记为“WDT[0]”和“WDC[0]”)被标记为“电容”的第一电容线结构304划分。在其他实施方案中，第一电容线结构304被定位成靠近第一写入数据线WDT 302、第一写入数据线补码WDC 303，或者第一写入数据线WDT 302和第一写入数据线补码WDC 303两者。第二行[1]的写入数据线312、313(标记为“WDT[1]”和“WDC[1]”)被第一电容线结构314划分。在其他实施方案中，第二行[1]中的第一电容线结构314被定位成靠近第二行的第二写入数据线WDT 312、第二写入数据线补码WDC 313，或者第二写入数据线WDT 312和第二写入数据线补码WDC 313两者。第三行[N-1]的写入数据线322、323(标记为“WDT[N-1]”和“WDC[N-1]”)被第一电容线结构324划分。在其他实施方案中，第三行的第一电容线结构324被定位成靠近第三行的第三写入数据线WDT 322、第三写入数据线补码WDC 323，或者第三写入数据线WDT 322和第三写入数据线补码WDC 323两者。第三行表示第N行，其示出了在诸如图3的电路300的电路中布置了任意数量的行的存储器单元。

与第一写入数据线302、303交叉的是写入数据线332、333的第一竖直列[0]和第二电容线结构334中的第一。诸如写入数据线和第二电容线结构的行0、1和M-1之类的任意数量的列可以根据需要分别与第一写入数据线302、303、第二写入数据线312、313和第三写入数据线322、323和对应的第一电容线结构304、314和324交叉并与它们耦合。例如，在第二列[1]中，写入数据线342、343和电容线结构344与以下各者交叉：(1)第一写入数据线302、303和第一电容线结构304；(2)第二写入数据线312、313和第二电容线结构314；以及(3)第三写入数据线322、323和第三电容线结构324。

在电路300中，第一组写入数据线332、333分别与第二组和第三组写入数据线312、313和322、323交叉，但是不电耦合到这些第二和第三写入数据线。相反，仅第一行写入数据线302、303通过导通体305、307电耦合到第一组写入数据线332、333。类似地，第一列[0]的第二电容线结构334不电耦合到第二电容线结构314和第三电容线结构324。相反，仅第一电容线结构304通过导通体306电耦合到第一竖直“第二”电容线结构334，从而为写入数据线332、333提供增加的电容量。该相同方案通过导通体315、316、317应用于第二组写入数据线342、343和第二电容线结构344，其中第二列[1]的这些结构仅耦合到第二行的结构312-314的相应结构，并且在没有电连接的情况下与其他的结构列交叉。针对写入数据线352、353和第二电容线结构354的最后一列重复该方案，其中最后一列[M-1]的这些结构仅通过导通体325、326、327耦合到结构322-324的最后一行[N-1]的相应结构，并且在没有电连接的情况下与其他的结构列交叉。仅将一组导通体应用于每个行/列组合处的线上，诸如沿着图3中从左下到右上的对角线。总的来说，并且根据所示的实施方案，一组结构的一列仅电耦合到一组结构的一行。根据一些实施方案，列的电结构形成在与行的电结构不同的层上。

在图3中，第一电容线结构304、314和324沿着电路300的第一方向基本上延伸第一长度的全部，并且第二电容线结构334、344和354沿着电路300的第二方向基本上延伸第二长度的全部。当由写入数据线控制器(未示出)和位线写控制器(未示出)激活时，多个行0至M-1的多个第二电容性结构334、344、354向耦合到写入数据线302、303、312、313、323、324和写入数据线332、333、342、343、352、353的一个或多个相应存储器单元提供到电路300的增加的电容。在操作中，根据一些实施方案，当存储器单元被激活时，当电容性升压被接通时，电容性升压被应用到所有列。根据其他实施方案，将电容性升压应用到单列，诸如在第一组写入数据线332、333处。

写入数据线332、342和352相对于写入数据线302、312和322以第二取向(例如，从上到下、从下到上的竖直取向)布置。类似地，写入数据线补码333、343和353相对于写入数据线补码303、313和323以第二取向(例如，从上到下、从下到上的竖直取向)布置。此外，第二电容线结构334、344和354相对于第一电容线结构304、314和324以第二取向(例如，从上到下、从下到上的垂直取向)布置，所述第一电容线结构以第一取向(例如，从左到右、从右到左的水平取向)布置。

根据一些实施方案，写入数据线332、342和352、写入数据线补码333、343和353以及第二电容线结构334、344、354布置在基本共面的第二层中，诸如在(WDT)第二金属层(例如，金属3(M3)、金属4(M4)、金属5(M5))中，如关于图4进一步描述的。根据一些实施方案，第二电容线结构334、344、354被布置成与第一电容线结构304、314、324基本上正交或垂直。在图3中，虽然第二电容线结构334、344和354被示为金属线，但是在其他实施方案中，第二电容线结构334、344和354由其他材料制成并且是另一种类型的层的一部分，如本领域中所已知的。虽然以线示出，但是在其他实施方案中，第二电容线结构334、344和354以不同于包括矩形板、正方形区域、螺旋形迹线等的线的形状形成和布置。例如，在一些实施方案中，第二电容线结构334、344和354被布置在电路300中的多个金属或导电层上，其类似于横跨电路的多个层的n沟道MOSFET或金属-绝缘体-金属电容器(MIMcap)的元件的布置。

电路300示出了根据本公开的实施方案的写入数据线和诸如存储器装置321的电容线结构304、314、324、334、344和354的电容性结构。一般来说，用于采用电路300的存储器装置的架构可以包括如本领域中已知的其他结构。例如，尽管未示出，根据图3的装置也可以包括：行或写入数据驱动器、列或位线驱动器以及存储器单元。如图3所示，存储器单元线被布置成行和列，其中每一列或每一行代表一串数据位，也称为字或字节。

尽管在图3中将第一组电容线结构304、314、324示出为平行于写入数据线延伸，但是在其他实施方案中，第一组电容线结构沿与平行于写入数据线的第二组电容线结构相同的方向形成。也就是说，电容线结构304、314、324与第二组电容线结构334、344、345平行定位。此外，在一些实施方案中，取决于特定电路300的特定设计和应用，在与电容线结构334、344、345相同或不同的金属层中形成电容线结构304、314、324。

图4是根据一些实施方案的沿着图1的线1-1的横截面图的框图。电路400包括在其上制造其他电路层的基层401。金属层402、404、406、408、410与绝缘层403、405、407、409交错以形成电路400。尽管示出了五个金属层，但是可以一起制造任意数量的金属和绝缘层以形成晶体管、反相器、导通体、电容线结构以及如本领域中已知的其他元件。在第五金属层410的下层411中或在上表面413上方的层中制造存储器单元的结构(未示出)。在第四金属层408中制造标记为“CAP 1”的第一电容线结构115。位线113和位线补码114也被制造在第四金属层408中。在第四绝缘层409中、穿过其中或在其中和穿过其中制造导通体120。在第四金属层410中制造标记为“CAP 2”的第二电容线结构116。虽然在图4中未示出，但是写入数据线将与第五金属层410中的第二电容线结构116平行，并且将在电路400的第五金属层410的第一边缘412处耦合到写入数据线驱动器。如图4所示，通过电耦合到第二电容线结构116的第一电容线结构115的组合来促进用于位线写入辅助的电容性升压的附加电容，以改善耦合到位线113和位线补码114的存储器单元的电容性升压。

图5示出了根据一些实施方案的使用具有电容性结构的位线或写入数据线来操作存储器装置的存储器单元的方法500。为了便于说明，参考图1的存储器装置100的示例性实施方案描述了方法500。在框501处，通过向写入数据线、位线或写入数据线与位线的组合施加存储器电压来对存储器单元执行写入操作。在框502处，将存储器电压从存储器单元断开连接。在框503处，第一电容线结构和第二电容线结构耦合到诸如位线113的位线，或者耦合到诸如图1的WD2 118的写入数据线。第一电容线结构例如通过夹层导通体耦合到第二电容线结构。第一电容线结构和第二电容线结构向存储器单元提供负的写入辅助电压。

虽然在本文中使用了顶部、底部、左侧、右侧、竖直和水平，但是这些方向性术语仅是为了方便参考相应附图中所示的取向，而不一定是参考固定参考系，诸如参考重力或地平线。除非另有说明，否则一个部件的此类引用术语仅是参考另一部件，尤其是就在特定图中参考另一个部件描述一个部件而言。存储器单元的列和存储器单元的行可以相对于相应图以竖直取向或水平取向示出。同样地，存储器单元的行可以相对于相应图以水平取向或竖直取向示出。

应注意，并不需要上文在一般描述中所描述的所有活动或元件，特定活动或装置的一部分可能是不需要的，并且可以执行一个或多个其他活动，或者可以包括除所描述的那些元件之外的元件。此外，列出活动的顺序不一定是执行所述活动的顺序。另外，已经参考具体实施方案描述了概念。然而，本领域普通技术人员应了解，在不脱离如所附权利要求中所阐述的本公开范围的情况下，可作出各种修改和改变。因此，本说明书和附图将被视为说明性的而非限制性的，并且所有此类修改都意图被包括在本公开的范围内。

上文已经关于具体实施方案而描述了益处、其他优点以及问题解决方案。然而，所述益处、优点、问题解决方案以及可以使任何益处、优点或问题解决方案出现或变得更突出的任何特征都不应被解释为是任何或所有权利要求的关键、必需或必要特征。此外，上文所公开的特定实施方案只是说明性的，因为所公开的主题可以按受益于本文教导的本领域技术人员显而易见的不同但等效的方式来修改和实践。除了如所附权利要求中所描述的之外，并不意图限制本文所示出的构造或设计的细节。因此，明显的是，上文所公开的特定实施方案可以更改或修改，并且所有此类变化都被认为是在所公开的主题的范围内。因此，本文所寻求的保护正如所附权利要求中所陈述。