阅读说明：本技术 像素结构 (Pixel structure ) 是由 杜振源 吴振中 林岱佐 于 2019-11-14 设计创作，主要内容包括：一种像素结构，包括基板、设置于基板上且具有第一端、第二端及控制端的薄膜晶体管、电性连接至薄膜晶体管的第一端的第一信号线、电性连接至薄膜晶体管的控制端的第二信号线、电性连接至薄膜晶体管的第二端的像素电极及遮光层。薄膜晶体管的第一端、薄膜晶体管的第二端、薄膜晶体管的控制端、第一信号线及第二信号线的至少一者由一导电层所形成。遮光层设置导电层的顶面及侧壁上。遮光层包括光刻胶及混入光刻胶的多个粒子。(A pixel structure comprises a substrate, a thin film transistor which is arranged on the substrate and is provided with a first end, a second end and a control end, a first signal line which is electrically connected to the first end of the thin film transistor, a second signal line which is electrically connected to the control end of the thin film transistor, a pixel electrode which is electrically connected to the second end of the thin film transistor and a shading layer. At least one of the first end of the thin film transistor, the second end of the thin film transistor, the control end of the thin film transistor, the first signal line and the second signal line is formed by a conductive layer. The light shielding layer is arranged on the top surface and the side wall of the conducting layer. The light shielding layer includes a photoresist and a plurality of particles mixed into the photoresist.)

像素结构

技术领域

本发明涉及一种像素结构。

背景技术

显示面板包括像素阵列基板、对向基板及设置于像素阵列基板与对向基板之间的显示介质。像素阵列基板包括基板及设置于基板上的多个像素结构。每一像素结构包括信号线、与信号线电性连接的主动元件以及与主动元件电性连接的像素电极。

一般而言，基于导电性的考量，信号线及/或主动元件的一部分多使用金属层制作。金属层的导电性虽佳，但会反光。于一照明环境下，使用显示面板时，信号线及/或主动元件的一部分会反射环境光束，造成显示面板的环境对比(Ambient Contrast Ratio；ACR)下降。

发明内容

本发明提供一种像素结构，采用所述像素结构能制作出光学表现良好的显示面板。

本发明的像素结构包括基板、设置于基板上且具有第一端、第二端及控制端的薄膜晶体管、电性连接至薄膜晶体管的第一端的第一信号线、电性连接至薄膜晶体管的控制端的第二信号线、电性连接至薄膜晶体管的第二端的像素电极以及第一遮光层。薄膜晶体管的第一端、薄膜晶体管的第二端、薄膜晶体管的控制端、第一信号线及第二信号线的至少一者由一第一导电层所形成。第一遮光层设置第一导电层的顶面及侧壁上，其中第一遮光层包括第一光刻胶及混入第一光刻胶的多个第一粒子。

在本发明的一实施例中，上述的第一光刻胶的材料包括酚醛树脂、亚克力系树脂、硅氧烷或其组合。

在本发明的一实施例中，上述的多个第一粒子的材料包括碳、氧化钛、氮化钛或其组合。

在本发明的一实施例中，上述的多个第一粒子为多个吸光粒子。

在本发明的一实施例中，上述的第一遮光层包括第一遮光图案及第二遮光图案。第一遮光图案设置于薄膜晶体管的第一端的顶面及薄膜晶体管的第一端的侧壁上。第二遮光图案设置于薄膜晶体管的第二端的顶面及薄膜晶体管的第二端的侧壁上。第一遮光图案与第二遮光图案之间具有间隙。

在本发明的一实施例中，上述的间隙的宽度为L，且L≥0.5μm。

在本发明的一实施例中，上述的第一导电层于基板上的垂直投影的边缘与第一遮光层于基板上的垂直投影的边缘具有一距离d，且0.1μm≤d≤1.5μm。

在本发明的一实施例中，上述的薄膜晶体管的第一端、薄膜晶体管的第二端、薄膜晶体管的控制端、第一信号线及第二信号线由第一导电层及第二导电层所形成。像素结构还包括绝缘层及第二遮光层。绝缘层设置于第一导电层与第二导电层之间。第二遮光层设置于第二导电层的顶面及第二导电层的侧壁上，其中第二遮光层包括第二光刻胶及混入第二光刻胶的多个第二粒子。

在本发明的一实施例中，上述的第二光刻胶的材料包括酚醛树脂、亚克力系树脂、硅氧烷或其组合。

在本发明的一实施例中，上述的多个第二粒子的材料包括碳、氧化钛、氮化钛或其组合。

基于上述，由于遮光层设置导电层的顶面及侧壁，因此遮光层不但能减少环境光束被导电层的顶面所反射的量，还能减少环境光束被导电层的侧壁所反射的量。借此，采用上述像素结构的显示面板能具有良好的光学表现，例如：高环境对比(Ambient ContrastRatio；ACR)。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1A至图1F为本发明一实施例的像素结构PX的制造流程的俯视示意图。

图2A至图2F为本发明一实施例的像素结构PX的制造流程的剖面示意图。

图3为本发明一实施例的遮光层160的局部的放大示意图。

图4为本发明另一实施例的像素结构PX-1的俯视示意图。

图5为本发明另一实施例的像素结构PX-1的剖面示意图。

图6为本发明一实施例的遮光层190’的局部的放大示意图。

图7为本发明又一实施例的像素结构PX-2的俯视示意图。

图8为本发明又一实施例的像素结构PX-2的剖面示意图。

附图标记说明：

110：基板

120、150’：导电层

121：导电图案

121a、151a、152a、153a：顶面

121b、151b、152b、153b：侧壁

122：第二信号线

130、170：绝缘层

140：半导体图案

150：导电材料层

151、152：导电图案

153：第一信号线

160、160’、190’：遮光层

160a、190a：光刻胶

160b、190b：粒子

161、162、161’、162’、191’：遮光图案

163、163’、192’：遮光线

172：接触窗

180：像素电极

d：距离

L：宽度

PX、PX-1、PX-2：像素结构

T：薄膜晶体管

x：方向

Ι-Ι’：剖线

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”是可为二元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1A至图1F为本发明一实施例的像素结构PX的制造流程的俯视示意图。

图2A至图2F为本发明一实施例的像素结构PX的制造流程的剖面示意图。图2A至图2F分别对应图1A至图1F的剖线Ι-Ι’。

以下配合图1A至图1F及图2A至图2F举例说明本发明一实施例的像素结构PX的制造流程及其构造。

请参照图1A及图2A，首先，提供基板110。举例而言，在本实施例中，基板110的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。

接着，在基板110上形成导电层120。导电层120包括导电图案121及与导电图案121连接的第二信号线122。在本实施例中，导电图案121可做为薄膜晶体管T(标示于图1D及图2D)的控制端，而第二信号线122可以是一扫描线。

举例而言，在本实施例中，导电层120可包括钼(Mo)及堆叠于钼上的铜(Cu)。然而，本发明不限于此，根据其他实施例，导电层120也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。

接着，形成绝缘层130，以覆盖导电层120及部分的基板110。在本实施例中，绝缘层130又可称闸绝缘层。绝缘层130的材料可以是无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述的组合。

请参照图1B及图2B，接着，在绝缘层130上形成半导体图案140。举例而言，在本实施例中，半导体图案140的材料可以是单层或多层结构，其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。

请参照图1C及图2C，接着，形成导电材料层150，以覆盖半导体图案140及部分的绝缘层130。举例而言，在本实施例中，导电材料层150可包括钼(Mo)及堆叠于钼上的铜(Cu)。然而，本发明不限于此，根据其他实施例，导电层120也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。

请参照图1C及图2C，接着，在导电材料层150上形成遮光层160。遮光层160是做为一遮罩，用以图案化导电材料层150。在本实施例中，遮光层160可包括遮光图案161、与遮光图案161分离的遮光图案162以及与遮光图案161连接的遮光线163。

图3为本发明一实施例的遮光层160的局部的放大示意图。请参照图1C、图2C及图3，遮光层160包括光刻胶160a及混入光刻胶160a的多个粒子160b。遮光层160能吸光。多个粒子160b是多个吸光粒子。在本实施例中，遮光层160可以是黑色光刻胶，但本发明不以此为限。

举例而言，在本实施例中，光刻胶160a的材料可包括酚醛树脂、亚克力系树脂、硅氧烷或其组合；多个粒子160b的材料可包括碳、氧化钛、氮化钛或其组合，但本发明不以此为限。

请参照图1C、图1D、图2C及图2D，接着，以遮光层160遮罩，图案化导电材料层150，以形成导电层150’。绝缘层130设置于导电层150’与导电层120之间。导电层150’包括导电图案151、导电图案152及第一信号线153。导电图案151、导电图案152及第一信号线153分别与遮光图案161、遮光图案162及遮光线163实质上重合。

导电图案151与导电图案152彼此分离，且分别与半导体图案140的不同两区电性连接。导电图案151与第一信号线153连接。在本实施例中，导电图案151可做为薄膜晶体管T的第一端，导电图案152可做为薄膜晶体管T的第二端，而第一信号线153可以是一数据线。

导电图案121(即控制端)、绝缘层130、半导体图案140、导电图案151(即第一端)和导电图案152(即第二端)构成一薄膜晶体管T。在本实施例中，做为控制端的导电图案121设置于半导体图案140的下方，而薄膜晶体管T可以是一底部栅极型薄膜晶体管(bottom gateTFT)。然而，本发明不限于此，根据其它实施例，薄膜晶体管T也可以是一顶部栅极型薄膜晶体管(top gate TFT)或其它适当形式的薄膜晶体管。

请参照图1D、图1E、图2D及图2E，接着，加热遮光层160，以使遮光层160回流(reflow)而形成遮光层160’。回流的遮光层160’不仅设置于导电层150’的顶面151a、152a、153a还设置于导电层150’的侧壁151b、152b、153b。在本实施例中，加热温度可介于130℃～230℃；加热的时间可以是10分钟或20分钟，但本发明不以此为限。在一实施例中，加热温度可介于160℃～230℃；在其他实施例中，加热温度可介于190℃～230°。回流的遮光层160’的材质与前述遮光层160的材质相同，于此便不再重述。

请参照图1E及图2E，在本实施例中，回流的遮光层160’包括遮光图案161’、与遮光图案161’分离的遮光图案162’以及与遮光图案161’连接的遮光线163’。回流的遮光图案161’覆盖薄膜晶体管T的导电图案151的顶面151a及侧壁151b。回流的遮光图案162’覆盖薄膜晶体管T的导电图案152的顶面152a及侧壁152b。回流的遮光线163’覆盖第一信号线153的顶面153a及侧壁153b。

在本实施例中，遮光层160’可具有导电性，而分别覆盖薄膜晶体管T的导电图案151、152(即第一端与第二端)的遮光图案161’与遮光图案162’之间具有一间隙(即标示L处)。所述间隙(即标示L处)与薄膜晶体管T的半导体图案140重叠。举例而言，在导电图案151与导电图案152的排列方向x上，遮光图案161’与遮光图案162’之间的间隙具有一宽度L，而L≥0.5μm，但本发明不以此为限。

导电层150’于基板110上的垂直投影的边缘与回流的遮光层160’于基板110上的垂直投影的边缘具有一距离d(标示于图2E)。举例而言，在本实施例中，0.1μm≤d≤1.5μm，但本发明不以此为限。

请参照图1F及图2F，在本实施例中，接着，形成绝缘层170，以覆盖回流的遮光层160’、部分的半导体图案140及部分的绝缘层130。然后，在绝缘层170上，形成像素电极180。在本实施例中，像素电极180可通过绝缘层170的接触窗172及遮光图案162’电性连接至导电图案152(即薄膜晶体管T的第二端)。于此，便完成了本实施例的像素结构PX。

值得注意是，回流的遮光层160’不仅覆盖导电层150’的顶面151a、152a、153a，还覆盖导电层150’的侧壁151b、152b、153b。也就是说，遮光层160’不但能减少环境光束(未示出)被导电层150’的顶面151a、152a、153a所反射的量，还能减少环境光束被导电层150’的侧壁151b、152b、153b所反射的量。借此，采用像素结构PX的显示面板能具有良好的光学表现，例如：高环境对比(Ambient Contrast Ratio；ACR)。

图4为本发明另一实施例的像素结构PX-1的俯视示意图。

图5为本发明另一实施例的像素结构PX-1的剖面示意图。图5对应图4的剖线Ι-Ι’。

请参照图1F、图2F、图4及图5，本实施例的像素结构PX-1与前述的像素结构PX类似，说明两者的差异如下。

请参照图4及图5，在本实施例中，导电层120的顶面121a及侧壁121b上设有回流的遮光层190’，而另一导电层150’的顶面151a、152a、153a及侧壁151b、152b、153b上未设有回流的遮光层160’。

图6为本发明一实施例的遮光层190’的局部的放大示意图。请参照图4、图5及图6，遮光层190’包括光刻胶190a及混入光刻胶190a的多个粒子190b。遮光层190’能吸光。多个粒子190b是多个吸光粒子。在本实施例中，遮光层190’可以是黑色光刻胶，但本发明不以此为限。

举例而言，在本实施例中，光刻胶190a的材料可包括酚醛树脂、亚克力系树脂、硅氧烷或其组合；多个粒子190b的材料可包括碳、氧化钛、氮化钛或其组合，但本发明不以此为限。

在本实施例中，导电层120也包括导电图案121(即薄膜晶体管T的控制端)及与导电图案121连接的第二信号线(图4及图5未标示，但可参考图1F的第二信号线122)，回流的遮光层190’包括遮光图案191’及遮光线192’，其中遮光图案191’覆盖导电图案121的顶面121a及侧壁121b，而遮光线192’覆盖第二信号线的顶面及侧壁(未示出)。

图7为本发明又一实施例的像素结构PX-2的俯视示意图。

图8为本发明又一实施例的像素结构PX-2的剖面示意图。图8对应图7的剖线Ι-Ι’。

请参照图7及图8，本实施例的像素结构PX-2与前述的像素结构PX、PX-1类似，其差异在于：在本实施例中，导电层120的顶面121a及侧壁121b上设有回流的遮光层190’，且另一导电层150’的顶面151a、152a、153a及侧壁151b、152b、153b上也设有回流的遮光层160’。

综上所述，本发明一实施例的像素结构包括基板、设置于基板上且具有第一端、第二端及控制端的薄膜晶体管、电性连接至薄膜晶体管的第一端的第一信号线、电性连接至薄膜晶体管的控制端的第二信号线、电性连接至薄膜晶体管的第二端的像素电极以及回流的遮光层。薄膜晶体管的第一端、薄膜晶体管的第二端、薄膜晶体管的控制端、第一信号线及第二信号线的至少一者由一导电层所形成。

特别是，回流的遮光层设置所述导电层的顶面及侧壁。也就是说，回流的遮光层不但能减少环境光束被导电层的顶面所反射的量，还能减少环境光束被导电层的侧壁所反射的量。借此，采用像素结构的显示面板能具有良好的光学表现，例如：高环境对比(AmbientContrast Ratio；ACR)。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。