高性能双栅ltpo面板结构及制备工艺
阅读说明：本技术 高性能双栅ltpo面板结构及制备工艺 (High-performance double-gate LTPO panel structure and preparation process ) 是由 陈宇怀 黄志杰 陈伟 于 2021-10-08 设计创作，主要内容包括：本发明公开了高性能双栅LTPO面板结构及制备工艺,基板上端设置有缓冲层,缓冲层上端设置有多晶硅层,缓冲层上端设置有第一栅极绝缘层,且第一栅极绝缘层成膜导电层上设置有第一栅极和驱动电路走线,第一栅极上端设置有第一中间绝缘层,第一中间绝缘层上端设置有Oxide有源层,Oxide有源层上端设置有第三栅极绝缘层,第三栅极绝缘层之上成膜导电层并图案化形成第二栅极、桥接区和栅极驱动线路,第二栅极之上成膜第二中间绝缘层,第二中间绝缘层上端设置有第三金属层,第三金属层外部设置有钝化层。在Oxide-TFT中引入Dual-Gate结构,可提高器件开态电流以及stress稳定性；IGZO/有效提高Oxide-TFT电子迁移率；通过采用W/Mo叠层结构,可以使Mo金属电阻降低30%,实现低功耗。(The invention discloses a high-performance double-gate LTPO panel structure and a preparation process, wherein a buffer layer is arranged at the upper end of a substrate, a polycrystalline silicon layer is arranged at the upper end of the buffer layer, a first grid insulation layer is arranged at the upper end of the buffer layer, a first grid and a driving circuit wire are arranged on a film forming conducting layer of the first grid insulation layer, a first middle insulation layer is arranged at the upper end of the first middle insulation layer, an Oxide active layer is arranged at the upper end of the Oxide active layer, a third grid insulation layer is arranged at the upper end of the Oxide active layer, a film forming conducting layer is arranged on the third grid insulation layer and is patterned to form a second grid, a bridging area and a grid driving circuit, a second middle insulation layer is formed on the second grid, a third metal layer is arranged at the upper end of the second middle insulation layer, and a passivation layer is arranged outside the third metal layer. The Dual-Gate structure is introduced into the Oxide-TFT, so that the on-state current and stress stability of the device can be improved; IGZO/effectively improves the electron mobility of Oxide-TFT; by adopting the W/Mo laminated structure, the Mo metal resistance can be reduced by 30 percent, and low power consumption is realized.)
技术领域
本发明属于显示背板技术领域，具体涉及高性能双栅LTPO面板结构及制备工艺。
背景技术
近年来，低温多晶硅氧化物LTPO薄膜晶体管在有源矩阵有机发光二极管显示背板技术中受到了广泛关注，在金属氧化物TFT中，非晶态铟镓锌氧化物a-IGZOTFT是当下最受欢迎的，氧化物薄膜晶体管具有超低的关断漏电流小于10-14A，较高的迁移率超过10cm2/V.s，可实现低频驱动降低功耗，且可以在低温下以较低的制造成本制造；另一方面，LTPSTFT具有高迁移率和优异的稳定性，易于实现超高分辨率显示面板制造，但其关态电流较高，在～10-12A之间，无法实现低频驱动造成面板功耗较高，通过混合这两种TFT技术可以实现两面取利，生产出具备高分辨率且可实现低频驱动的面板，既保证高质量的显示效果又能实现低功耗。
一般来说，LTPS-TFT和金属氧化物TFT背板工艺是不兼容的，LTPS-TFT需要大量的氢原子来钝化poly-Si内部以及poly-Si与栅绝缘体界面处的悬空键和缺陷，然而，过量的氢气会导致氧空位和金属氧键之间的不平衡，从而导致氧化物TFT器件阈值电压Vth偏移；由于施加到金属氧化物开关TFT的负偏压增大，在低显示驱动频率下，这种Vth偏移现象将更加明显；金属氧化物开关TFT需要足够稳健以显示最小阈值电压Vth偏移以减少图像质量下降。
研究发现，双栅驱动的a-IGZO TFT不仅显著提高了器件的稳定性,而且在保持较低关断电流的同时,获得了较高的漏极电流和较强的亚阈值斜率，优于单栅驱动的器件；为了改善LTPO薄膜晶体管中氧化物晶体管的稳定性以及进一步提高氧化物晶体管的电子迁移率，器件开态电流Ion等性能。
为此，我们提出高性能双栅LTPO面板结构及制备工艺，以解决上述
背景技术
中提到的问题。
发明内容
本发明的目的在于提供高性能双栅LTPO面板结构及制备工艺，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：高性能双栅LTPO面板结构，包括基板，所述基板上端设置有缓冲层，缓冲层上端设置有多晶硅层，缓冲层上端设置有第一栅极绝缘层，且第一栅极绝缘层成膜导电层上设置有第一栅极和驱动电路走线，所述第一栅极上端设置有第一中间绝缘层，第一中间绝缘层上端设置有Oxide有源层，所述Oxide有源层上端设置有第三栅极绝缘层，所述第三栅极绝缘层之上成膜导电层并图案化形成第二栅极、桥接区和栅极驱动线路，所述第二栅极之上成膜第二中间绝缘层，所述第二中间绝缘层上端设置有第三金属层，第三金属层外部设置有钝化层。
优选的，所述缓冲层为无机氧化物或者绝缘性质的化合物，且缓冲层膜厚范围为100um～500nm，所述多晶硅层膜厚范围为20～200um，所述第一栅极绝缘层为无机氧化物或者绝缘性质的化合物，膜厚范围为100um～400um。
优选的，所述成膜导电层可选用导电性优良金属一种或多种叠层，膜厚范围100um～400um，所述第一栅极绝缘层上采用B2H6气体对LTPS-TFT器件的源漏极接触区进行P+参杂，所述第一中间绝缘层作为LTPS中间介质层以及Oxide-TFT栅极绝缘层，膜厚范围100um～400um，且第一中间绝缘层与所述第一栅极绝缘层材质相同，所述Oxide有源层为IGZO、IGZTO、IGTO、Pr-IZO和InO中的任意一种，所述第三栅极绝缘层与所述第一栅极绝缘层相同，所述第三栅极绝缘层通过光罩对进行图案化，经蚀刻露出Oxide-TFT器件源漏极接触区表面，所述第二中间绝缘层与所述第一栅极绝缘层材质相同，并蚀刻出通孔。
优选的，所述第一栅极与第二栅极通过桥接区经由第三金属层相连，所述钝化层为无机绝缘氧化物和绝缘性质的化合物中的任意一种，所述第一栅极和第二栅极内均设置有衬底，衬底上端通过物理溅射沉积有金属籽晶层，金属籽晶层可以为W以及MoW合金，厚度为2～30nm，金属籽晶层上端沉积有金属Mo层，厚度为100～400nm。
高性能双栅LTPO面板结构的制备工艺，具体包括以下步骤：
S1、缓冲层制备：在基板之上制作第一绝缘层作为缓冲层，材料可选无机氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝材料进行单层镀膜或多层镀膜100um～500nm，优选SiOx 300um；
S2、p-Si制备：成膜非晶硅层并在450℃以及N2环境下保存2h，进行脱H+处理，对非晶硅层进行blue-laser-annealing工艺处理使之晶化形成多晶硅层p-Si并图案化，膜厚范围20～200um，优选45um；
S3、第一栅极绝缘层制备：在多晶硅层之上制作第一栅极绝缘层，材料可选无机绝缘氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝，优选SiOx，膜厚范围100um～400um，优选100um；
S4、第一栅极制备：在第一栅极绝缘层之上成膜导电层制作薄膜晶体管栅极以及相关驱动电路走线，薄膜晶体管栅极为第一栅极，导电膜层可选用铝、钨、钼、钛、镍、铜、银、铌铬导电性优良金属一种或多种叠层，如Mo/Al/Mo、Mo/Cu、Ti/Al/Ti、以及合金如MoTi/Cu、MoNb/Al、MoAlTi/Al，膜厚范围100um～400um，优选W/Mo叠层结构金属膜层作为器件栅极，第一栅极中，在衬底上通过物理溅射沉积金属籽晶层，可选W以及MoW合金，厚度2～30nm，优选10nm，在金属籽晶层上继续沉积金属Mo层，厚度100～400nm，优选300nm；
S5、P+doping工艺：采用B2H6等气体对LTPS-TFT器件的源漏极接触区进行P+参杂，使之导体化，在参杂前会对源漏极接触取进行挖孔，露出p-Si上表面，再进行离子参杂；
S6、第一中间绝缘层制备：在第一栅极上成膜绝缘层作为LTPS中间介质层以及Oxide-TFT栅极绝缘层，第一中间绝缘层也叫第二栅极绝缘层，在成膜后进行高温退火处理，350℃～490℃温度区间，10s～2h下进行，材料选择同第一栅极绝缘层，优选SiOx，膜厚范围100um～400um，优选200um；
S7、Oxide有源层制备：在第一中间绝缘层之上制作氧化物有源层，并进行退火350℃/1h处理，可选材料IGZO、IGZTO、IGTO、Pr-IZO、InO，优选IGZO，有源层采用IGZO/InO叠层方式制备，膜厚范围20um～80um，优选50um，IGZO/InO制备中，IGZO厚度为10～60nm，优选20nm，In2O3厚度10～60nm，优选50nm；
S8、第三栅极绝缘层制备：在Oxide有源层之上制作第三栅极绝缘层，材料选择同缓冲层；
S9、第二栅极制备：在第三栅极绝缘层之上成膜导电层，材料同第一栅极，并图案化形成第二栅极，桥接区、栅极驱动线路，并通过同一光罩对第三栅极绝缘层再次进行图案化，经蚀刻露出Oxide-TFT器件源漏极接触区表面，可选的，对源漏极接触区进行N+参杂，第二栅极中，在衬底上通过物理溅射沉积金属籽晶层，可选W以及MoW合金，厚度2～30nm，优选10nm，在金属籽晶层上继续沉积金属Mo层，厚度100～400nm，优选300nm；
S10、第二中间绝缘层制备：在第二栅极之上成膜第二中间绝缘层，材料选择同缓冲层，并蚀刻出通孔，露出LTPS-TFT器件源漏极接触区p-Si上表面，Oxide-TFT源漏极接触区氧化物有源层上表面，以及桥接区第一栅极与第二栅极上表面；
S11、第三金属层制备：在第二中间绝缘层之上成膜源漏极金属层并图案化，材料选择同栅极金属层，第一栅极与第二栅极通过桥接区经由第三金属层相连，使Oxide-TFT上下gate信号一致；
S12、钝化层制备：在源漏极之上制作钝化层，材料可选无机绝缘氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝，优选SiOx/SiNx双层。
与现有技术相比，本发明的有益效果是：本发明提供的一种高性能双栅LTPO面板结构及制备工艺，在Oxide-TFT中引入Dual-Gate结构，既维持氧化TFT极低的关态电流的同时，又可提高器件开态电流以及stress稳定性；在Oxide-TFT器件中，其中一种使用IGZO材料时，引入H2与N2 codope工艺可以有效提高器件电子迁移率实现高性能Oxide-TFT的制备；在Oxide-TFT器件中，包含一种双层氧化物有源层结构如IGZO/In2O3，该结构可以有效提高Oxide-TFT电子迁移率；在LTPS-Top-Gate以及Oxide-Top/Bottom-Gate所使用的其中一种金属材料中，通过采用W/Mo叠层结构，可以使Mo金属电阻降低30％，实现低功耗。
附图说明
图1本发明双栅LTPO面板结构左视示意图；
图2为本发明栅极金属工艺；
图3为Oxide有源层优化工艺_N/H-codoping；
图4为Oxide有源层优化工艺Bilayer-stack:IGZO/In2O3；
图5为本发明实施例1结构示意图；
图6为本发明实施例2结构示意图；
图7为本发明实施例3结构示意图；
图8为本发明实施例4结构示意图；
图9为本发明实施例5结构示意图。
图中：1、基板；2、缓冲层；3、多晶硅层；4、第一栅极绝缘层；5、第一栅极；6、第一中间绝缘层；7、Oxide有源层；8、第三栅极绝缘层；9、第二栅极；10、桥接区；11、第二中间绝缘层；12、第三金属层；13、钝化层；14、衬底；15、金属籽晶层；16、金属Mo层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明提供了如图1-5的高性能双栅LTPO面板结构，包括基板1，所述基板1上端设置有缓冲层2，缓冲层2上端设置有多晶硅层3，缓冲层2上端设置有第一栅极绝缘层4，且第一栅极绝缘层4成膜导电层上设置有第一栅极5和驱动电路走线，所述第一栅极5上端设置有第一中间绝缘层6，第一中间绝缘层6上端设置有Oxide有源层7，所述Oxide有源层7上端设置有第三栅极绝缘层8，所述第三栅极绝缘层8之上成膜导电层并图案化形成第二栅极9、桥接区10和栅极驱动线路，所述第二栅极9之上成膜第二中间绝缘层11，所述第二中间绝缘层11上端设置有第三金属层12，第三金属层12外部设置有钝化层13。
所述缓冲层2为无机氧化物或者绝缘性质的化合物，且缓冲层2膜厚范围为100um～500nm，所述多晶硅层3膜厚范围为20～200um，所述第一栅极绝缘层4为无机氧化物或者绝缘性质的化合物，膜厚范围为100um～400um。
所述成膜导电层可选用导电性优良金属一种或多种叠层，膜厚范围100um～400um，所述第一栅极绝缘层4上采用B2H6气体对LTPS-TFT器件的源漏极接触区进行P+参杂，所述第一中间绝缘层6作为LTPS中间介质层以及Oxide-TFT栅极绝缘层，膜厚范围100um～400um，且第一中间绝缘层6与所述第一栅极绝缘层4材质相同。
所述Oxide有源层7为IGZO、IGZTO、IGTO、Pr-IZO和InO中的任意一种，所述第三栅极绝缘层8与所述第一栅极绝缘层4相同，所述第三栅极绝缘层8通过光罩对进行图案化，经蚀刻露出Oxide-TFT器件源漏极接触区表面，所述第二中间绝缘层11与所述第一栅极绝缘层4材质相同，并蚀刻出通孔。
所述第一栅极5与第二栅极9通过桥接区10经由第三金属层12相连，所述钝化层13为无机绝缘氧化物和绝缘性质的化合物中的任意一种。
所述第一栅极5和第二栅极9内均设置有衬底14，衬底14上端通过物理溅射沉积有金属籽晶层15，金属籽晶层15可以为W以及MoW合金，厚度为2～30nm，金属籽晶层15上端沉积有金属Mo层16，厚度为100～400nm。
钼Mo由于其良好的可靠性和导电性通常被用作各种薄膜晶体管的栅极金属材料。
高性能双栅LTPO面板结构的制备工艺，具体包括以下步骤：
S1、缓冲层制备：在基板之上制作第一绝缘层作为缓冲层2，材料可选无机氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝材料进行单层镀膜或多层镀膜100um～500nm，优选SiOx 300um；
S2、p-Si制备：成膜非晶硅层并在450℃以及N2环境下保存2h，进行脱H+处理，对非晶硅层进行blue-laser-annealing工艺处理使之晶化形成多晶硅层3p-Si并图案化，膜厚范围20～200um，优选45um；
S3、第一栅极绝缘层制备：在多晶硅层3之上制作第一栅极绝缘层4，材料可选无机绝缘氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝，优选SiOx，膜厚范围100um～400um，优选100um；
S4、第一栅极制备：在第一栅极绝缘层4之上成膜导电层制作薄膜晶体管栅极以及相关驱动电路走线，薄膜晶体管栅极为第一栅极5，导电膜层可选用铝、钨、钼、钛、镍、铜、银、铌铬导电性优良金属一种或多种叠层，如Mo/Al/Mo、Mo/Cu、Ti/Al/Ti、以及合金如MoTi/Cu、MoNb/Al、MoAlTi/Al，膜厚范围100um～400um，优选W/Mo叠层结构金属膜层作为器件栅极，第一栅极5中，在衬底14上通过物理溅射沉积金属籽晶层15，可选W以及MoW合金，厚度2～30nm，优选10nm，在金属籽晶层15上继续沉积金属Mo层16，厚度100～400nm，优选300nm；
S5、P+doping工艺：采用B2H6等气体对LTPS-TFT器件的源漏极接触区进行P+参杂，使之导体化，在参杂前会对源漏极接触取进行挖孔，露出p-Si上表面，再进行离子参杂；
S6、第一中间绝缘层制备：在第一栅极5上成膜绝缘层作为LTPS中间介质层以及Oxide-TFT栅极绝缘层，第一中间绝缘层6也叫第二栅极绝缘层，在成膜后进行高温退火处理，350℃～490℃温度区间，10s～2h下进行，材料选择同第一栅极绝缘层4，优选SiOx，膜厚范围100um～400um，优选200um；
S7、Oxide有源层制备：在第一中间绝缘层6之上制作氧化物有源层，并进行退火350℃/1h处理，可选材料IGZO、IGZTO、IGTO、Pr-IZO、InO，优选IGZO，有源层采用IGZO/InO叠层方式制备，膜厚范围20um～80um，优选50um，IGZO/InO制备中，IGZO厚度为10～60nm，优选20nm，In2O3厚度10～60nm，优选50nm；
S8、第三栅极绝缘层制备：在Oxide有源层7之上制作第三栅极绝缘层8，材料选择同缓冲层2；
S9、第二栅极制备：在第三栅极绝缘层8之上成膜导电层，材料同第一栅极5，并图案化形成第二栅极9，桥接区10、栅极驱动线路，并通过同一光罩对第三栅极绝缘层8再次进行图案化，经蚀刻露出Oxide-TFT器件源漏极接触区表面，可选的，对源漏极接触区进行N+参杂，第二栅极9中，在衬底14上通过物理溅射沉积金属籽晶层15，可选W以及MoW合金，厚度2～30nm，优选10nm，在金属籽晶层15上继续沉积金属Mo层16，厚度100～400nm，优选300nm；
S10、第二中间绝缘层制备：在第二栅极9之上成膜第二中间绝缘层11，材料选择同缓冲层2，并蚀刻出通孔，露出LTPS-TFT器件源漏极接触区p-Si上表面，Oxide-TFT源漏极接触区氧化物有源层上表面，以及桥接区10第一栅极5与第二栅极9上表面；
S11、第三金属层制备：在第二中间绝缘层11之上成膜源漏极金属层并图案化，材料选择同栅极金属层，第一栅极5与第二栅极9通过桥接区10经由第三金属层12相连，使Oxide-TFT上下gate信号一致；
S12、钝化层制备：在源漏极之上制作钝化层13，材料可选无机绝缘氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝，优选SiOx/SiNx双层。
实施例2
本发明提供了如图2、图3、图4和6的高性能双栅LTPO面板结构，相对于实施例1中双栅LTPO面板结构，在第三栅极绝缘层8之上成膜金属层并图案化形成第二栅极9，搭接区、栅极驱动线路，并由同一光罩对第三绝缘层再次进行图案化，经蚀刻露出Oxide-TFT器件源漏极接触区表面，第三栅极绝缘层8在搭接区设有通孔，露出第一栅极5上表面，在第二栅极9之上成膜第二中间绝缘层11，材料选择同缓冲层2，并蚀刻出通孔，露出LTPS TFT器件源漏极接触区p-Si上表面，Oxide-TFT源漏极接触区氧化物有源层上表面，实施例1与实施例2的区别在于桥接区10的搭接方式不同，实施例2第二栅极9直接通过绝缘层通孔与第一栅极5相连；
实施例3
本发明提供了如图2、图3、图4和7的高性能双栅LTPO面板结构，相对于实施例1中双栅LTPO面板结构，在第一栅极5绝缘层之上成膜导电层制作薄膜晶体管栅极以及相关驱动电路走线，材料选择同实施例1，并对LTPS-TFT器件的源漏极接触区进行P+参杂，使之导体化，在其中一种工艺中，在参杂前使用与第一栅极5相同的光罩对绝缘层图案化，蚀刻露出p-Si上表面，再进行离子参杂；
在Oxide有源层7之上制作第三栅极绝缘层8，材料选择同缓冲层2，在第二中间绝缘层11之上成膜源漏极金属层并图案化，材料选择同栅极金属层，在源漏极之上制作钝化层，材料可选无机绝缘氧化物或者绝缘性质的化合物，如SiOx、SiNx、氧化钛、氧化铝，优选SiOx/SiNx双层，同时在Oxide-TFT-channel上方保留金属作为Top-Gate，通过蚀刻露出LPTS-TFT源漏极接触区有源层上表面，Oxide-TFT源漏极接触区有源层上表面，搭接区第一栅极5上表面，实施例3与实施例1的主要差异点在于，实施3中Oxide-TFT-Top-gate与源漏极共用一层金属层，简化工艺；
实施例4
本发明提供了如图2、图3、图4和8的高性能双栅LTPO面板结构，相对于实施例3中双栅LTPO面板结构，在第一栅极5绝缘层之上成膜导电层制作薄膜晶体管栅极以及相关驱动电路走线，材料选择同实施例1，并对LTPS-TFT器件的源漏极接触区进行P+参杂，使之导体化，在其中一种工艺中，在参杂前使用与第一栅极5相同的光罩对绝缘层图案化，蚀刻露出p-Si上表面，再进行离子参杂，在第二中间绝缘层11之上成膜源漏极金属层并图案化，材料选择同栅极金属层；
同时在Oxide-TFT-channel上方保留金属作为Top-Gate，在源漏极上成膜绝缘层作为Oxide中间介质层，材料选择同第一栅极绝缘层4，优选SiOx/SiNx双层，膜厚范围100um～400um，优选200um，并通过光阻曝光以及蚀刻工艺制作通孔露出第一栅极5上表面，在Oxide-TFT-channel上方保留金属作为Top-Gate，以及桥接区10通过第二中间绝缘层11通孔连接第一栅极5，实施例4与实施例3的主要差异点在于，实施例3中另起一层金属作为Oxide-TFT-Top-gate在实际工艺中器件设计，膜层搭配结构可调空间大，利于器件优化，良率提升；
实施例5
本发明提供了如图2、图3、图4和9的高性能双栅LTPO面板结构，相对于实施例4中双栅LTPO面板结构，在Oxide有源层7上成膜源漏极金属层并图案化，材料选择同栅极金属层，在氧化物有源层之上制作第三栅极绝缘层8，材料选择同缓冲层2；通过蚀刻制作通孔露出搭接区第一栅极5上表面，在Oxide-TFT-channel上方保留金属作为Top-Gate，以及桥接区10通过第二中间绝缘层11通孔连接第一栅极5，本实施例5与实施例4的主要差异点在于，实施例5中Oxide-TFT器件简化了Top-Gate与Oxide有源层7之间的膜层结构，仅有一层第三栅极绝缘层8即可满足器件设计，既保留了实施例4中器件设计，膜层搭配结构可调空间大的优势，又进一步降低成本，提高良品率。
综上所述，与现有技术相比，本发明LTPO面板结构特点在于在Oxide-TFT中引入Dual-Gate结构，既维持氧化TFT极低的关态电流的同时，又可提高器件开态电流以及stress稳定性；
本发明Oxide-TFT器件中，其中一种使用IGZO材料时，引入H2与N2codope工艺可以有效提高器件电子迁移率实现高性能Oxide-TFT的制备；
本发明Oxide-TFT器件中，包含一种双层氧化物有源层结构如IGZO/In2O3，该结构可以有效提高Oxide-TFT电子迁移率；
本发明LTPS-Top-Gate以及Oxide-Top/Bottom-Gate所使用的其中一种金属材料中，通过采用W/Mo叠层结构，可以使Mo金属电阻降低30％，实现低功耗。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：半导体器件