阅读说明：本技术 一种存储器的编程方法和系统 (Programming method and system of memory ) 是由 贺元魁 潘荣华 于 2018-08-17 设计创作，主要内容包括：本发明公开了一种存储器的编程方法和系统。存储器的编程方法包括以下步骤：编程时序B1时,向存储单元施加台阶编程电压,所述台阶编程电压具有台阶状上升的电压波形,所述电压波形包括预设数量的电压台阶,每个电压台阶具有预设的台阶宽度,相邻电压台阶之间具有预设的台阶增幅D<Sub>-pgm</Sub>；校验时序Y1时,向存储单元施加校验电压,校验成功则结束；若校验失败,校验时序Y1后再次增加编程电压的幅值以再次进行校验。存储器的编程方法和系统具有提高存储器编程准确性的优点。(The invention discloses a programming method and a system of a memory. The programming method of the memory comprises the following steps: and applying a step programming voltage having a step rising voltage waveform including a preset number of voltage steps, each having a preset step width, and a preset step increase D between adjacent voltage steps to the memory cell when programming the timing sequence B1 ‑pgm (ii) a When the time sequence Y1 is verified, applying verification voltage to the memory cell, and finishing verification if verification is successful; if the verification fails, the magnitude of the program voltage is increased again after the verification timing Y1 to perform the verification again. The programming method and system of the memory have the advantage of improving the programming accuracy of the memory.)

一种存储器的编程方法和系统

技术领域

本发明实施例涉及存储器技术领域，尤其涉及一种存储器的编程方法和系统。

背景技术

存储器时一种在编程时必须用到的元件，如Nand flash存储器，Nand flash存储器是一种非易失存储器，具有改写速度快，存储容量大等优点。而Nand flash存储器编程操作时，会发生校验失败，每次校验失败后，就需要增加编程电压的幅值。现有技术中，第一次编程写入数据时，都是对存储器的选择字线直接施加一个较高的编程电压，该较高的编程电压会影响选择字线上不需要编程的存储单元，导致不需要编程的存储单元的阈值升高，会引起读取错误，编程的准确性较低。

因此，如何提高存储器的编程的准确性，就成了存储器技术领域的需求。

发明内容

本发明提供一种存储器的编程方法和系统，以解决存储器在编程时准确性差的技术问题。

第一方面，本发明实施例提供了一种存储器的编程方法，其包括以下步骤：编程时序B1时，向存储单元施加台阶编程电压,所述台阶编程电压具有台阶状上升的电压波形，所述电压波形包括预设数量的电压台阶，每个电压台阶具有预设的台阶宽度，相邻电压台阶之间具有预设的台阶增幅D_-pgm；校验时序Y1时，向存储单元施加校验电压，校验成功则结束；若校验失败，校验时序Y1后再次增加编程电压的幅值以再次进行校验。

优选地，编程时序B1时，台阶编程电压的第一个电压台阶具有初步编程电压，台阶编程电压的最后一个电压台阶具有目标编程电压，初步编程电压值为目标编程电压值的20％～70％。

优选地，预设的所述台阶增幅D_-pgm的值为目标编程电压值的5％～30％。

优选地，所述台阶编程电压的增幅D_-pgm维持不变或随台阶上升减小。

优选地，所述电压台阶的预设数量为2至5个。

优选地，所述目标编程电压的范围是12V～16V。

优选地，预设的所述台阶宽度为0.05～0.5s。

优选地，编程时序B1时，对选择字线施加台阶编程电压，对未选择字线施加通过电压，对选择位线施加0V，对未选择位线施加正电压。

优选地，校验时序Y1时，对选择字线施加校验电压，将选择位线预充到预充电电压，对未选择字线施加通过电压；接着对选择位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压高于所述第一判定电压，则表示校验成功可以结束操作，反之，表示校验失败需再次向存储器中存入数据并进行校验，所述校验电压的范围是0V～1V，所述预充电电压的范围是1V～1.2V。

第二方面，本发明还提供一种存储器的编程系统，存储器的编程系统包括：编程模块，用于编程时序B1时，向存储单元施加台阶编程电压,所述台阶编程电压具有台阶状上升的电压波形，所述电压波形包括预设数量的电压台阶，每个电压台阶具有预设的台阶宽度，相邻电压台阶之间具有预设的台阶增幅D_-pgm；校验模块，用于校验时序Y1时，向存储单元施加校验电压，校验成功则结束；若校验失败，校验时序Y1后，编程模块再次增加编程电压的幅值，校验模块以再次进行校验。

与现有技术相比，本发明通过提供一种存储器的编程方法和系统，编程时序B1时，向存储单元施加台阶编程电压，台阶编程电压具有台阶状上升的电压波形，没有把编程电压一次提高到台阶编程电压的最大值，减少了对选择字线上不进行编程的存储单元的冲击，避免了选择字线上不进行编程的存储单元阈值的变化，提高了存储器的准确性和稳定性。

附图说明

图1为本发明实施例A中存储器的编程方法的流程示意图。

图2为本发明实施例A中的存储单元的芯片结构示意图。

图3为本发明实施例A中存储器阵列的电路结构示意图。

图4为本发明实施例A中的存储器的编程方法的不同时刻电压的波形示意图。

图5为实施例A中编程电压的幅值随校验失败次数增加的幅值变化示意图。

图6为本发明实施例B中存储器的编程系统的模块结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。

实施例A

请参阅图1，图1为本发明实施例A中存储器的编程方法的流程示意图，该存储器的编程方法用于提高存储器读取数据的耐久性和易用性，以提高存储器的寿命，存储器的编程方法包括以下步骤：

步骤S1：编程时序B1时，向存储单元施加台阶编程电压,所述台阶编程电压具有台阶状上升的电压波形，所述电压波形包括预设数量的电压台阶，每个电压台阶具有预设的台阶宽度，相邻电压台阶之间具有预设的台阶增幅D_-pgm；

步骤S2：校验时序Y1时，向存储单元施加校验电压，校验成功则结束；

步骤S3；若校验失败，校验时序Y1后再次增加编程电压的幅值以再次进行校验。

请参阅图2，图2是存储单元111的芯片结构示意图。存储单元111包括衬底1111、源极1112、漏极1113、穿隧氧化膜1114、浮动栅极1115和控制栅极1116，所述衬底1111上包括P阱区，所述源极1112和漏极1113设置在P阱区，源极1112和漏极1113之间形成沟道，所述穿隧氧化膜1114形成在源极1112和漏极1113间的沟道上，所述浮动栅极1115设置在穿隧氧化膜1114上，控制栅极1116设置在浮动栅极1115上。可以理解，控制栅极1116和浮动栅极1115之间设置有介电质膜1117。当浮动栅极1115中未蓄积有电荷时，即写入有数据“1”时，阈值处于负状态，存储单元111通过控制栅极1116为0V而导通。当浮动栅极1115中蓄积有电子时，即写入有数据“0”时，阈值偏移为正，存储单元通过控制栅极1116为0V而断开。但是，存储单元并不限于存储单个位，也可存储多个位。

在步骤S1中，步骤S1即为编程步骤，向存储器中写入数据。存储器优选为NAND型存储器。其中，请参阅图3，图3为存储器阵列的电路结构示意图。存储器包括n条字线(WL1、WL2、…、WLn)、m条位线(BL1、BL2、…、BLm)、一条选择栅极线SGS、一条选择栅极线SGD和一条共用源极线SL，虚线框11标识出来的存储单元部分称为一条存储单元串。每条存储单元串包括多个上述的存储单元111(即MC1～MCn)；位线侧选择晶体管TD，其连接于作为一个端部的存储单元MCn；以及源极线侧选择晶体管TS，连接于作为另一个端部的存储单元MC1，其中位线侧选择晶体管TD的漏极连接于对应的1条位线BL，源极线侧选择晶体管TS的源极连接于共用源极线SL。存储单元111的控制栅极连接于字线WLi(i＝0～n)，位线侧选择晶体管TD的栅极连接于选择栅极线SGD，源极线侧选择晶体管TS的栅极连接于选择栅极线SGS。

请一并参阅图4和图5，图4为本发明实施例A中的存储器的编程方法的不同时刻电压的波形示意图，图5为编程电压的幅值随校验失败次数增加的幅值变化示意图，本实施例提供了一种具体的编程步骤，本实施例为向存储单元MC1中写入数据，编程时序B1时，对选择字线WL1施加台阶编程电压，台阶编程电压具有台阶状上升的电压波形，所述电压波形包括预设数量的电压台阶，每个电压台阶具有预设的台阶宽度，相邻电压台阶之间具有预设的台阶增幅D_-pgm，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压。可以理解，编程时序B1和编程时序B1之后对存储单元111的选择字线施加的电压都为编程电压V_pgm。所述编程电压V_pgm的范围为10～18V，优选为12V～16V。在此，本领域的普通技术人员可以明白，在进行软编程操作时，通常还需对选择栅极线SGS施加0V电压，并对选择栅极线SGD施加约4v的电压使其连接的MOS管导通。

本实施例中，电压台阶的预设数量为3个。台阶编程电压的第一个电压台阶具有初步编程电压V_pgm1，台阶编程电压的最后一个电压台阶具有目标编程电压。所述目标编程电压的范围是12V～16V。具体的，在编程时序B1时，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压，对选择字线WL1施加台阶编程电压的第一个电压台阶，即初步编程电压V_pgm1，维持台阶编程电压的幅值V_pgm1不变第一时间，再使台阶编程电压的幅值V_pgm1增加台阶增幅D_-pgm，台阶编程电压的幅值为V_pgm1+D_-pgm；再维持台阶编程电压的幅值V_pgm1+D_-pgm不变第一时间，再使台阶编程电压的幅值V_pgm1+D_-pgm增加台阶增幅D_-pgm，台阶编程电压的幅值为V_pgm1+D_-pgm+D_-pgm＝V_pgm1+2D_-pgm；再维持台阶编程电压的幅值V_pgm1+2D_-pgm不变第一时间，再使台阶编程电压的幅值V_pgm1+2D_-pgm增加台阶增幅D_-pgm，台阶编程电压的幅值为V_pgm1+2D_-pgm+D_-pgm＝V_pgm1+3D_-pgm。此时台阶编程电压的幅值V_pgm1+3D_-pgm为台阶编程电压的最大值：目标编程电压。

台阶编程电压V_pgm，即为在现有技术中，向存储器写入数据时，对存储器的选择字线第一次应当施加的编程电压。本发明通过先对选择字线施加台阶编程电压的第一个电压台阶,再使台阶编程电压逐步呈台阶状上升到目标编程电压，没有把台阶编程电压一次提高到目标编程电压，减少了对选择字线上不需要编程的存储单元的冲击，避免了选择字线上不进行编程的存储单元阈值的变化，提高了存储器的准确性和稳定性。优选地，初步编程电压的值V_pgm1为目标编程电压值的20％～70％，例如为25％，30％，35％，40％，45％，50％，55％，60％，65％。台阶增幅D_-pgm即为台阶编程电压每呈台阶状上升一次的增幅，优选地，台阶增幅D_-pgm的值为目标编程电压值的5％～30％，例如可以是10％，15％，20％，25％。优选地，在编程时序B1时，预设的所述台阶增幅D_-pgm一直不变；或台阶增幅D_-pgm随台阶上升减小，如台阶增幅D_-pgm包括第一增幅D_-pgm1和第二增幅D_-pgm2，第一次对存储单元施加的台阶编程电压呈台阶状增大时，台阶增幅为D_-pgm1，第二次对存储单元施加的台阶编程电压呈台阶状增大时，台阶增幅为D_-pgm2。D_-pgm1＞D_-pgm2。优选地，电压台阶的预设数量为2至5个，进一步优选为3个或4个。可以理解，预设的所述台阶宽度为电压台阶维持其大小的时间。优选地，预设的台阶宽度为0.05-0.5s，如可以为0.1s，0.2s，0.3s，0.4s，每个电压台阶预设的台阶宽度可相等或者不等，优选编程时序B1中，所有相邻的两个台阶宽度都相等。

在步骤S2中，校验时序Y1时，对存储器中的选择字线WL1施加校验电压，将选择位线BLm预充到预充电电压，对未选择字线WL2～WLn施加通过电压；接着对选择位线BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若选择位线的电压高于第一判定电压，则表示软编程校验操作成功，操作结束，反之，则校验失败，需要再次向存储器中存入数据。优选地，校验电压的范围是0V～1V。所述预充电电压的范围是1v～1.2v。可以理解，编程时序B1时为向一存储单元或多个存储单元同时写入数据的时间段，校验时序Y1为对编程时序B1时写入数据后的存储单元进行校验的时间段。

在步骤S3中，校验时序Y1校验失败，在编程时序B2-Bn再次向存储单元施加具有增幅D_vpgm的编程电压以再次进行校验，直到第n次的编程电压V_pgm+(n-1)D_vpgm(其中，n为正整数，且n≥1)的幅值大于等于编程阈值，并且在校验时序Yn校验成功。本实施例中，编程电压的增幅D_vpgm与编程电压的幅值V_pgm+(n-1)D_vpgm的大小成反比，优选地，随着编程电压的幅值V_pgm+(n-1)D_vpgm按阶段的增大，D_vpgm减小。

具体的，设编程电压幅值的第一阈值为m1，编程电压幅值的第二阈值为m2，当编程电压的幅值V_pgm+(n-1)D_vpgm小于第一阈值m1时，编程电压的增幅D_vpgm为D_vpgm1，当编程电压的幅值V_pgm+(n-1)D_vpgm大于等于编程电压的第一阈值m1且小于编程电压的第二阈值m2时，编程电压的增幅D_vpgm为D_vpgm2，当编程电压的幅值V_pgm+(n-1)D_vpgm大于等于编程电压的第二阈值m2时，编程电压的增幅D_vpgm为D_vpgm3。本实施例，编程电压的增幅D_vpgm1大于编程电压的增幅D_vpgm2，编程电压的增幅D_vpgm2大于编程电压的增幅D_vpgm3，编程电压的第一阈值m1小于编程电压的第二阈值m2。编程电压的第二阈值m2小于编程阈值。

具体的，编程时序B2时，台阶编程电压的幅值V_pgm小于编程电压的第一阈值m1，则对选择字线WL1施加编程电压V_pgm+D_vpgm1，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压。编程时序B2的编程电压V_pgm+D_vpgm1小于编程电压的第一阈值m1。

校验时序Y2时，对存储器中的选择字线WL1施加校验电压，将选择位线BLm预充到预充电电压，对未选择字线WL2～WLn施加通过电压；接着对选择位线BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，选择位线的电压低于第一判定电压，校验失败。

编程时序B3时，编程电压V_pgm+D_vpgm1小于编程电压的第一阈值m1，则对选择字线WL1施加编程电压V_pgm+D_vpgm1+D_vpgm1＝Vpgm+2D_vpgm1，对未选择字线WL2～WLn施加通过电压，对选择位线BLm施加0V，对未选择位线BL1～BLm-1施加正电压。编程时序B3的编程电压V_pgm+2D_vpgm大于编程电压的第一阈值m1，且小于编程电压的第一阈值m2。

校验时序Y3时，对存储器中的选择字线WL1施加校验电压，将选择位线BLm预充到预充电电压，对未选择字线WL2～WLn施加通过电压；接着对选择位线BLm进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，选择位线的电压低于第一判定电压，校验失败。

依照上述编程和校验方法，直至对选择字线WL1施加的编程电压的幅值为V_pgm+2D_vpgm1+D_vpgm2+D_vpgm3时，使放电后的位线电压大于第一判定电压，才能校验成功。此时编程电压的幅值V_pgm+2D_vpgm1+D_vpgm2+D_vpgm3大于编程阈值。

即编程电压的幅值V_pgm+(n-1)D_vpgm＜m1时，每次校验失败编程电压的增幅为D_vpgm1，m1≤V_pgm+(n-1)D_vpgm＜m2时，每次校验失败编程电压的增幅为D_vpgm2，编程电压的幅值V_pgm+(n-1)D_vpgm≥m2时，每次校验失败编程电压的增幅为D_vpgm3。本实施例中，是把编程电压的增幅D_vpgm变化分为三个阶段进行调整。其中，m2-m1＞D_vpgm1，从而在编程电压的幅值接近m1时，再次编程失败时，编程电压增幅D_vpgm1后，编程电压的幅值不会大于m2。本实施例中，编程电压的幅值V_pgm+(n-1)D_vpgm在大于m1且小于m2时，编程电压经过一次增幅D_vpgm，编程电压的幅值V_pgm+(n-1)D_vpgm即大于m2。可以理解，可以使编程电压经过多次增幅D_vpgm，使编程电压的幅值V_pgm+(n-1)D_vpgm才大于m2。可以理解，m1、m2、D_vpgm1、D_vpgm2和D_vpgm3的数值可以根据需要改变，如m1、m2、D_vpgm1、D_vpgm2和D_vpgm3的数值可以根据编程阈值改变。可以理解，也可以把编程电压的增幅变化分为两个阶段，或三个以上的阶段，本发明中不做限定，凡是不脱离本发明构思的情况下，都属于本发明的保护范围。

随着编程电压的幅值增大，编程电压逐渐接近编程阈值。由于编程电压的幅值增大，编程电压的增幅D_vpgm减小，因此在编程电压的幅值接近编程阈值后，校验失败再次增加编程电压的幅值，即使编程电压的幅值超过编程阈值，编程电压的幅值也不会超过编程阈值很多，从而不会对存储单元111的穿隧氧化膜1114造成影响，减小过渡编程效应，提高了存储器的存储单元的寿命，且保证了编程成功的速率。

实施例B

请参阅图6，图6是本发明存储器的编程系统12的模块结构示意图。该存储器的编程系统12能执行本发明任意实施例所提供的存储器的编程方法。该存储器的编程系统12包括：

编程模块121，用于编程时序B1时，向存储单元施加台阶编程电压,所述台阶编程电压具有台阶状上升的电压波形，所述电压波形包括预设数量的电压台阶，每个电压台阶具有预设的台阶宽度，相邻电压台阶之间具有预设的台阶增幅D_-pgm；

校验模块122，用于校验时序Y1时，向存储单元施加校验电压，校验成功则结束；

若校验失败，校验时序Y1后，编程模块121再次增加编程电压的幅值，校验模块122以再次进行校验。

通过本发明的存储器的编程系统12，编程模块121向存储单元施加台阶编程电压,台阶编程电压具有台阶状上升的电压波形,台阶编程电压经过多次上升达到台阶编程电压的最大值，没有把台阶编程电压一次提高到目标编程电压，减少了对选择字线上不进行编程的存储单元的冲击，避免了选择字线上不进行编程的存储单元阈值的变化，提高了存储器的准确性和稳定性。

可以理解，本发明实施例A和实施例B中的内容可互为补充和说明。

与现有技术相比，本发明通过提供一种存储器的编程方法和系统，编程时序B1时，向存储单元施加台阶编程电压，台阶编程电压具有台阶状上升的电压波形，没有把编程电压一次提高到台阶编程电压的最大值，减少了对选择字线上不进行编程的存储单元的冲击，避免了选择字线上不进行编程的存储单元阈值的变化，提高了存储器的准确性和稳定性。

值得注意的是，上述所有实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。