阅读说明：本技术 包含具有GaP沟道材料的晶体管的存储器单元 (Memory cell including transistor with GaP channel material ) 是由 古尔特杰·S·桑胡 马丁·C·罗伯茨 于 2018-07-06 设计创作，主要内容包括：一些实施例包含一种存储器阵列,所述存储器阵列具有竖直堆叠的存储器单元。所述存储器单元中的每个存储器单元包含与电荷存储装置耦合的晶体管,并且所述晶体管中的每个晶体管具有能带隙大于2电子伏特的沟道材料。一些实施例包含一种存储器阵列,所述存储器阵列具有沿竖直方向延伸的数位线和沿水平方向延伸的字线。所述存储器阵列包含存储器单元,其中所述存储器单元中的每个存储器单元由所述数位线之一和所述字线之一的组合唯一地寻址。所述存储器单元中的每个存储器单元包含具有GaP沟道材料的晶体管。所述晶体管中的每个晶体管具有通过所述GaP沟道材料彼此间隔开的第一源极/漏极区和第二源极/漏极区。所述第一源极/漏极区与所述数位线耦合,并且所述存储器单元中的每个存储器单元包含与所述相关联的晶体管的所述第二源极/漏极区耦合的电容器。(Some embodiments include a memory array having vertically stacked memory cells. Each of the memory cells includes a transistor coupled to a charge storage device, and each of the transistors has a channel material with a band gap greater than 2 electron volts. Some embodiments include a memory array having digit lines extending in a vertical direction and word lines extending in a horizontal direction. The memory array includes memory cells, wherein each of the memory cells is uniquely addressed by a combination of one of the digit lines and one of the word lines. Each of the memory cells includes a transistor having a GaP channel material. Each of the transistors has a first source/drain region and a second source/drain region spaced apart from each other by the GaP channel material. The first source/drain region is coupled with the digit line, and each of the memory cells includes a capacitor coupled with the second source/drain region of the associated transistor.)

包含具有GaP沟道材料的晶体管的存储器单元

技术领域

包含具有GaP沟道材料的晶体管的存储器单元。

背景技术

存储器是一种类型的集成电路系统并且在计算机系统中用于存储数据。存储器可以被制造成一或多个由单独存储器单元构成的阵列。可以使用数位线(其也可以被称为位线、数据线、感测线或数据/感测线)和存取线(其也可以被称为字线)对存储器单元进行写入或读取。数位线可以将沿阵列的列的存储器单元导电互连，并且存取线可以将沿阵列的行的存储器单元导电互连。每个存储器单元可以通过数位线和存取线的组合唯一地寻址。

存储器单元可以是易失性的或非易失性的。非易失性存储器单元可以将数据存储延长的时间段，包含计算机关机时。在许多情况下，易失性存储器每秒多次地耗散并且因此快速刷新/重写。无论如何，存储器单元均被配置成在至少两种不同的可选择状态下保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些单独存储器单元可以被配置成存储两种以上信息水平或状态。

一些存储器单元可以包含晶体管与电容器(或其它适当的电荷存储装置)的组合。晶体管用于选择性地存取电容器并且可以被称为存取装置。电容器可以以电场的形式静电地将能量存储在两个电容器板之间的电容器电介质内。电容器的电气状态可以用于表示存储器状态。

具体实施方式

集成存储器可以形成为三维存储器阵列，在所述三维存储器阵列中，存储器单元彼此竖直堆叠。图1中图解性地展示了示例三维存储器阵列10的区域。存储器阵列10包括相对于下面的支撑衬底12竖直延伸的第一组导电线以及跨存储器阵列水平延伸的第二组导电线。第一组中的导电线被标记为数位线DL1、DL2、DL3和DL4；并且第二组中的导电线被标记为字线WL1、WL2和WL3。数位线沿存储器阵列的列延伸，其中此类列被标记为列A、列B、列C和列D。字线沿存储器阵列的行延伸，其中此类行被标记为行1、行2和行3。

存储器阵列10包括多个存储器单元，其中所述存储器单元中的每个存储器单元通过数位线之一和字线之一唯一地寻址。存储器单元通过指示其相对于行和列的位置的描述语进行标记。例如，沿列A和行1的存储器单元被标记为单元A1；沿列B和行1的存储器单元被标记为单元B1，依此类推。存储器单元包含晶体管(T)与电容器(C)的组合。每个晶体管具有与相关联的数位线耦合的源极/漏极区(此类耦合通过线11图解性地展示)并且具有与电容器的存储节点耦合的另一源极/漏极区(此类耦合通过线13图解性地展示)。每个晶体管还具有与横跨晶体管的字线耦合的栅极。

晶体管将包含源极/漏极区之间的沟道材料(下文参考图2示出和描述了示例沟道材料)。在一些实施例中，认识到，可能有利的是，将磷化镓(GaP)用作图1的存储器阵列10的竖直堆叠的存储器单元内的沟道材料。GaP可以提供的优点在于能带隙大、电荷载流子迁移率合理并且与硅晶格兼容。在某些方面，认识到，对于在竖直堆叠的存储器单元的沟道区中使用而言，GaP由于能带隙大且电荷载流子迁移率合理而可能优于硅和其它半导体材料。因此，认识到，可能有利的是，将GaP结合到竖直堆叠的存储器单元的晶体管中。

GaP沟道材料在竖直堆叠的存储器单元的许多配置中可能是有利的。参考图2描述了示例配置。具体地，图2示出了包括单元A1的存储器阵列10的一部分的展开区域。存储器阵列10的其它存储器单元的配置可以与所展示的单元A1的配置基本相同；其中术语“基本相同”是指在合理的制造和测量公差内相同。

存储器阵列10的所示区域包含竖直延伸穿过存储器单元A1的数位线DL1。绝缘区14位于存储器单元A1上方和下方，其中此类绝缘区包括绝缘材料16。绝缘材料16可以包括任何合适的组合物或组合物组合；并且在一些实施例中可以包括二氧化硅，基本上由其组成或由其组成。

在一些实施例中，存储器单元A1可以被视为竖直地位于与绝缘区14相对应的绝缘层之间的存储器层18的一部分。层18还可以包含图1的存储器单元B1、C1和D1，其中此类存储器单元相对于存储器单元A1水平移位；并且另外的存储器层可以相对于层18竖直移位，其中此类另外的层包括图1的存储器单元A2、A3、B2、B3等。

继续图2的描述，存储器单元A1包含晶体管T和电容器C。晶体管T具有包括导电栅极材料22的栅极20。导电栅极材料22可以包括任何合适的导电材料，例如以下中的一或多种：各种金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)。

晶体管T还包含通过介电区26与栅极20间隔开的沟道区24。

沟道区改良包括沟道材料28，指示所述沟道材料包含GaP。可以用任何合适的掺杂剂将GaP掺杂到合适的阈值电压并且GaP可以是n型或p型。可以使用的示例掺杂剂包含砷、锌、硫、碲、硅、锗、锡等。

介电区26包括介电材料30。介电材料30可以包括任何合适的组合物或组合物组合；并且在一些实施例中可以包括二氧化硅、氧化铝、氧化铪等中的一或多种，基本上由其组成或由其组成。在一些实施例中，介电材料30可以被称为栅极介电材料。

晶体管T包含第一源极/漏极区32和第二源极/漏极区34，其中第一源极/漏极区和第二源极/漏极区相对于彼此竖直移位。源极/漏极区32和34分别包括导电材料36和38。此类导电材料可以包含任何合适的组合物或组合物组合；例如，导电掺杂的半导体材料(例如，导电掺杂的硅)、金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)等。通常，源极/漏极区32和34不包括GaP，而是包括与GaP兼容并且适于在将GaP用作沟道材料的晶体管配置中用作源极/漏极区的导电材料。源极/漏极区32和34的导电材料36和38在一些实施例中可以彼此相同，而在其它实施例中可以彼此不同。例如，在一些实施例中，第一源极/漏极区32可以包括导电掺杂的硅，而第二源极/漏极区34可以包括金属和/或一或多种含金属组合物。

数位线DL1可以包括任何一或多种合适的导电材料，例如以下中的一或多种：各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)。第一源极/漏极区32与数位线DL1电耦合并且在所示实施例中直接抵靠数位线DL1。

在一些实施例中，可以不存在所示出的源极/漏极区32触点，而相反GaP 28可以延伸以直接接触数位线DL1。而且，在一些实施例中，数位线DL1可以被构造成包括一种材料(例如，掺杂的硅)的外层和第二材料(例如，金属或含金属材料)的内芯。在某些应用中，可以通过比所示结构更少的工艺步骤来构建消除了所示源极/漏极区32并且相反将GaP 28直接耦合到数位线DL1的结构。

第二源极/漏极区34与电容器C的第一电极(存储节点)40电耦合。电容器C还包含第二电极42和位于第一电极40与第二电极42之间的电容器介电区44。

电极40和42分别包括导电材料46和48。此类导电材料可以是任何合适的材料，例如，以下中的一或多种：各种金属(例如，钛、钨、钴、镍、铂等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)。电极40和42可以包括彼此相同的组合物，或者可以包括彼此不同的组合物。

电容器介电区44包括介电材料50(其可以被称为电容器介电材料)。此类介电材料可以包括任何合适的组合物或组合物组合；并且在一些实施例中可以包括二氧化硅、氮化硅等。在一些实施例中，电容器介电材料可以包括铁电材料。

晶体管T的栅极20通过绝缘材料52与电容器C的第一电极40间隔开。绝缘材料52可以包括任何合适的组合物或组合物组合；并且在一些实施例中可以包括二氧化硅，基本上由其组成或由其组成。

沟道区24的某个区段通过绝缘材料54与数位线DL1间隔开，源极/区38的某个区段通过绝缘材料56与数位线DL1间隔开，源极/漏极区38的另一区段通过绝缘材料58与数位线间隔开，并且电容器C通过绝缘材料60与数位线DL1间隔开。绝缘材料54、56、58和60可以包括任何合适的一或多种组合物或一或多种组合物组合；并且在一些实施例中可以包括二氧化硅、氮化硅等中的一或多种。绝缘材料54、56、58和60可以包括彼此相同的组合物，或者可以包括彼此不同的组合物。例如，在一些实施例中，绝缘材料54可以包括二氧化硅，绝缘材料56可以包括氮化硅，绝缘材料58可以包括二氧化硅，并且绝缘材料60可以包括氮化硅。

在一些实施例中，晶体管T和电容器C各自可以被配置为围绕数位线DL1的环。例如，图2A示出了沿图2的线2A-2A截取的截面，并且示出了被配置为围绕数位线DL1的示例环的晶体管T。具体地，栅极20被配置为围绕对应于栅极电介质30的环形区域的外部环形区域，所述栅极电介质进而围绕对应于沟道材料28的环形区域，所述沟道材料进而围绕对应于绝缘材料54的环形区域，所述绝缘材料进而围绕数位线DL1。字线WL1与晶体管栅极20耦合，其中此类耦合在图2和2A中图解性地示出。

如上所述，存储器单元A1可以表示存储器阵列中使用的大量基本相同的存储器单元。图3示出了示例存储器10的区域，所述示例存储器具有沿通过轴线5表示的竖直方向延伸的数位线和沿通过轴线7表示的水平方向延伸的字线。存储器单元A1被示出为跨存储器阵列延伸的多个基本相同的存储器单元之一，其中所述存储器单元中的每个存储器单元通过数位线之一和字线之一唯一地寻址(例如，存储器单元A1通过数位线DL1和字线WL1唯一地寻址)。存储器单元中的每个存储器单元可以具有上文参考图2和2A描述的配置，并且因此可以包括被配置为围绕数位线的环的晶体管(例如，图2的晶体管T)。每个晶体管可以包括通过GaP沟道材料(例如，图2的沟道材料28)彼此间隔开的第一源极/漏极区和第二源极/漏极区(例如，图2的第一源/区32和第二源/区34)，其中第一源极/漏极区和第二源极/漏极区相对于彼此竖直移位。存储器单元中的每个存储器单元还可以包括与晶体管的源极/漏极区之一耦合(例如，与图2所示的第二源极/漏极区34耦合)的电容器(例如，图2的电容器C)。

图3的存储器阵列10可以包括任何合适数量的存储器单元，并且在一些实施例中可以包括数百个、数千个、数百万个、数十亿个等基本相同的存储器单元。图3的存储器阵列10可以是与半导体芯片相关联的唯一存储器阵列，或者可以是与所述芯片相关联的多个存储器阵列之一。

尽管上述实施例将GaP用作沟道材料，但是在一些实施例中，认识到，可能有利的是，利用300开氏温度下能带隙大于2电子伏特(eV)的任何合适的沟道材料，其中GaP(300开氏温度下能带隙为约2.25eV)是合适的沟道材料的实例。能带隙大于2eV的沟道材料可以是单一组合物或多种组合物。

上文讨论的结构可以结合到电子系统中。此类电子系统可以用于例如存储器模块、装置驱动程序、功率模块、通信调制解调器、处理器模块和专用模块中，并且可以包含多层多芯片模块。电子系统可以是各种系统中的任何系统，例如，相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞行器等。

除非另有说明，否则本文描述的各种材料、物质、组合物等可以通过当前已知的或是尚待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。

术语“介电”和“绝缘”可以用来描述具有绝缘电性质的材料。在本公开中，所述术语被视为是同义的。在某些情况下使用术语“介电”并且在其它情况下使用术语“绝缘”(或“电绝缘”)可能是为了提供本公开内的语言变化以简化随后的权利要求内的前提基础，而不是用于指示任何显著的化学或电气差异。

各个实施例在附图中的特定朝向仅用于说明目的，并且在一些应用中，可以相对于所示朝向旋转实施例。本文提供的描述以及随后的权利要求涉及在各个特征之间具有所描述关系的任何结构，而不论所述结构是处于附图的特定朝向，还是相对于此类朝向旋转。

除非另有说明，否则所附图示的截面视图仅示出截面的平面内的特征，而未示出截面的平面后面的材料，以简化附图。

当一个结构在上文中被称为“位于另一结构上”或“抵靠另一结构”时，所述结构可以直接位于另一结构上，或者也可以存在中间结构。相比而言，当结构被称为“直接位于另一结构上”或“直接抵靠另一结构”时，不存在中间元件。

结构(例如，层、材料等)可以被称为“竖直延伸”以表明所述结构总体上从下面的基底(例如，衬底)向上延伸。竖直延伸的结构可以相对于基底的上表面基本上正交地延伸，或者不如此延伸。

一些实施例包含一种存储器阵列，所述存储器阵列具有竖直堆叠的存储器单元。所述存储器单元中的每个存储器单元包含与电荷存储装置耦合的晶体管，并且所述晶体管中的每个晶体管具有能带隙大于2电子伏特的沟道材料。

一些实施例包含一种存储器阵列，所述存储器阵列具有沿竖直方向延伸的第一组导电线和沿水平方向延伸的第二组导电线。所述存储器阵列包含多个存储器单元，其中所述存储器单元中的每个存储器单元通过来自所述第一组的所述导电线之一和来自所述第二组的所述导电线之一的组合唯一地寻址。所述存储器单元中的每个存储器单元包含具有GaP沟道材料的晶体管。

一些实施例包含一种存储器阵列，所述存储器阵列具有沿竖直方向延伸的数位线和沿水平方向延伸的字线。所述存储器阵列包含多个存储器单元，其中所述存储器单元中的每个存储器单元由所述数位线之一和所述字线之一的组合唯一地寻址。所述存储器单元中的每个存储器单元包含具有GaP沟道材料的晶体管。所述晶体管被配置为围绕所述数位线的环。所述晶体管中的每个晶体管具有通过所述GaP沟道材料彼此间隔开的第一源极/漏极区和第二源极/漏极区。所述第一源极/漏极区与所述数位线耦合。所述存储器单元中的每个存储器单元包含与所述存储器单元的所述晶体管的所述第二源极/漏极区耦合的电容器。