阅读说明：本技术 复合电子组件 (Composite electronic assembly ) 是由 金海仁 吴银珠 金龙性 于 2019-01-24 设计创作，主要内容包括：公开了一种复合电子组件,所述复合电子组件包括：电容器,包括电容器主体以及设置在所述电容器主体上的第一电极和第二电极,所述电容器主体包括介电层以及在所述介电层介于其间的情况下交替地堆叠的第一内电极和第二内电极；以及变阻器,包括变阻器主体以及设置在所述变阻器主体上的第三电极和第四电极,所述变阻器主体包含ZnO,其中,所述第一电极电连接到所述第三电极,并且所述第二电极电连接到所述第四电极。(Disclosed is a composite electronic assembly, including: a capacitor including a capacitor body and first and second electrodes disposed on the capacitor body, the capacitor body including dielectric layers and first and second internal electrodes alternately stacked with the dielectric layers interposed therebetween; and a varistor comprising a varistor body and third and fourth electrodes disposed on the varistor body, the varistor body comprising ZnO, wherein the first electrode is electrically connected to the third electrode and the second electrode is electrically connected to the fourth electrode.)

复合电子组件

本申请要求于2018年6月28日在韩国知识产权局提交的第10-2018-0074975号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种复合电子组件。

背景技术

根据最近的趋势，便携式电子装置已经越来越多地使用利用具有导电性的金属材料形成的壳体，并且相应地，已经越来越需要抵抗电子装置的内部电击和外部电击。

特别地，便携式电子装置的前表面已经越来越多地使用金属框架制造，以增强美学外观并增加强度。根据当前的趋势，已经越来越需要用于由于外部静电放电(ESD)而保护内部电子组件的元件或用于防止用户由于内部电力而经受电击的元件。

因此，第10-2017-0135667号韩国专利公开披露了一种复合电子组件，所述复合电子组件以这样的方式被构造：使用印刷法在多层陶瓷电容器(MLCC)上形成包括第一放电电极和第二放电电极以及ESD放电层的ESD保护装置，以控制第一放电电极和第二放电电极的宽度以及第一放电电极和第二放电电极之间的间隔，从而实现优异的抗静电的耐久性。

然而，第10-2017-0135667号韩国专利公开的问题在于，在导通期间流动电流由于操作电压非常高的标准偏差和导通后的低的元件电阻而立即增加以产生辐射噪声。

发明内容

本公开的一方面可提供一种复合电子组件，所述复合电子组件具有优异的抵抗静电的耐久性和导通期间的低的电压标准偏差，防止产生辐射噪声。

根据本公开的一方面，一种复合电子组件可包括：电容器，包括电容器主体以及设置在所述电容器主体上的第一电极和第二电极，所述电容器主体包括介电层以及在所述介电层介于其间的情况下交替地堆叠的第一内电极和第二内电极；以及变阻器，包括变阻器主体以及设置在所述变阻器主体上的第三电极和第四电极，所述变阻器主体包含ZnO，其中，所述第一电极电连接到所述第三电极，并且所述第二电极电连接到所述第四电极。

附图说明

根据以下结合附图的

具体实施方式

，本公开的以上和其他方面、特征和优点将被更清楚地理解，其中：

图1是根据本公开的示例性实施例的复合电子组件的示意性透视图；

图2是沿图1的线I-I'截取的截面图；

图3是示出下面在表1中示出的导通电压的各种值的示图；

图4是示出根据比较示例2的导通电压的测量值与重复测量次数之间的关系的示图；

图5A是示出根据比较示例的导通期间的电流(I)与电压(V)之间的关系的示图，图5B是示出根据发明示例的导通期间的电流(I)与电压(V)之间的关系的示图；

图6是根据本公开的另一示例性实施例的复合电子组件的示意性透视图；

图7是沿图6的线I-I'截取的截面图。

具体实施方式

在下文中，将参照附图详细描述本公开的示例性实施例。

在附图中，X方向被理解为第一方向、长度方向或纵向方向，Y方向被理解为第二方向或宽度方向，Z方向被理解为第三方向、厚度方向或堆叠方向，但本公开不限于此。

复合电子组件

图1是根据本公开的示例性实施例的复合电子组件的示意性透视图。图2是沿图1的线I-I'截取的截面图。

在下文中，参照图1和图2描述根据本公开的示例性实施例的复合电子组件10。

根据本公开的示例性实施例的复合电子组件10可以是通过将电容器100和变阻器200结合而形成的复合体。

电容器100可包括电容器主体110以及设置在电容器主体110上的第一电极131和第二电极132，电容器主体110包括介电层111以及隔着介电层111交替地布置的第一内电极121和第二内电极122。

可通过在厚度方向(Z方向)上堆叠多个介电层111并且然后烧结介电层111来形成电容器主体110，并且电容器主体110的形状和尺寸以及堆叠的介电层111的数量不限于附图中所示出的实施例。

电容器主体110可具有：第一表面和第二表面，在厚度方向(Z方向)上彼此相对；第三表面和第四表面，连接到第一表面和第二表面并且在纵向方向(X方向)上彼此面对；以及第五表面和第六表面，连接到第一表面和第二表面、连接到第三表面和第四表面并且在宽度方向(Y方向)上彼此面对。

形成电容器主体110的多个介电层111处于烧结状态，并且可以以在不使用扫描电子显微镜(SEM)的情况下难以确定相邻的介电层111之间的边界的方式彼此成为一体。

介电层111的材料没有特别限制(只要可以获得足够的电容即可)，并且可以是例如钛酸钡(BaTiO₃)粉末。根据本公开的目的，可以通过将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO₃)的粉末中来形成用于形成介电层111的材料。

电容器主体110可包括覆盖层112，覆盖层112形成在电容器主体110的上部和下部中的每个处并且通过堆叠介电层(而无内电极)来形成。覆盖层112可保持电容器相对于外部冲击的可靠性。

参照图2，电容器主体110可包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122隔着介电层111且分别通过电容器主体110的第三表面和第四表面而暴露。

第一内电极121和第二内电极122可以是具有不同极性的一对电极，并且可通过设置在它们之间的介电层111彼此电绝缘。

第一内电极121和第二内电极122可分别通过电容器主体110的在纵向方向(X方向)上彼此相对的第三表面和第四表面而暴露，并且因此可分别连接到设置在电容器主体110的外部的第一电极131和第二电极132。例如，第一电极131和第二电极132可分别形成在电容器主体110的在纵向方向(X方向)上相对的两端上。第一内电极121和第二内电极122可包括单独的镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)等或其合金的导电金属。

第一电极131和第二电极132可包括单独的镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)等或其合金的导电金属。形成第一电极131和第二电极132的方法没有特别限制，例如，可通过涂覆导电膏形成或者可使用溅射法、原子层沉积(ALD)等形成。

变阻器200可包括变阻器主体210以及设置在变阻器主体210上的第三电极231和第四电极232，变阻器主体210包含ZnO。ZnO在导通电压或更低的电压下具有绝缘性能，但是当施加比导通电压更高的电压时具有导电性，因此ZnO在第三电极231和第四电极232之间提供电流以实现变阻器功能。例如，第三电极231和第四电极232可分别形成在变阻器主体210的在纵向方向(X方向)上相对的两端上。

可通过在厚度方向(Z方向)上堆叠包含ZnO的多个介电层211并且然后烧结介电层211来形成变阻器主体210，并且变阻器主体210的形状和尺寸以及介电层211的堆叠数量不限于附图中所示出的实施例。变阻器主体210可利用ZnO作为主要成分而形成。

用于形成包含ZnO的介电层211的材料没有特别限制，只要实现变阻器功能即可。例如，可控制包含ZnO作为主要成分的粉末的颗粒大小、添加剂、工艺条件等，以确保目标导通电压。

第三电极231和第四电极232可包括单独的镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)等或其合金的导电金属。形成第三电极231和第四电极232的方法没有特别限制，例如，可通过涂覆导电膏形成或者可使用溅射法、原子层沉积(ALD)等形成。

电容器100和变阻器200可通过将电容器100的第一电极131和变阻器200的第三电极231电连接并且将电容器100的第二电极132和变阻器200的第四电极232电连接来构造复合电子组件10。

传统地，使用印刷法在电容器上形成包括第一放电电极和第二放电电极以及ESD放电层的抑制型静电放电(ESD)保护装置来构造复合电子组件。在这种情况下，由于ESD放电层包含硅(Si)作为主要成分，瞬间流动的电流由于操作电压的非常高的标准偏差以及导通后的低的元件电阻而突然增加，以在导通期间产生辐射噪声，因此存在周围电路受到影响并且可能发生软故障的问题。

另一方面，根据本公开，利用ZnO作为主要成分形成的单独制造的变阻器200可结合到电容器100，以构造复合电子组件，因此导通期间的电压标准偏差是低的，相应地，导通期间的电阻可增加，以防止产生辐射噪声。

下面的表1示出了相对于复合电子组件(比较示例)和复合电子组件(发明示例)测量的导通电压，所述复合电子组件(比较示例)以使用印刷法在电容器上形成包括第一放电电极和第二放电电极以及利用硅(Si)作为主要成分形成的ESD放电层的ESD保护装置这样的方式形成，所述复合电子组件(发明示例)通过将利用ZnO作为主要成分形成的单独制造的变阻器与电容器结合而形成。

比较示例1示出了相对于比较示例的以同样的方式制造的20个样品测量的导通电压的平均值、最大值、最小值、最大值与最小值之间的差以及标准偏差(Stdev)。比较示例2示出了相对于比较示例的一个样品测量20次的导通电压的平均值、最大值、最小值、最大值与最小值之间的差以及Stdev。

发明示例1示出了相对于发明示例的以同样的方式制造的20个样品测量的导通电压的平均值、最大值、最小值、最大值与最小值之间的差以及Stdev。发明示例2示出了相对于发明示例的一个样品测量20次的导通电压的平均值、最大值、最小值、最大值与最小值之间的差以及Stdev。

图3是示出下面的表1中示出的导通电压的各种值的示图。图4是示出根据比较示例2的导通电压的测量值与重复测量次数之间的关系的示图。在图3和图4中，ToV指的是导通电压。

[表1]

如表1和图3所示，比较示例中的Stdev大于100，但是发明示例中的Stdev等于或小于50，并且因此导通电压的Stdev显著降低。

特别地，可以看出，相对于比较示例1的20个样品测量的Stdev是相对于发明示例1的20个样品测量的Stdev的大约三倍，但是相对于比较示例2的一个样品测量20次的Stdev是相对于发明示例2的一个样品测量20次的Stdev的十倍或更多倍。

如图4所示，这是因为包括利用硅(Si)作为主要成分形成的ESD放电层的比较示例中的测量值随着重复测量而逐渐降低。相应地，可以看出，发明示例还具有优异的抵抗静电放电(ESD)的耐久性。

相应地，根据本公开的示例性实施例的复合电子组件的导通电压的Stdev可等于或小于50。

图5A是示出根据比较示例的导通期间的电流(I)与电压(V)之间的关系的示图，图5B是示出根据发明示例的导通期间的电流(I)与电压(V)之间的关系的示图。在图5A和图5B中，X轴和Y轴表示针对每个施加步骤施加到样品的电压和电流。导通的基准通常是电流大于0.01A的时间点，并且稍后适用于样品的电阻是导通期间的电阻。

比较示例的导通时间是在约570V之后具有预定电压的时间段，并且比较示例的计算的电阻值是R＝48/15.7Ω，即，约3.1Ω。

发明示例的导通时间点在约600V之后，并且发明示例的计算值是R＝895/6.5Ω，即，约138Ω。

可以看出，在发明示例的情况下，与比较示例相比，导通后的电阻非常高并且电阻足够，因此可使在实际使用期间对周围电路的影响最小化。

相应地，根据本公开的示例性实施例，复合电子组件可具有等于或大于100Ω的导通电阻。

根据本公开的示例性实施例，复合电子组件10可包括第一外电极11和第二外电极12。

第一外电极11可被设置为覆盖电容器的第一电极131和变阻器200的第三电极231，并且第二外电极12可被设置为覆盖电容器的第二电极132和变阻器200的第四电极232。

第一外电极11和第二外电极12可将电容器100和变阻器200结合，可将第一电极131和第三电极231电连接，并且可将第二电极132和第四电极232电连接，以用作复合电子组件。

第一外电极11可包括镀层11b、11c，第二外电极12可包括镀层12b和12c。镀层11b、11c、12b和12c可增强安装特性。镀层11b、11c、12b和12c可以是Ni镀层或Sn镀层，或可以形成为多层。例如，第一外电极11可包括被设置为覆盖第一电极131和第三电极231的Ni镀层11b以及形成在Ni镀层11b上的Sn镀层11c。第二外电极12可包括被设置为覆盖第二电极132和第四电极232的Ni镀层12b以及形成在Ni镀层12b上的Sn镀层12c。

第一外电极11可包括电极层11a以及形成在电极层11a上的镀层11b和11c，第二外电极12可包括电极层12a以及形成在电极层12a上的镀层12b和12c。

如图2所示，电极层11a可被设置为覆盖第一电极131和第三电极231，电极层12a可被设置为覆盖第二电极132和第四电极232，并且镀层11b、11c可形成在电极层11a上，镀层12b和12c可形成在电极层12a上。

电极层11a和12a可包括单独的镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、铅(Pb)、铂(Pt)等或利用其合金形成的导电金属。形成电极层11a和12a的方法没有特别限制，例如，可通过涂覆导电膏形成，或者可使用溅射法、原子层沉积(ALD)等形成。

电极层11a和12a可利用与第一电极131、第二电极132、第三电极231和第四电极232相同的材料形成，从而将电容器100和变阻器200更牢固地结合。

镀层11b、11c、12b和12c可以是Ni镀层或Sn镀层，或者可以形成为多层，例如，多层结构的Ni镀层和Sn镀层的组合。

导电粘合剂13可设置在第一电极131和第三电极231之间以及第二电极132和第四电极232之间，以将电容器100和变阻器200更牢固地结合。

绝缘粘合剂15可设置在变阻器主体210和电容器主体110之间，以将电容器100和变阻器200更牢固地结合，并且可防止镀液和杂质在变阻器主体210和电容器主体110之间发生渗透。

图6是根据本公开的另一示例性实施例的复合电子组件的示意性透视图。图7是沿图6的线I-I'截取的截面图。

在下文中，参照图6和图7描述根据本公开的示例性实施例的复合电子组件20。然而，这里没有给出以上描述的重复描述。

根据本公开的另一示例性实施例的复合电子组件20可以以分别在第一电极131、第二电极132、第三电极231和第四电极232的表面上设置第一镀层133、第二镀层134、第三镀层233和第四镀层234这样的方式构造。

镀层133、134、233和234可以是Ni镀层或Sn镀层，或者可形成为多层，例如，多层结构的Ni镀层和Sn镀层的组合。例如，第一镀层133可包括被设置为覆盖第一电极131的Ni镀层133a以及形成在Ni镀层133a上的Sn镀层133b，第二镀层134可包括被设置为覆盖第二电极132的Ni镀层134a以及形成在Ni镀层134a上的Sn镀层134b。同样，第三镀层233可包括被设置为覆盖第三电极231的Ni镀层233a以及形成在Ni镀层233a上的Sn镀层233b，第四镀层234可包括被设置为覆盖第四电极232的Ni镀层234a以及形成在Ni镀层234a上的Sn镀层234b。

焊料23设置在第一镀层133和第三镀层233之间以及第二镀层134和第四镀层234之间。

焊料23可以结合镀层，以将电容器100和变阻器200物理地结合并电连接。

绝缘粘合剂15可设置在变阻器主体210和电容器主体110之间，以将电容器100和变阻器200更牢固地结合，并且可防止镀液和杂质在变阻器主体210和电容器主体110之间发生渗透。

如上所述，根据本公开的示例性实施例，复合电子组件可以以这样的方式构造：变阻器结合到电容器，以具有优异的抵抗静电的耐久性、导通期间的低的电压Stdev以及导通期间增加的电阻，从而有利地防止产生辐射噪声。相应地，可使在实际使用期间对周围电路的影响最小化。

此外，变阻器可单独制造并且可结合到电容器，因此，有利的是，简化了制造工艺并且在选择材料方面没有限制。

尽管以上已经示出和描述了示例性实施例，但是对于本领域技术人员来说将明显的是，可在不脱离由所附权利要求限定的本公开的范围的情况下进行修改和变化。