阅读说明：本技术 存储器装置的形成方法 (Method for forming memory device ) 是由 卓旭棋 杨政达 于 2018-06-26 设计创作，主要内容包括：本发明提供一种存储器装置的形成方法。存储器装置的形成方法包括在衬底上形成浮栅极,以及在浮栅极上形成控制栅极。存储器装置的形成方法也包含在控制栅极上形成遮罩层,以及在遮罩层的侧壁上形成间隙物,其中间隙物覆盖控制栅极的侧壁和浮栅极的侧壁。存储器装置的形成方法还包括实施离子注入工艺以将掺质注入间隙物的上部,以及实施湿法腐蚀工艺以暴露出控制栅极的侧壁。本发明具有防止湿法腐蚀液沿着氧化物中的孔隙和孔洞向下刻蚀,每一个控制栅极暴露出的侧壁部分具有大抵相同的高度,以及实施离子注入工艺并不会对控制栅极和浮栅极的电性造成影响的有益效果。(The invention provides a forming method of a memory device. The method of forming a memory device includes forming a floating gate on a substrate and forming a control gate on the floating gate. The method also includes forming a mask layer over the control gate, and forming spacers on sidewalls of the mask layer, wherein the spacers cover sidewalls of the control gate and sidewalls of the floating gate. The method for forming the memory device further includes performing an ion implantation process to implant dopants into an upper portion of the spacers, and performing a wet etching process to expose sidewalls of the control gate. The invention has the advantages that wet etching liquid is prevented from etching downwards along the holes and the holes in the oxide, the side wall part exposed by each control grid electrode has the same height, and the electric property of the control grid electrode and the floating grid electrode is not influenced by implementing the ion implantation process.)

存储器装置的形成方法

技术领域

本发明是关于存储器装置的制造方法，特别是有关于一种存储器装置的形成方法。

背景技术

在非易失性存储器中，依据存储器内的数据能否在使用电脑时随时改写，可分为两大类产品，分别为只读存储器(read-only memory,ROM)与闪存(flash memory)。其中闪存因成本较低，而逐渐成为非易失性存储器的主流技术。

一般而言，一个闪存包含两个栅极，第一个栅极为存储数据的浮栅极(floatinggate)，而第二个栅极为进行数据的输入和输出的控制栅极(control gate)。浮栅极是位于控制栅极的下方且为“漂浮”的状态。所谓漂浮是指以绝缘材料环绕且隔离浮栅极以防止电荷流失。控制栅极是连接至字线(word line，WL)以控制装置。闪存的优点的一为可以区块-区块擦除数据(block-by-block erasing)。闪存广泛地用于企业服务器、存储和网络科技，以及广泛的消费电子产品，例如优盘(USB)快闪驱动装置、移动电话、数字相机、平板电脑、笔记本的个人电脑插卡(PC cards)和嵌入式控制器等等。

虽然现存的非易失存储器的形成方法已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此非易失存储器的技术目前仍有需克服的问题。

发明内容

根据一些实施例，提供存储器装置的形成方法。存储器装置的形成方法包含在衬底上形成浮栅极，以及在浮栅极上形成控制栅极。存储器装置的形成方法也包含在控制栅极上形成遮罩层，以及在遮罩层的侧壁上形成间隙物，其中间隙物覆盖控制栅极的侧壁和浮栅极的侧壁。存储器装置的形成方法更包含实施离子注入工艺以将掺质注入间隙物的上部，以及实施湿法腐蚀工艺以暴露出控制栅极的侧壁。

根据一些实施例，提供存储器装置的形成方法。存储器装置的形成方法包含在衬底上形成浮栅极，以及在浮栅极上形成控制栅极。存储器装置的形成方法也包含在控制栅极的侧壁上形成间隙物，以及实施离子注入工艺以将掺质注入间隙物的上部，其中在实施离子注入工艺之后，间隙物的上部具有相同于浮栅极的导电类型。存储器装置的形成方法更包含实施湿法腐蚀工艺以移除间隙物的上部。

根据一些实施例，提供存储器装置的形成方法。存储器装置的形成方法包含提供衬底，包含周边电路区和阵列区，以及在衬底的周边电路区上形成第一控制栅极和第二控制栅极，其中第一控制栅极和第二控制栅极之间具有第一沟槽。存储器装置的形成方法也包含在第一沟槽的侧壁上形成间隙物，其中间隙物的顶面高于第一控制栅极和第二控制栅极的顶面，以及实施离子注入工艺以将掺质注入间隙物、第一控制栅极和第二控制栅极。存储器装置的形成方法更包含在实施离子注入工艺之后，实施湿法腐蚀工艺以暴露出第一沟槽的侧壁。

本发明的有益效果：藉由在湿法腐蚀工艺之前先实施离子注入工艺，可防止湿法腐蚀液沿着氧化物中的孔隙和孔洞向下刻蚀。结果，在湿法腐蚀工艺之后，每一个控制栅极暴露出的侧壁部分具有大抵相同的高度。另一方面，由于离子注入工艺使用与控制栅极和浮栅极相同导电类型的掺质(或者相同的掺质)，因此，实施离子注入工艺并不会对控制栅极和浮栅极的电性造成影响。

为让本揭露的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1-图9是根据本揭露的一些实施例，显示形成存储器装置的不同阶段的剖面示意图。

附图标号

11～周边电路区；

12～阵列区；

100～存储器装置；

101～衬底；

103～穿隧氧化层；

105～浮栅极；

107、119b、121～介电层；

109～控制栅极；

111～氧化层；

113～遮罩层；

115～第一沟槽；

117～第二沟槽；

119a～间隙物；

123～衬层；

125～填充介电层；

130～离子注入工艺；

131～金属硅化物层；

D1～第一高度差；

D2～第二高度差；

T～厚度；

W1、W2～宽度。

具体实施方式

以下参照本揭露实施例的图式以更全面地阐述本揭露。然而，本揭露亦可以各种不同的形式体现，而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。

图1-图9是根据本揭露的一些实施例，显示形成图9的存储器装置100的不同阶段的剖面示意图。

如图1所示，提供衬底101，衬底101包含周边电路区11和相邻于周边电路区11的阵列区12。一些实施例中，衬底101的材料可包含硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅(silicon on insulator，SOI)、其他合适的材料或前述的组合。

一些实施例中，在衬底101上形成穿隧(tunnel)氧化层103，然后，在穿隧氧化层103上依序形成多个浮栅极105、多个介电层107和多个控制栅极109。浮栅极105和控制栅极109的材料可包含多晶硅，且可使用沉积工艺和图案化工艺以形成。另外，可选择性地在浮栅极105和控制栅极109内注入掺质，在本实施例中，可在浮栅极105和控制栅极109内注入P型掺质，例如磷(P)。一些实施例中，浮栅极105和控制栅极109可分别为一层或多层的结构。此外，介电层107作为浮栅极105和控制栅极109之间的介电层，且可为多层结构，例如由氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)所形成的多层结构。

再参见图1，可在每一个浮栅极105、介电层107和控制栅极109的两侧的侧壁上形成氧化层111，以及在每一个控制栅极109上形成遮罩层113。一些实施例中，浮栅极105、介电层107和控制栅极109使用遮罩层113为遮罩进行图案化工艺以形成，因此，浮栅极105、介电层107和控制栅极109具有共平面的侧壁。

再者，一些实施例中，氧化层111的顶面与控制栅极109的顶面大抵上共平面，换言之，氧化层111并未覆盖遮罩层113的两侧的侧壁。此外，遮罩层113的材料可为氧化物，例如四乙氧基硅烷(tetraethyl orthosilicate，TEOS)氧化物。

在周边电路区11中，相邻的两个浮栅极105、介电层107和控制栅极109之间具有第一沟槽115，且第一沟槽115具有宽度W1。在阵列区12中，相邻的两个浮栅极105、介电层107和控制栅极109之间具有第二沟槽117，且第二沟槽117具有宽度W2。值得注意的是，第一沟槽115的宽度W1大于第二沟槽117的宽度W2，且周边电路区11的控制栅极109、介电层107和浮栅极105的宽度大于阵列区12的控制栅极109、介电层107和浮栅极105的宽度。

一些实施例中，周边线路区11的控制栅极109和浮栅极105作为后续形成的存储器装置100的控制单元(又称为选择栅极)，而阵列区12中的控制栅极109和浮栅极105作为存储器装置100的储存单元。

接续前述，如图2所示，在第一沟槽115内形成间隙物119a，且在第二沟槽117内形成介电层119b。一些实施例中，间隙物119a和介电层119b可包含相同材料，且在同一道工艺中形成。举例而言，间隙物119a和介电层119b可由氧化硅制成。

间隙物119a和介电层119b的形成方法包含在遮罩层113上、第一沟槽115内和第二沟槽117内顺应性地形成间隙材料层(未绘示)。由于第一沟槽115的宽度W1大于第二沟槽117的宽度W2，因此在形成间隙材料层时，会在周边电路区11和阵列区12形成不同的剖面。明确而言，间隙材料层会完全填满阵列区12的第二沟槽117，但不会完全填满周边电路区11的第一沟槽115。

随后，进行回刻蚀工艺以移除遮罩层113上的间隙材料层，同时移除第一沟槽115内一部分的间隙材料层和一部分的穿隧氧化层103。在回刻蚀工艺之后，暴露出衬底101的部分的顶面。结果，在第一沟槽115的侧壁上形成间隙物119a，且在第二沟槽117内形成填满第二沟槽117的介电层119b。值得注意的是，控制栅极109的顶面由遮罩层113所覆盖，且间隙物119a的顶面高于控制栅极109的顶面。换言之，间隙物119a覆盖遮置层113的侧壁、控制栅极109的侧壁和浮栅极105侧壁。

根据一些实施例，如图3所示，在遮罩层113、介电层119b和暴露出的衬底101的顶面上形成介电层121。介电层121的材料可为氧化硅，且可使用任何合适的沉积工艺以形成。然后，可利用遮罩层(未绘示)对第一沟槽115内的衬底101注入掺质，例如P型掺质。

然后，如图4所示，在介电层121上和第一沟槽115内顺应性地形成衬层123，且在第一沟槽115内的衬层123上形成填充介电层125。一些实施例中，衬层123的材料可为氮化硅，且可使用任何合适的沉积工艺以形成。明确而言，衬层123覆盖第一沟槽115内的间隙物119a的侧壁以及介电层121的顶面。

此外，填充介电层125的材料可为氧化硅，且可使用任何合适的沉积工艺以形成。填充介电层125的形成方法可包含在衬层123上形成介电材料层(未绘示)，然后实施化学机械研磨(chemical mechanical polishing，CMP)工艺以移除第一沟槽115以外的介电材料层，留下在第一沟槽115的衬层123的侧壁上的部分，此部分即为填充介电层125。

接续前述，如图5所示，实施刻蚀工艺，例如干法腐蚀，以移除遮罩层113上的衬层123、介电层121、一部分的遮罩层113和一部分的介电层119b。结果，剩下的遮罩层113具有厚度T。一些实施例中，厚度T约为25nm。在此步骤中，留下一部分的遮罩层113以确保干法腐蚀不会影响到控制栅极109。

根据一些实施例，如图6所示，实施离子注入工艺130以将掺质注入间隙物119a的上部。一些实施例中，将掺质全面性地注入遮罩层113、介电层119b、间隙物119a、衬层123、填充介电层125、氧化层111和控制栅极109。明确而言，将掺质注入介电层119b的上部、间隙物119a的上部、衬层123的上部、填充介电层125的上部、氧化层111的上部和控制栅极109的上部。

一些实施例中，离子注入工艺130使用与控制栅极109和浮栅极105相同导电类型的掺质。在本实施例中，使用P型的掺质，例如磷(P)。此外，离子注入工艺130的注入能量在约30keV至约50keV的范围内，且掺杂剂量在约2.5x1015离子/cm2至约5x1015离子/cm2的范围内。然而，在其他的实施例中，可使用其他的P型掺质或其他导电类型的掺质，离子注入工艺130的注入能量和掺杂剂量也可视实际工艺需求进行调整，并不限于上述的范围。

接着，如图7所示，实施湿法腐蚀工艺以暴露出控制栅极109的侧壁的一部分。明确而言，实施湿法腐蚀工艺以移除遮罩层113，以及在前述工艺中注入掺质的介电层119b的上部、间隙物119a的上部、填充介电层125的上部和氧化层111的上部。换言之，在实施湿法腐蚀工艺之后，暴露出第一沟槽115的侧壁的一部分，以及第二沟槽117的侧壁的一部分。

在本实施例中，湿法腐蚀工艺使用缓冲氢氟酸(buffered HF，BHF)为刻蚀液。利用缓冲氢氟酸刻蚀移除由氧化物制成的遮罩层113以及部分的介电层119b、间隙物119a、填充介电层125和氧化层111。值得注意的是，缓冲氢氟酸并未移除由氮化硅制成的衬层123。在其他实施例中，湿法腐蚀工艺可使用其他合适的刻蚀液。

在实施湿法腐蚀工艺之后，剩余的介电层119b的顶面与相邻的控制栅极109的顶面之间具有第一高度差D1，第一高度差D1约为50nm左右。此外，由于剩余的间隙物119a的顶面和剩余的介电层119b的顶面大抵上共平面，在周边电路区11中，剩余的间隙物119a的顶面与相邻的控制栅极109的顶面之间同样具有第一高度差D1。

接续前述，如图8所示，实施干法腐蚀工艺，例如反应离子刻蚀(reactive ionetch，RIE)，以移除在前述工艺中注入掺质的衬层123的上部。明确而言，由于干法腐蚀工艺对氧化物和氮化物的刻蚀选择比为1:1，因此，干法腐蚀工艺同时移除了部分的介电层119b、间隙物119a、填充介电层125和氧化层111。

此外，在实施干法腐蚀工艺之后，剩余的介电层119b的顶面与相邻的控制栅极109的顶面之间具有第二高度差D2，第二高度差D2大于第一高度差D1，且第二高度差D2约为70nm左右。此外，由于剩余的间隙物119a的顶面和剩余的介电层119b的顶面大抵上共平面，在周边电路区11中，剩余的间隙物119a的顶面与相邻的控制栅极109的顶面之间同样具有第二高度差D2。

在本实施例中，使用湿法腐蚀工艺和干法腐蚀工艺以暴露出一部分的控制栅极109，且控制栅极109暴露出的部分(又称为突出的部分)具有约70nm的高度。然而，在其他实施例中，可省略干法腐蚀工艺，例如可使用一或多个湿法腐蚀工艺以暴露出约70nm的控制栅极。

根据前述，藉由实施湿法腐蚀工艺以等向性地(isotropically)移除第一沟槽115和第二沟槽117的侧壁上的氧化物(例如氧化层111、间隙物119a和介电层119b)。藉由控制湿法腐蚀工艺的时间，在实施湿法腐蚀工艺之后，可在第一沟槽115和第二沟槽117内形成平整的表面。换言之，在第一沟槽115中，剩余的间隙物119a和氧化层111的顶面与相邻的控制栅极109的侧壁之间具有约90度的夹角。同样地，在第二沟槽117中，剩余的介电层119b和氧化层111的顶面与相邻的控制栅极109的侧壁之间具有约90度的夹角。

此外，在实施湿法腐蚀工艺之前先实施离子注入工艺130，可防止刻蚀液沿着氧化物(例如氧化层111、间隙物119a和介电层119b)中的孔隙和孔洞向下刻蚀。结果，在湿法腐蚀工艺之后，每一个控制栅极109暴露出的侧壁部分具有大抵相同的高度(例如约70nm)。另一方面，由于离子注入工艺130使用与控制栅极109和浮栅极105相同导电类型的掺质(或者相同的掺质)，因此，实施离子注入工艺130并不会对控制栅极109和浮栅极105的电性造成影响。

根据一些实施例，如图9所示，将控制栅极109突出的部分转换为金属硅化物层131。金属硅化物层131的形成方法包含在控制栅极109上形成金属层(未绘示)，然后，实施退火工艺以进行金属硅化反应，将控制栅极109的上部和其上方的金属层转换为金属硅化物层131。

一些实施例中，金属层的材料可包含钴(Co)、镍(Ni)或其他合适的金属。此外，可使用物理气相沉积(physical vapor deposition，PVD)工艺、溅射(sputtering)工艺或其他合适的工艺以形成金属层。一些实施例中，可使用一或多次的退火工艺以进行金属硅化反应。举例而言，可依序使用温度在约400℃至约600℃的范围内的第一退火工艺，以及温度在约600℃至约800℃的范围内的第二退火工艺。在实施退火工艺之后，可形成包含二硅化钴(CoSi2)、硅化钴(CoSi)或前述的混合物的金属硅化物131。

在实施退火工艺之后，可进行后续的工艺步骤，以完成存储器装置100。后续的工艺步骤可包含，例如，在周边电路区11中的金属硅化物层131上形成电性连接用的接触插塞(未绘示)。

值得注意的是，金属硅化物131的底面低于间隙物119a的顶面，亦即，间隙物119a覆盖金属硅化物131的侧壁的一部分。另一方面，在阵列区12中，第二沟槽117内的介电层119b的顶面高于金属硅化物131的底面。

本揭露的一些实施例中，实施湿法腐蚀工艺以等向性地移除第一沟槽115和第二沟槽117的侧壁上的氧化物，使得剩余的间隙物119a、介电层119b和氧化层111具有平整的顶面。再者，使用湿法腐蚀工艺可避免干法腐蚀工艺容易造成电浆充电损害(plasmacharging damage)的问题。

另外，藉由在湿法腐蚀工艺之前先实施离子注入工艺130，可防止湿法腐蚀液沿着氧化物中的孔隙和孔洞向下刻蚀。结果，在湿法腐蚀工艺之后，每一个控制栅极109暴露出的侧壁部分具有大抵相同的高度。另一方面，由于离子注入工艺130使用与控制栅极109和浮栅极105相同导电类型的掺质(或者相同的掺质)，因此，实施离子注入工艺130并不会对控制栅极109和浮栅极105的电性造成影响。

虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此本发明的保护范围当视申请专利范围所界定者为准。