具体实施方式

本发明的半导体存储装置并无特别限定，例如在NAND型或者或非(Not OR，NOR)型的快闪存储器等中实施。

[实施例]

接下来，参照附图对本发明的实施例进行详细说明。图3为表示本发明的实施例的NAND型快闪存储器的概略内部构成的图。快闪存储器100包含：接收标准命令的标准命令接口(interface，I/F)电路110、控制向DPD模式的跳转及DPD模式的解除等的DPD控制器120、存储器单元阵列130、行解码器140、页面缓冲器/读出电路150、外围电路160、高电压电路170及电荷泵电路180等内部电路。

本实施例的快闪存储器100能以多个电力消耗模式运行。主动模式不限制消耗电力而规格齐全(full specification)地执行标准命令(例如读出、编程、擦除)等运行。待机模式是在并非主动模式时，一边按照规定的消耗电力的要求使内部电路运行，一边以可对标准命令等的输入作出响应的方式执行运行。在待机模式下，例如停止高电压电路的电荷泵(charge pump)，或使内部供给电压降低。DPD模式为了进一步减少待机模式的消耗电力，而在待机模式时阻断向特定电路的电力供给。

标准命令I/F电路110及DPD控制器120直接使用外部电源电压VCC(例如3.3V)而运行，即，在待机模式及DPD模式时可运行。标准命令I/F电路110为用于从外部受理为了进行快闪存储器的标准运行而预先准备的标准命令的接口电路。标准命令例如为用于读出、编程、擦除等的命令。标准命令I/F电路110包含用于对输入的标准命令进行解码的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)逻辑器件，其解码结果DEC提供给DPD控制器120及外围电路160(包含用于控制标准命令的运行的控制器或状态机(state machine)等)。

DPD控制器120控制从待机模式向DPD模式的跳转及DPD模式的解除。在外部电源电压VCC与电压供给节点INTVDD之间的第一电流路径，连接着PMOS晶体管P1，在外部电源电压VCC与电压供给节点INTVDDCP之间的第二电流路径，连接着PMOS晶体管P2。在电压供给节点INTVDD，连接着行解码器140、页面缓冲器/读出电路150、外围电路160、高电压电路170，在电压供给节点INTVDDCP，连接着电荷泵电路180。

对晶体管P1、晶体管P2的栅极共同施加来自DPD控制器120的DPD使能信号DPDEN。DPD控制器120在主动模式及待机模式时，生成L电平的DPD使能信号DPDEN，使晶体管P1、晶体管P2导通，由此从外部电源电压VCC经由第一电流路径向电压供给节点INTVDD供给电力，另外经由第二电流路径向电压供给节点INTVDDCP供给电力。另外，DPD控制器120在DPD模式时，使DPD使能信号DPDEN过渡为H电平，将第一电流路径及第二电流路径的晶体管P1、晶体管P2设为非导通，阻断向电压供给节点INTVDD、电压供给节点INTVDDCP的来自外部电源电压VCC的电力供给。

从待机模式向DPD模式跳转的方法并无特别限定，在某个实施例中，DPD控制器120并未从用户输入用于向DPD模式跳转的命令，而响应来自外围电路160(包含控制快闪存储器的运行的控制器等)的信号自动跳转至DPD模式。例如，若从外围电路160向DPD控制器120提供表示向待机模式跳转的信号，则DPD控制器120从表示向待机模式跳转的时间点起测量时间，当待机模式的持续时间超过一定时间后跳转至DPD模式，使DPD使能信号DPDEN过渡为H电平，阻断来自外部电源电压VCC的电力供给。另外，在另一实施例中，DPD控制器120也可响应来自用户的用于向DPD模式跳转的命令的输入而跳转至DPD模式。

关于解除DPD模式的方法，现有的快闪存储器中，需要从外部输入用于解除DPD模式的专用的命令，但本实施例中，具备不输入这种专用命令而自动解除DPD模式的功能。若在DPD模式中，标准命令I/F电路110输入标准命令，则DPD控制器120响应所述标准命令的输入而解除DPD模式。所输入的标准命令是在从DPD模式复原所需要的时间经过后无缝地执行。

DPD控制器120还在解除DPD模式时，即，从外部电源电压VCC经由第一电流路径及第二电流路径向电压供给节点INTVDD、电压供给节点INTVDDCP各自分别供给电力时，分别生成后续用于使电荷泵电路180可运行的泵使能信号PUMPEN、及用于使外围电路160的控制器所含的中央处理器(Central Processing Unit，CPU)可运行的CPU使能信号CPUEN。泵使能信号PUMPEN供给于电荷泵电路180，CPU使能信号CPUEN供给于外围电路160。这些运行的详细将于后述，但DPD控制器120从解除DPD模式的时间点起，在电压供给节点INTVDDCP到达目标电压时，使泵使能信号PUMPEN过渡为H电平，使电荷泵电路180可运行，接着，在电压供给节点INTVDD到达目标电压时，CPU使能信号CPUEN过渡为H电平，使外围电路160的控制器可运行。

本实施例的DPD控制器120可使用硬件和/或软件而构成，例如可包含微计算机、状态机、逻辑器件等。

存储器单元阵列130包含多个块，各块内包含多个NAND串(string)。NAND串可在基板上二维地形成，也可从基板的主面沿垂直方向三维地形成。另外，存储器单元可存储二值数据或多值数据。

外围电路160例如包含下述部分等：控制器或状态机，基于由标准命令I/F电路110所接收的标准命令等而控制快闪存储器100的运行；或错误检查和纠正(Error Checkingand Correction，ECC)电路、列选择电路，进行数据的错误检测、订正。高电压电路170接收经电荷泵电路180升压的电压，生成读出、编程、擦除运行所需要的高电压(例如编程脉冲电压、擦除脉冲电压、读出路径电压等)。另外，快闪存储器100可搭载SPI(Serial PeripheralInterface)，在SPI，代替控制信号(允许地址锁存、允许命令锁存等)而与串行时钟信号同步地识别所输入的命令、地址、数据。

接下来，对本实施例的快闪存储器的DPD模式的解除运行进行说明。图4为表示解除DPD模式时的各部的运行波形的图。当快闪存储器100处于DPD模式时，DPD使能信号DPDEN为H电平，来自外部电源电压VCC的电力供给被阻断，电压供给节点INTVDD、电压供给节点INTVDDCP为接地(Ground，GND)电平。DPD模式中，关于标准命令I/F电路110及DPD控制器120，处于通过来自外部电源电压VCC的电力而可运行的状态。

若对标准命令I/F电路110输入标准命令，则标准命令I/F电路110向DPD控制器120及外围电路160提供标准命令的解码结果DEC。但是，在此时间点，外围电路160不处于可运行的状态。

DPD控制器120若在DPD模式中，从标准命令I/F命令110接收解码结果DEC，则自动解除DPD模式。即，DPD控制器120在时刻t1，使DPD使能信号DPDEN从H电平过渡为L电平，将晶体管P1、晶体管P2设为导通状态。由此，对于电压供给节点INTVDD，从外部电源电压VCC经由第一电流路径供给电力，对于电压供给节点INTVDDCP，从外部电源电压VCC经由第二电流路径供给电力。即，电压供给节点INTVDD及电压供给节点INTVDCP各自分别由来自外部电源电压VCC的电力充电。

在电压供给节点INTVDD，连接着行解码器140、页面缓冲器/读出电路150、外围电路160及高电压电路170，在电压供给节点INTVDDCP，连接着电荷泵电路180。连接于电压供给节点INTVDD的外围电路群140～170与连接于电压供给节点INTVDDCP的电荷泵电路180相比较，晶体管的个数、配线电容更大(负载电容更大)，因而电压供给节点INTVDD上升至目标电压的速度比电压供给节点INTVDDCP更慢。因此，电压供给节点INTVDDCP的到目标电压的充电时间比电压供给节点INTVDD更快，如图4所示，电压供给节点INTVDDCP从时刻t1起在tRESCP后的时刻t2到达目标电压，但电压供给节点INTVDD从时刻t1起在tRESVDD后的时刻t3到达目标电压(tRESCP＜tRESVDD)。此外，电压供给节点INTVDDCP的目标电压为电荷泵电路180成为可运行的状态的电压，电压供给节点INTVDD的目标电压为外围电路160的CPU成为可运行的状态的电压。

DPD控制器120在电荷泵电路180成为可运行的状态的时刻t2，使泵使能信号PUMPEN从L电平过渡为H电平。电荷泵电路180响应泵使能信号PUMPEN而在时刻t2开始泵运行，从时刻t2起在tPUMP后的时刻t2A生成所期望的泵电压VWWPUMP。本实施例中，电荷泵电路180在电压供给节点INTVDDCP到达目标电压后可运行，无需等待电压供给节点INTVDD到达目标电压。

另外，DPD控制器120在外围电路160成为可运行的状态的时刻t3，使CPU使能信号CPUEN从L电平过渡为H电平。外围电路160的控制器(CPU)响应CPU使能信号CPUEN而在时刻t3开始标准命令的运行。在两个电压供给节点INTVDD、INTVDDCP到达目标电压的时刻t3，从DPD模式复原的复原时间tRES结束。若为tPUMP＜tRESVDD－tRESCP的关系，则在开始标准命令的运行的时间点已生成泵电压VWWPUMP，因而高电压生成电路170可立即将运行所需要的高电压供给至页面缓冲器/读出电路150或行解码器140等。相反地，即便为tPUMP＞tRESVDD－tRESCP的关系，与不将电荷泵电路180的运行提前的情况相比，也可加快供给泵电压VWWPUMP。

利用DPD控制器120的时间t2、时间t3的控制方法并无特别限定，例如，DPD控制器120也可利用内置的计时器来测量从时刻t1起的时间，在到达tRESCP、tRESVDD时，让使能信号PUMPEN、使能信号CPUEN过渡为H电平。另外，另一实施例中，也可设置检测电压供给节点INTVDDCP、电压供给节点INTVDD的电压的检测电路，在由所述检测电路检测到各电压供给节点的目标电压时，DPD控制器120让使能信号PUMPEN、使能信号CPUEN过渡为H电平。

作为具体的运行例，若在DPD模式中，读出、编程或擦除命令输入至标准命令I/F电路110，则DPD控制器120使DPD使能信号DPDEN过渡为L电平，使晶体管P1、晶体管P2导通，开始从外部电源电压VCC供给电力，解除DPD模式。DPD控制器120在直至电压供给节点INTVDD、电压供给节点INTVDDCP的电压复原为止的期间中，从时刻t1起在tRESCP后的时刻t2使电荷泵电路180运行，在从时刻t1起到tRESVDD后的时刻t3为止的期间中，通过电荷泵电路180生成泵电压VWWPUMP，外围电路160的控制器在时刻t3开始执行命令。可在执行命令后，立即利用读出、编程或擦除所需要的升压电压。

如此，根据本实施例，对输入标准命令作出响应而自动解除DPD模式，因此无需输入解除DPD模式的专用的命令，即便是不支持DPD模式的解除命令的快闪存储器，也可解除DPD模式。

进而，在使经遮断(shut down)的内部电路从DPD模式复原时，并非如以往图2所示那样向连接于内部电路整体的电压供给节点INTVDD供给电力，而是向连接于外围电路群140～170的电压供给节点INTVDD与连接于电荷泵电路180的电压供给节点INTVDDCP分别分割地供给电力，将电荷泵电路180的运行提前，因而与以往相比，可缩短使内部电路复原为可运行的状态的时间tRES(图1B)。

此外，所述实施例中，表示了将由DPD模式阻断电力供给的内部电路分为外围电路群140～170与电荷泵电路180而从DPD模式复原的示例，但本发明未必限定于这种形态的分割。在从DPD模式复原时，使运行提前的内部电路未必包含电荷泵电路，也可为其它电路。进而，也可将从内部电路复原的电路分割为三个以上的电路部分，对各电路部分经由不同的电流路径进行电力供给。

某个实施例中，在使第一电路部分和第二电路部分从DPD模式复原的情况下，第一电路部分和第二电路部分的选择也可与执行标准命令时的处理顺序对应。即，执行标准命令时的第一处理顺序使用第一电路部分，第二处理顺序使用第二电路部分，相较于第二电路部分而使第一电路部分先成为可运行的状态。当第一电路部分的负载电容小于第二电路部分的负载电容时，第一电路部分在第二电路部分的复原中开始运行，而更有效地缩短复原时间。例如，在编程运行包含编程校验和编程两个运行，且编程校验先运行的情况下，仅使连接于电压供给节点INTVDDx的与校验有关的电路部分可先运行，在校验运行中，与用于编程的电路部分连接的电压供给节点INTVDDy到达目标电压。

另外，所述实施例中，例示了读出、编程及擦除作为标准命令，但标准命令除了这些以外，也可包含状态读取(Status Read)或标识符((Identifier，ID)读取等。状态读取为读出快闪存储器是否为准备(ready)状态，是否为写入保护模式，是否为编程/擦除运行中的命令，ID读取为读出制造厂商或制品识别的命令。

另外，所述实施例中，表示了从外部电源电压VCC对电压供给节点INTVDD、电压供给节点INTVDDCP供给电力的示例，但其为一例，也可对电压供给节点INTVDD、电压供给节点INTVDDCP从其它内部电源电压供给电力而不从外部电源电压VCC直接供给。

对本发明的优选实施方式进行了详述，但本发明不限定于特定的实施方式，可在权利要求所记载的发明的主旨的范围内进行各种变形、变更。