具体实施方式

以下，仅示出根据本说明书中所公开的构思的实施方式的示例的具体结构或功能描述，以描述根据所述构思的实施方式的示例，并且根据所述构思的实施方式的示例可通过各种形式实现，但是描述不限于本说明书中所描述的实施方式的示例。

以下，参照附图描述本公开的实施方式，以便于本领域技术人员能够实现本公开的技术精神。

图1是示出存储装置50的框图。

参照图1，存储装置50可包括存储器装置100和存储控制器200。

存储装置50可响应于主机300的控制而存储数据。主机的示例包括蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统。

根据对应于与主机300的通信方法的主机接口，存储装置50可被配置成各种类型的存储装置中的一种。例如，存储装置50可被配置成各种类型的存储装置中的一种，例如固态驱动器(SSD)；eMMC、RS-MMC或micro-MMC形式的多媒体卡(MMC)；安全数字(SD)卡；mini-SD卡；micro-SD卡；通用串行总线(USB)存储装置；通用闪存(UFS)装置；个人计算机存储卡国际协会(PCMCIA)卡型存储装置；外围组件互连(PCI)卡型存储装置；高速PCI(PCI-E)卡型存储装置；紧凑闪存(CF)卡；智能媒体卡；或记忆棒。

存储装置50可被制造成各种类型的封装中的一种。例如，存储装置50可被制造成堆叠式封装(POP)、系统封装(SIP)、系统芯片(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)或晶圆级层叠封装(WSP)。

存储器装置100可存储数据。存储器装置100可响应于存储控制器200的控制而操作。存储器装置100可包括存储器单元阵列，存储器单元阵列包括存储数据的多个存储器单元。存储器单元阵列可包括多个存储块。各个存储块可包括多个存储器单元，并且多个存储器单元可形成多个页。根据实施方式，页可以是用于将数据存储在存储器装置100中或读取存储在存储器装置100中的数据的单位。存储块可以是用于擦除数据的单位。

根据实施方式，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)装置、低功率双倍数据速率4(LPDDR4)SDRAM装置、图形双倍数据速率(GDDR)SDRAM装置、低功率DDR(LPDDR)装置、Rambus动态随机存取存储器(RDRAM)装置、NAND闪存装置、垂直NAND闪存装置、NOR闪存装置装置、电阻随机存取存储器(RRAM)装置、相变存储器(PRAM)装置、磁阻随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置或自旋转移矩随机存取存储器(STT-RAM)装置。为了说明方便，在以下描述的上下文中假设存储器装置100是NAND闪存装置。

存储器装置100可具有二维或三维阵列结构。以下，作为实施方式描述三维阵列结构。然而，实施方式不限于三维阵列结构。本公开的实施方式不仅可应用于电荷存储层包括导电浮栅(FG)的闪存装置，而且可应用于电荷存储层包括绝缘层的电荷捕获闪存(CTF)存储器装置。

根据实施方式，存储器装置100可通过一个存储器单元存储一比特数据的单级单元(SLC)方法来操作。另选地，存储器装置100可通过一个存储器单元存储至少两比特数据的方法来操作。例如，存储器装置100可通过一个存储器单元存储两比特数据的多级单元(MLC)方法、一个存储器单元存储三比特数据的三级单元(TLC)方法或者一个存储器单元存储四比特数据的四级单元(QLC)方法来操作。

存储器装置100可从存储控制器200接收命令和地址并访问存储器单元阵列中的通过地址选择的区域。即，存储器装置100可对通过地址选择的区域执行与命令对应的操作。例如，存储器装置100可根据所接收的命令执行写操作(或编程操作)、读操作或擦除操作。例如，当接收到编程命令时，存储器装置100可将数据编程到通过地址选择的区域中。当接收到读命令时，存储器装置100可从通过地址选择的区域读取数据。当接收到擦除命令时，存储器装置100可擦除存储在通过地址选择的区域中的数据。

根据实施方式，存储控制器200可包括状态信息确定组件210。状态信息确定组件210可确定包括在存储器装置100中的多个管芯的状态，并且还确定是否暂停对多个管芯之一执行的操作。

例如，状态信息确定组件210可从多个管芯接收就绪/繁忙信号R/B。就绪信号可指示管芯处于管芯正在待命而没有执行操作的就绪状态。繁忙信号可指示管芯处于管芯正在执行操作的繁忙状态。

根据实施方式，当从多个管芯接收的所有信号是繁忙信号时，状态信息确定组件210可向多个管芯中的每一个输出状态读命令。存储器装置100可响应于从状态信息确定组件210接收的状态读命令而输出状态信息。状态信息可包括指示多个管芯中的每一个所消耗的电流的信息。

例如，存储器装置100可将多个管芯中的每一个处于繁忙状态的时间段再分为预定长度的子时段，并且可设定和输出指示与子时段对应的电流消耗量的比特作为状态信息。

根据实施方式，状态信息确定组件210可基于从存储器装置100接收的状态信息来确定峰值电流交叠的子时段。状态信息确定组件210可在发生峰值电流交叠的子时段期间选择多个管芯中的一个，并且可生成包括关于所选管芯的信息以及对所选管芯的操作暂停的时间的暂停信息。对所选管芯的操作暂停的时间间隔可与发生峰值电流交叠的子时段相同。此外，暂停信息可被传送至峰值电流控制器220。

根据实施方式，存储控制器200可包括峰值电流控制器220。峰值电流控制器220可基于从状态信息确定组件210接收的暂停信息来确定输出暂停命令。

例如，当暂停信息包括用于指示对预定管芯的操作应该暂停的信息时，峰值电流控制器220可向要暂停操作的预定管芯输出暂停命令。

存储控制器200可控制存储器装置50的一般操作。

当电源电压被施加到存储装置50时，存储控制器200可执行固件。当存储器装置100是闪存装置时，存储控制器200可执行诸如闪存转换层(FTL)的固件以用于控制主机300与存储器装置100之间的通信。

根据实施方式，存储控制器200可从主机300接收数据和逻辑块地址(LBA)，并且包括将LBA转换为指示包括在存储器装置100中的数据要存储在其中的存储器单元的地址的物理块地址(PBA)的固件(未示出)。另外，存储控制器200可将配置LBA与PBA之间的映射关系的逻辑-物理地址映射表存储在缓冲存储器中。

存储控制器200可响应于来自主机300的请求而控制存储器装置100执行编程操作、读操作、擦除操作等。例如，当存储控制器200从主机300接收到编程请求时，存储控制器200可将编程请求转换为编程命令并且可将编程命令、PBA和数据提供给存储器装置100。当存储控制器200从主机300接收到读请求以及LBA时，存储控制器200可将读请求转换为读命令，选择与LBA对应的PBA，然后可将读命令和PBA提供给存储器装置100。当存储控制器200从主机300接收到擦除请求以及LBA时，存储控制器200可将擦除请求转换为擦除命令，选择与LBA对应的PBA，然后可将擦除命令和PBA提供给存储器装置100。

根据实施方式，存储控制器200可在没有来自主机300的请求的情况下生成编程命令、地址和数据并将其传送到存储器装置100。例如，存储控制器200可将命令、地址和数据提供给存储器装置100以执行诸如用于耗损平衡的编程操作和用于垃圾收集的编程操作的后台操作。

根据实施方式，存储装置50还可包括缓冲存储器(未示出)。存储控制器200可控制主机300与缓冲存储器(未示出)之间的数据交换。另选地，存储控制器200可将用于控制存储器装置100的系统数据暂时存储到缓冲存储器。例如，存储控制器200可暂时存储从主机300输入的数据，此后将暂时存储在缓冲存储器中的数据传送到存储器装置100。

根据各种实施方式，缓冲存储器可用作存储控制器200的操作存储器或高速缓存存储器。缓冲存储器可存储由存储控制器200执行的代码或命令。另选地，缓冲存储器可存储由存储控制器200处理的数据。

根据实施方式，缓冲存储器300可包括诸如双倍数据速率同步随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(RDRAM)的动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。

根据各种实施方式，缓冲存储器可联接到存储装置50外部的存储装置50。联接到存储装置50外部的存储装置50的易失性存储器装置可用作缓冲存储器。

根据实施方式，存储控制器200可控制多个存储器装置。存储控制器200可根据交织方案来控制存储器装置以改进操作性能。

主机300可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和/或负载减少DIMM(LRDIMM)的各种通信方法中的至少一种来与存储装置50通信。

图2是示出图1所示的存储器装置100的结构的图。

参照图2，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110可包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz可通过行线RL联接到行解码器121。多个存储块BLK1至BLKz可通过位线BL1至BLn联接到页缓冲器组123。多个存储块BLK1至BLKz中的每一个可包括多个存储器单元。根据实施方式，多个存储器单元可以是非易失性存储器单元。联接到同一字线的存储器单元可被定义为一个页。因此，各个存储块可包括多个页。

行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。

包括在存储器单元阵列110中的各个存储器单元可包括存储一比特数据的单级单元(SLC)、存储两比特数据的多级单元(MLC)、存储三比特数据的三级单元(TLC)或者存储四比特数据的四级单元(QLC)。

外围电路120可被配置为响应于控制逻辑130的控制对存储器单元阵列110的所选区域执行编程操作、读操作或擦除操作。外围电路120可驱动存储器单元阵列110。例如，外围电路120可响应于控制逻辑130的控制而将各种操作电压施加到行线RL和位线BL1至BLn或者使所施加的电压放电。

外围电路120可包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。

行解码器121可通过行线RL联接到存储器单元阵列110。行线RL可包括至少一条源极选择线、多条字线和至少一条漏极选择线。根据实施方式，字线可包括正常字线和虚设字线。根据实施方式，行线RL还可包括管选择线。

行解码器121可将从控制逻辑130接收的行地址RADD解码。行解码器121可根据解码的地址来选择存储块BLK1至BLKz当中的至少一个存储块。另外，行解码器121可根据解码的地址来选择所选存储块的至少一条字线以将电压发生器122所生成的电压施加到至少一条字线WL。

例如，在编程操作期间，行解码器121可将编程电压施加到所选字线，并将电压电平低于编程电压的编程通过电压施加到未选字线。在编程验证操作期间，行解码器121可将验证电压施加到所选字线，并将电压电平高于验证电压的验证通过电压施加到未选字线。在读操作期间，行解码器121可将读电压施加到所选字线，并将电压电平高于读电压的读通过电压施加到未选字线。

根据实施方式，可以存储块为单位执行存储器装置100的擦除操作。在擦除操作期间，行解码器121可根据解码的地址选择存储块之一。在擦除操作期间，行解码器121可将接地电压施加到联接到所选存储块的字线。

电压发生器122可响应于控制逻辑130的控制而操作。电压发生器122可使用供应给存储器装置100的外部电源电压来生成多个电压。更具体地，电压发生器122可响应于操作信号OPSIG来生成被施加以执行编程操作、读操作和擦除操作的各种操作电压Vop。例如，电压发生器122可响应于控制逻辑130的控制而生成编程电压、验证电压、通过电压、读电压和擦除电压。

根据实施方式，电压发生器122可通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压可用作存储器装置100的操作电压。

根据实施方式，电压发生器122可使用外部电源电压或内部电源电压来生成多个电压。

例如，电压发生器122可包括接收内部电源电压的多个泵浦电容器，并且通过响应于控制逻辑130的控制选择性地启用多个泵浦电容器来生成多个电压。

所生成的多个电压可通过行解码器121供应给存储器单元阵列110。

页缓冲器组123可包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn可分别通过第一位线BL1至第n位线BLn联接到存储器单元阵列110。第一页缓冲器PB1至第n页缓冲器PBn可响应于控制逻辑130的控制来操作。更具体地，第一页缓冲器PB1至第n页缓冲器PBn可响应于页缓冲器控制信号PBSIGNALS来操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可暂时存储通过第一位线BL1至第n位线BLn接收的数据，或者可在读操作或验证操作期间感测位线BL1至BLn的电压或电流。

更具体地，在编程操作期间，当编程电压被施加到所选字线时，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn将通过输入/输出电路125接收的数据DATA传送到所选存储器单元。根据传送的数据DATA选择的页的存储器单元可被编程。在编程验证操作期间，第一页缓冲器PB1至第n页缓冲器PBn可分别通过感测通过第一位线BL1至第n位线BLn接收的电压或电流来从所选存储器单元读取页数据。

在读操作期间，响应于列解码器124的控制，第一页缓冲器PB1至第n页缓冲器PBn可通过第一位线BL1至第n位线BLn从所选页的存储器单元读取数据DATA并将所读取的数据DATA输出到输入/输出电路125。

在擦除操作期间，第一页缓冲器PB1至第n页缓冲器PBn可将第一位线BL1至第n位线BLn浮置，或者可施加擦除电压。

列解码器124可响应于列地址CADD在输入/输出电路125与页缓冲器组123之间传送数据。例如，列解码器124可通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn交换数据，或者可通过列线CL与输入/输出电路125交换数据。

输入/输出电路125可将从参照图1示出和描述的存储控制器200接收的命令CMD和地址ADDR传送到控制逻辑130，或者可与列解码器124交换数据DATA。

在读操作或验证操作期间，感测电路126可响应于允许比特VRYBIT信号生成参考电流，并将从页缓冲器组123接收的感测电压VPB与由参考电流生成的参考电压进行比较以输出通过信号PASS或失败信号FAIL。

控制逻辑130可通过响应于命令CMD和地址ADDR输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许比特VRYBIT来控制外围电路120。例如，控制逻辑130可响应于子块读命令和地址而控制所选存储块的读操作。另外，控制逻辑130可响应于子块擦除命令和地址而控制包括在所选存储块中的所选子块的擦除操作。另外，控制逻辑130可响应于通过信号PASS或失败信号FAIL来确定验证操作通过还是失败。控制逻辑130可被实现为硬件、软件或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。

图3是示出图2所示的存储器单元阵列110的实施方式的图。

参照图2和图3，图3是示出包括在图2所示的存储器单元阵列110中的多个存储块BLK1至BLKz当中的一个存储块BLKa的电路图。

彼此平行布置的第一选择线、字线和第二选择线可联接到存储块BLKa。例如，字线可彼此平行地布置在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。

更具体地，存储块BLKa可包括联接在位线BL1至BLn与源极线SL之间的多个串。位线BL1至BLn可分别联接到串，并且源极线SL可共同联接到串。由于这些串可具有相同的配置，所以作为示例描述联接到第一位线BL1的串ST。

串ST可包括串联联接在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST。各个串ST可包括至少一个源极选择晶体管SST、至少一个漏极选择晶体管DST以及比图3所示的存储器单元F1至F16更多的存储器单元。

源极选择晶体管SST的源极可联接到源极线SL，并且漏极选择晶体管DST的漏极可联接到第一位线BL1。存储器单元F1至F16可串联联接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，漏极选择晶体管DST的栅极可联接到漏极选择线DSL，并且存储器单元F1至F16的栅极可分别联接到多条字线WL1至WL16。包括在不同串ST中的存储器单元当中的联接到同一字线的一组存储器单元可被称为物理页PPG。因此，存储块BLKa可包括字线WL1至WL16的数量那么多的物理页PPG。

单个存储器单元可存储一比特数据。通常，此存储器单元被称为单级单元(SLC)。包括SLC的一个物理页(PPG)可存储一个逻辑页(LPG)的数据。一个LPG的数据可包括与一个PPG中所包括的存储器单元的数量一样多的数据比特。另选地，单个存储器单元可存储两比特或更多比特数据。通常，此存储器单元被称为多级单元(MLC)。包括MLC的一个PPG可存储两个或更多个逻辑LPG的数据。

存储两比特或更多比特数据的单个存储器单元可被称为多级单元(MLC)。然而，最近，随着存储在单个存储器单元中的数据比特数增加，多级单元(MLC)可指存储两比特数据的存储器单元，存储三比特或更多比特数据的存储器单元被称为三级单元(TLC)，并且存储四比特或更多比特数据的存储器单元被称为四级单元(QLC)。除了上述存储器单元以外，已开发了存储多比特数据的各种类型的存储器单元，此实施方式可应用于存储两比特或更多比特数据的存储器装置100。

根据另一实施方式，存储块可具有三维结构。各个存储块可包括层叠在基板上方的多个存储器单元。这多个存储器单元可布置在+X方向、+Y方向和+Z方向上。

图4是示出包括在图1所示的存储器装置100中的多个管芯的图。

参照图4，存储器装置100可包括第一管芯DIE1和第二管芯DIE2。第一管芯DIE1和第二管芯DIE2可分别通过第一通道CH1和第二通道CH2联接到存储控制器200。第一管芯DIE1和第二管芯DIE2中的每一个可包括多个平面。多个平面中的每一个可包括多个存储块。多个存储块中的每一个可包括多个页。多个页中的每一个可包括多个存储器单元。

根据图4所示的实施方式，存储器装置100包括两个管芯，即，第一管芯DIE1和第二管芯DIE2。然而，根据另一实施方式，存储器装置100可包括超过两个管芯。

根据实施方式，多个管芯可彼此独立地执行操作。换言之，多个管芯可同时或在不同的时间执行操作。

存储控制器200可分别控制通过通道CH1和CH2彼此独立地对第一管芯DIE1和第二管芯DIE2执行的操作。例如，存储控制器200可控制通过第一通道CH1对第一管芯DIE1执行的操作和通过第二通道CH2对第二管芯DIE2执行的操作。

因此，存储控制器200可通过各个通道来输出命令CMD、地址和数据以对第一管芯DIE1和第二管芯DIE2执行操作。可基于通过第一通道CH1和第二通道CH2接收的命令CMD、地址和数据来对第一管芯DIE1和第二管芯DIE2执行操作。对第一管芯DIE1和第二管芯DIE2执行的操作可以是编程(或写)操作、读操作或擦除操作。第一管芯DIE1和第二管芯DIE2的数据可分别通过第一通道CH1和第二通道CH2传送至存储控制器200。

当响应于存储控制器200的控制对多个管芯执行操作时，多个管芯可消耗电流(功率)。多个管芯分别消耗的电流可根据操作而变化。例如，在编程操作、读操作或擦除操作期间消耗的电流可变化。另外，在编程操作、读操作或擦除操作中所包括的预充电操作、放电操作或脉冲施加操作期间消耗的电流可变化。

根据实施方式，当执行多个管芯全部消耗峰值电流的操作时，存储装置的可靠性可能劣化。换言之，由于存储装置所消耗的电流量变为最大，所以可能难以确保存储在存储装置中的数据的可靠性。

当预测到执行多个管芯全部消耗峰值电流的操作时，暂停对除了一个管芯之外的管芯的操作，直至对这一个管芯的操作完成为止。然而，此方法可能延迟操作的完成，并且可能效率低。

因此，根据本公开的实施方式，可提供一种操作管芯的方法。更具体地，根据操作管芯的方法，当从多个管芯接收的所有信号是繁忙信号时，繁忙时间段被再分成子时段，并且仅在出现峰值电流的子时段期间暂停管芯的操作。

图5是示出两个管芯中的每一个所消耗的电流量以及通过将管芯所消耗的电流量相加而获得的总电流量的图。

图5示出各个管芯所消耗的电流量、从各个管芯输出的就绪/繁忙信号R/B以及通过将第一管芯DIE1和第二管芯DIE2所消耗的电流量相加而获得的总电流量的变化。

根据实施方式，第一管芯DIE1和第二管芯DIE2可仅在时间段t11至t17期间执行操作。换言之，指示第一管芯DIE1所消耗的电流量的第一电流CURRENT1和指示第二管芯DIE2所消耗的电流量的第二电流CURRENT2中的每一个可仅在时段t11至t17期间具有非零值，在时段t11至t17之外的时间可为“0”。

另外，从第一管芯DIE1和第二管芯DIE2输出的就绪/繁忙信号R/B可在t11之前的时间和t17之后的时间处于高状态，在时段t11至t17期间可处于低状态。换言之，第一管芯DIE1和第二管芯DIE2可在时间t11之前和时间t17之后处于就绪状态，并且仅在时段t11至t17期间可处于繁忙状态。

结果，在t11之前的时间期间和t17之后的时间期间，由于第一管芯DIE1和第二管芯DIE2处于不执行操作的待机状态，所以通过将第一管芯DIE1和第二管芯DIE2所消耗的电流量相加而获得的第一总电流CUR_SUM1可为0。然而，在时段t11至t17期间的第一总电流CUR_SUM1可取通过将在时段t11至t17内的各个子时段期间消耗的电流量相加而获得的值。

在图5中，假设第一管芯DIE1和第二管芯DIE2中的每一个执行编程操作。因此，可在时段t11至t17期间执行预充电操作、放电操作、编程电压施加操作、验证电压施加操作、通过电压施加操作等。

例如，执行编程操作的时段t11至t17可被再分成执行编程操作的子操作的子时段t11至t12、t12至t13、t13至t14、t14至t15、t15至t16和t16至t17。在各个子时段期间消耗的电流量可根据该子时段中正在执行的子操作而变化。换言之，第一电流CURRENT1和第二电流CURRENT2可具有根据各个管芯所执行的子操作从子时段到子时段改变的各种值。

根据实施方式，第一管芯DIE1和第二管芯DIE2二者可在时段t11至t17中的繁忙子时段当中的子时段t12至t13期间消耗峰值电流。换言之，在子时段t12至t13期间，可对第一管芯DIE1和第二管芯DIE2同时执行编程操作中所包括的子操作当中的消耗峰值电流的操作，并且通过将第一管芯DIE1和第二管芯DIE2所消耗的电流量相加而获得的第一总电流CUR_SUM1可具有最大值。

当在相同的繁忙时段期间多个管芯消耗峰值电流时，可暂停对管芯之一的操作，直至整个繁忙时段结束为止。然而，当暂停对管芯之一的操作直至繁忙时段结束为止时，操作的完成可能延迟并且效率低。

图6是示出在管芯的峰值电流交叠的时段期间两个管芯的操作的图。

图6示出从第一管芯DIE1和第二管芯DIE2输出的就绪/繁忙信号R/B。

最初可预测，在时段t21至t22期间第一管芯DIE1和第二管芯DIE2处于繁忙状态。换言之，在时段t21至t22期间，从第一管芯DIE1和第二管芯DIE2输出的就绪/繁忙信号R/B可处于低状态，并且在时段t21至t22之外的时间，从第一管芯DIE1和第二管芯DIE2输出的就绪/繁忙信号R/B可处于高状态。

然而，在时段t21至t22中，对于两个管芯可出现峰值电流。换言之，第一管芯DIE1所消耗的电流量为峰值的时段可以是第二管芯DIE2所消耗的电流量为峰值的相同时段。

当多个管芯的峰值电流出现在同一时段时，对除了一个管芯之外的管芯的操作可被延迟DELAY，直至这一个管芯的繁忙状态结束。因此，峰值电流现在出现在不同的时段中。

换言之，参照图6，当各个管芯的峰值电流出现在相同的时段t21至t22时，图4所示的存储器装置100可在第一管芯DIE1处于繁忙状态的整个时段t21至t22暂停对第二管芯DIE2的操作，可延迟DELAY要对第二管芯DIE2执行的操作，并且可在稍后的时段t22至t23期间对第二管芯DIE2执行延迟的操作。因此，如图6所示，从第二管芯DIE2输出的就绪/繁忙信号R/B可在时段t22至t23之外处于高状态并且在时段t22至t23期间处于低状态。

结果，当第一管芯DIE1和第二管芯DIE2的峰值电流在相同的时段中彼此交叠时，图4所示的存储器装置100可暂停一个管芯的操作(即，根据图6所示的实施方式，第二管芯2)，直至稍后的时段。第二管芯DIE2的操作可被暂停，直至第一管芯DIE1的繁忙状态结束为止。

当第二管芯DIE2的操作被暂停直至第一管芯DIE1的繁忙状态结束为止时，对第二管芯DIE2执行的操作的延迟时间可能增加，并且操作可能效率低。

因此，本公开教导了一种仅在出现峰值电流的子时段期间延迟操作的方法。

图7是示出根据实施方式的防止不同管芯的峰值电流出现在相同的子时段期间的图。

参照图5和图7，图7示出当如图5所示不同管芯的峰值电流最初出现在相同的子时段期间时子时段延迟的实现方式。换言之，图7所示的第二管芯DIE2所消耗的第二电流CURRENT2和从第二管芯DIE2输出的就绪/繁忙信号R/B对应于当对图5所示的第二管芯DIE2执行的操作被延迟时的电流量和信号。

根据实施方式，在图5和图7中，第一管芯DIE1所消耗的第一电流CURRENT1和从第一管芯DIE1输出的就绪/繁忙信号R/B相同。然而，由于如图5所示第一管芯DIE1和第二管芯DIE2中出现峰值电流的子时段彼此交叠，所以图5所示的第二管芯DIE2所消耗的第二电流CURRENT2和从第二管芯DIE2输出的就绪/繁忙信号R/B可不同于图7所示的第二管芯DIE2所消耗的第二电流CURRENT2和从第二管芯DIE2输出的就绪/繁忙信号R/B。

根据实施方式，第一管芯DIE1中出现峰值电流的子时段可与第二管芯DIE2中出现峰值电流的子时段交叠。由于出现峰值电流的时段彼此交叠，所以第一管芯DIE1和第二管芯DIE2之间第二管芯DIE2的操作可被延迟。另选地，根据另一实施方式，第一管芯DIE1和第二管芯DIE2之间第一管芯DIE1的操作可被延迟。

参照图5，根据实施方式，在子时段t12至t13期间在第一管芯DIE1和第二管芯DIE2二者中出现峰值电流，可在子时段t12至t13期间暂停对第二管芯DIE2执行的操作。换言之，对第二管芯DIE2执行的操作可被延迟并稍后执行。

例如，可在子时段t12至t13期间暂停对第二管芯DIE2执行的操作，并且从第二管芯DIE2输出的就绪/繁忙信号R/B可处于高状态。换言之，可输出指示第二管芯DIE2处于待机状态的就绪/繁忙信号R/B。由于暂停对第二管芯DIE2执行的操作，所以第二管芯DIE2所消耗的第二电流CURRENT2可为“0”。暂停的操作可被延迟发生峰值电流交叠的子时段的时间那么长的时间。

参照图7，在第一管芯DIE1和第二管芯DIE2中出现峰值电流的子时段为t12至t13，并且可在子时段t12至t13期间(在时间t13减t12，tsus)暂停对第二管芯DIE2执行的操作。

根据实施方式，在子时段t12至t13被延迟的操作可在时段t13至t14期间执行。换言之，对第二管芯DIE2执行的操作可被暂停发生峰值电流交叠的子时段的时间那么长的时间，并且暂停的操作可稍后恢复。

由于上述引入的子时段延迟，在第一管芯DIE1中出现峰值电流的子时段不再是在第二管芯DIE2中出现峰值电流的相同子时段。换言之，在第一管芯DIE1中出现峰值电流的子时段仍为t12至t13，而在第二管芯DIE2中出现峰值电流的子时段已移位至t13至t14。

因此，由于对第二管芯DIE2执行的操作被延迟，所以在子时段t13至t28期间，从第二管芯DIE2输出的就绪/繁忙信号R/B可处于低状态。换言之，可对第二管芯DIE2执行操作延迟的时间tsus那么久，并且可在子时段t17至t28期间输出低状态的就绪/繁忙信号R/B。

此后，当在第一管芯DIE1和第二管芯DIE2中出现峰值电流的子时段再次彼此交叠时，对第一管芯DIE1和第二管芯DIE2当中的一个管芯的操作可被再次暂停。

结果，当多个管芯中出现峰值电流的子时段彼此交叠时，对多个管芯当中的至少一个管芯的操作可被延迟子时段彼此交叠的时间那么久，然后可被执行，使得可减轻出现峰值电流的子时段的交叠。当出现峰值电流的子时段的交叠减轻时，存储在存储装置中的数据的可靠性可改进。

图8是示出图5所示的总电流量和图7所示的总电流量之间的比较的图。

参照图5、图7和图8，图8示出图5所示的第一总电流CUR_SUM1以及通过将图7所示的第一电流CURRENT1和第二电流CURRENT2相加而获得的第二总电流CUR_SUM2。换言之，图8示出作为当如图5所示对第二管芯DIE2执行的操作未被延迟时第一管芯DIE1和第二管芯DIE2所消耗的总电流量的第一总电流CUR_SUM1以及作为当如图7所示对第二管芯DIE2执行的操作被延迟时第一管芯DIE1和第二管芯DIE2所消耗的总电流量的第二总电流CUR_SUM2。

参照图5，第一总电流CUR_SUM1可指即使当存在第一管芯DIE1和第二管芯DIE2中出现峰值电流的子时段交叠的时段时，当对第一管芯DIE1和第二管芯DIE2当中的一个管芯的操作未被延迟时第一管芯DIE1和第二管芯DIE2所消耗的总电流量。

根据实施方式，在时段t12至t13期间，由于对第一管芯DIE1和第二管芯DIE2当中的一个管芯的操作未被延迟，所以第一总电流CUR_SUM1可具有最大值。另外，根据子时段，第一总电流CUR_SUM1的值的偏差可很大。

然而，参照图7，第二总电流CUR_SUM2可指当由于在第一管芯DIE1中出现峰值电流的子时段与在第二管芯DIE2中出现峰值电流的时段交叠，对第二管芯DIE2的操作被延迟时第一管芯DIE1和第二管芯DIE2所消耗的总电流量。

根据实施方式，在子时段t13至t14而非子时段t12至t13期间，由于对第二管芯DIE2执行的操作被延迟，所以第二总电流CUR_SUM2可具有最大值。另外，根据时段，第二总电流CUR_SUM2的值的偏差可较小。

图9是示出图1所示的存储控制器200的配置和输出暂停命令的处理的图。

图9所示的存储控制器200可包括状态信息确定组件210和峰值电流控制器220。

根据实施方式，状态信息确定组件210可从包括在存储器装置100中的多个管芯中的每一个接收就绪/繁忙信号R/B。就绪/繁忙信号R/B可指示管芯是处于管芯执行操作的繁忙状态还是管芯没有执行操作的就绪状态。

根据实施方式，当分别从多个管芯接收的所有就绪/繁忙信号R/B指示繁忙状态(即，低状态)时，状态信息确定组件210可向存储器装置100输出状态读命令SR_CMD。根据实施方式，可输出状态读命令SR_CMD以确定各个管芯所消耗的电流量以及出现峰值电流的时段是否交叠。换言之，状态读命令SR_CMD可指示应该输出关于管芯所消耗的电流量的信息。

存储器装置100可响应于状态读命令SR_CMD而输出状态信息STATUS_INF。状态信息STATUS_INF可包括关于当所有多个管芯处于繁忙状态时各个管芯所消耗的电流量的信息。

例如，维持繁忙状态的时段可被分成多个子时段，并且关于各个管芯每子时段消耗的电流量的信息可被包括在状态信息STATUS_INF中。换言之，存储器装置100可将繁忙时段(即，维持繁忙状态的时段)分成多个子时段，并且可输出关于每管芯与多个子时段中的每一个对应的电流消耗量的信息。

根据实施方式，可根据预定长度或预定操作将时段分成多个子时段。换言之，维持繁忙状态的时段可被分成各自具有预定长度的子时段，或者可根据繁忙子操作(例如，预充电操作、放电操作或电压施加操作)划分。

根据实施方式，状态信息确定组件210可接收状态信息STATUS_INF。状态信息确定组件210可基于状态信息STATUS_INF来确定是否暂停对包括在存储器装置100中的多个管芯当中的至少一个管芯的操作以及操作被暂停的时间。

例如，当基于状态信息STATUS_INF确定多个管芯中出现峰值电流的子时段彼此交叠时，状态信息确定组件210可确定暂停对多个管芯当中的至少一个管芯的操作。此外，状态信息确定组件210可确定在发生峰值电流交叠的子时段暂停操作。

当状态信息确定组件210确定暂停对包括在存储器装置100中的多个管芯当中的至少一个管芯的操作时，状态信息确定组件210可生成暂停信息SUSPEND_INF。暂停信息SUSPEND_INF可包括关于暂停操作的管芯的信息以及关于对对应管芯的操作被暂停的子时段的信息。状态信息确定组件210可将所生成的暂停信息SUSPEND_INF输出到峰值电流控制器220。

峰值电流控制器220可基于暂停信息SUSPEND_INF向存储器装置100输出暂停命令SUSPEND_CMD。换言之，峰值电流控制器220可控制对应管芯在暂停信息SUSPEND_INF中所包括的暂停子时段(即，对对应管芯的操作被暂停的子时段)期间暂停要对对应管芯执行的操作。

根据实施方式，存储器装置100可从峰值电流控制器220接收暂停命令SUSPEND_CMD并基于暂停命令SUSPEND_CMD暂停对对应管芯的操作。

在响应于暂停命令SUSPEND_CMD暂停对对应管芯的操作之后，当暂停子时段结束时，峰值电流控制器220可输出恢复命令以恢复暂停的操作。

图10是示出对交叠的繁忙时段进行再分的方法的图。

图10示出当从图9所示的存储器装置100中包括的多个管芯输出的所有就绪/繁忙信号R/B指示繁忙状态时包括在状态信息STATUS_INF中的多个子时段。

在图10中，假设图9所示的存储器装置100中包括的管芯的数量为两个。换言之，在图10中，假设图9所示的存储器装置100包括第一管芯DIE1和第二管芯DIE2。根据另一实施方式，图9所示的存储器装置100可包括超过两个管芯。

根据实施方式，从第一管芯DIE1和第二管芯DIE2输出的所有就绪/繁忙信号R/B可指示繁忙状态。换言之，第一管芯DIE1和第二管芯DIE2可同时处于繁忙状态。

参照图10，在时段t21至t26期间，第一管芯DIE1和第二管芯DIE2二者可处于第一管芯DIE1和第二管芯DIE2执行操作的繁忙状态。

图9所示的状态信息确定组件210可向图9所示的存储器装置100输出状态读命令SR_CMD，并且图9所示的存储器装置100可输出与状态读命令SR_CMD对应的状态信息STATUS_INF以减轻第一管芯DIE1和第二管芯DIE2的峰值电流的交叠。状态信息STATUS_INF可将繁忙时段分成多个子时段并且可包括关于在多个子时段期间消耗的电流量的信息。

在图10中，第一管芯DIE1和第二管芯DIE2中的每一个的繁忙时段可被分成子时段A1至A9。可根据预定子时段的长度或预定操作(例如，预充电操作、放电操作或电压施加操作)的长度将繁忙时段分成子时段A1至A9。

根据实施方式，子时段A1可对应于时段t21至t22，子时段A3可对应于子时段t22至t23，子时段A5可对应于子时段t23至t24，子时段A7可对应于时段t24至t25，子时段A9可对应于时段t25至t26。因此，图9所示的存储器装置100可响应于状态读命令SR_CMD而生成关于在各个子时段期间消耗的电流量的信息并且可输出所生成的信息作为状态信息STATUS_INF。

参照图11A和图11B描述图9所示的存储器装置100输出状态信息STATUS_INF的方法。

图11A和图11B是示出从存储器装置100输出的状态信息STATUS_INF的图。

参照图11A和图11B，图11A示出与电流消耗量CURRENT对应的二进制数BINARYNUMBER，图11B示出输出状态信息STATUS_INF的方法。

根据实施方式，电流消耗量CURRENT可具有从0至100的值，并且可以是属于图11A所示的四个范围当中的一个范围的值。电流消耗量CURRENT的单位可以是毫安(mA)、微安(μA)或纳安(nA)。

在图11A中，电流消耗量CURRENT可属于预定范围当中的一个范围。根据实施方式，当电流消耗量CURRENT增加时，范围可被再分成更多范围。换言之，为了使出现峰值电流的时段的交叠最小化，当电流消耗量CURRENT增加时，范围可被再分成更多范围。

参照图11A所示的示例，当电流消耗量CURRENT落在0至50单位的范围内时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“00”。当电流消耗量CURRENT落在51至75单位的范围内时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“01”。当电流消耗量CURRENT落在76至90单位的范围内时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“10”。当电流消耗量CURRENT落在91至100单位的范围内时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“11”。

根据另一实施方式，当电流消耗量CURRENT所属的范围被分成五个或更多个范围时，用于指示对应电流消耗量CURRENT的二进制数BINARY NUMBER可以是“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一个。换言之，当电流消耗量CURRENT所属的范围被再分成更多范围时，用于指示对应电流消耗量CURRENT的比特数可增加。

参照图11B，状态信息STATUS_INF以八比特表示，并且可通过将图9所示的存储器装置100联接到图9所示的存储控制器200的输入/输出引脚DQ1至DQ8输出到图9所示的存储控制器200。换言之，指示状态信息STATUS_INF的八个比特可通过输入/输出引脚DQ1至DQ8输出。

另外，在图9所示的存储器装置100中包括的多个管芯的繁忙时段期间，繁忙时段可被分成子时段以每子时段输出状态信息STATUS_INF。换言之，当通过输入/输出引脚DQ1至DQ8输出指示与多个子时段当中的一个子时段对应的电流消耗量CURRENT的比特时，可输出指示与这一个子时段之后的子时段对应的电流消耗量CURRENT的比特。

根据实施方式，当管芯所消耗的电流量属于0至50的范围时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“00”。因此，图9所示的存储器装置100可通过输入/输出引脚DQ1输出“0”并通过输入/输出引脚DQ2输出“0”。

根据实施方式，当管芯所消耗的电流量属于51至75的范围时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“01”，可通过输入/输出引脚DQ1输出“0”，并且可通过输入/输出引脚DQ2输出“1”。当管芯所消耗的电流量属于76至90的范围时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“10”，可通过输入/输出引脚DQ1输出“1”，并且可通过输入/输出引脚DQ2输出“0”。当管芯所消耗的电流量属于91至100的范围时，与电流消耗量CURRENT对应的二进制数BINARY NUMBER可为“11”，可通过输入/输出引脚DQ1输出“1”，并且可通过输入/输出引脚DQ2输出“1”。

根据实施方式，指示管芯的就绪/繁忙状态的信息和/或指示对管芯执行的操作通过还是失败的信息可由指示状态信息STATUS_INF的八个比特当中的除了指示管芯所消耗的电流量的两个比特之外的剩余比特表示。

根据另一实施方式，当电流消耗量CURRENT所属的范围被分成五个或更多个范围时，电流消耗量CURRENT可由指示状态信息STATUS_INF的八个比特当中的三个或更多个比特表示。

图12是示出基于状态信息STATUS_INF确定出现峰值电流的子时段是否交叠的方法的图。例如，DIE 1和DIE 2中的每一个的峰值电流是否出现在相同的子时段中。

参照图10、图11A、图11B和图12，图12所示的表的第一列可指示图10所示的子时段A1至A9，第二列可分别指示与在图10所示的子时段A1至A9期间第一管芯DIE1所消耗的电流量对应的二进制数，第三列可分别指示与在图10所示的子时段A1至A9期间第二管芯DIE2所消耗的电流量对应的二进制数。

根据实施方式，在子时段A1至A9期间，第一管芯DIE1和第二管芯DIE2可处于繁忙状态。第一管芯DIE1和第二管芯DIE2的繁忙状态可被分成子时段A1至A9，并且在子时段A1至A9中的每一个期间第一管芯DIE1和第二管芯DIE2所消耗的电流量可作为状态信息STATUS_INF输出到图9所示的存储控制器200。

图9所示的存储控制器200可基于从图9所示的存储器装置100接收的状态信息STATUS_INF来确定出现峰值电流的子时段是否彼此交叠。

例如，由于与在子时段A1期间第一管芯DIE1所消耗的电流量对应的二进制数为“11”，并且与在子时段A1期间第二管芯DIE2所消耗的电流量对应的二进制数为“11”，所以在时段A1期间，在第一管芯DIE1和第二管芯DIE2中出现峰值电流的子时段可能交叠。换言之，由于各个管芯所消耗的电流量二者均是与指示图11A所示的最大电流消耗量的范围对应的二进制数，所以在子时段A1期间，第一管芯DIE1中的峰值电流和第二管芯DIE2中的峰值电流可能同时出现。

因此，图9所示的存储控制器200可向图9所示的存储器装置100输出指示图9所示的存储器装置100将对第一管芯DIE1和第二管芯DIE2当中的一个管芯的操作暂停与子时段A1对应的时间的暂停命令。

当暂停命令被输出到图9所示的存储器装置100时，图9所示的存储器装置100可响应于暂停命令将对第一管芯DIE1和第二管芯DIE2当中的一个管芯的操作暂停与子时段A1对应的时间。

图13是示出根据实施方式的存储控制器的操作的图。

参照图13，在步骤S1301，当存储控制器从所有多个管芯接收到繁忙信号时，存储控制器可向各个管芯输出状态读命令。可输出状态读命令以确定各个管芯所消耗的电流量以及出现峰值电流的子时段是否交叠。换言之，状态读命令可指示管芯输出关于管芯所消耗的电流量的信息。

在步骤S1303，存储控制器可从存储器装置接收与状态读命令对应的状态信息。状态信息可包括关于当所有多个管芯处于繁忙状态时各个管芯所消耗的电流量的信息。此外，状态信息可将维持繁忙状态的时段分成多个子时段，并且可包括关于各个管芯每子时段消耗的电流量的信息。

在步骤S1305，存储控制器可基于状态信息生成暂停信息。例如，当在第一管芯和第二管芯二者中与多个子时段当中的预定子时段对应的电流消耗量具有最大值时，存储控制器可生成暂停信息。换言之，当第一管芯和第二管芯中出现峰值电流的子时段交叠时，存储控制器可生成暂停信息。暂停信息可包括关于第一管芯和第二管芯之间操作被暂停的管芯的信息以及关于操作被暂停的时间的信息。操作被暂停的时间可对应于第一管芯和第二管芯的峰值电流交叠的子时段。

然而，当与多个子时段当中的预定子时段对应的电流消耗量不是第一管芯和第二管芯中的任一个中的峰值电流时，存储控制器可不生成暂停信息。

在步骤S1307，存储控制器可基于暂停信息来输出暂停命令。换言之，由于暂停信息包括关于多个管芯当中的操作被暂停的管芯的信息以及关于操作被暂停的时间的信息，所以存储控制器可向存储器装置输出指示对应管芯基于暂停信息将操作暂停预定时间的暂停命令。

图14是示出根据实施方式的存储控制器的操作的图。

参照图14，在步骤S1401，存储控制器可基于从存储器装置接收的状态信息将多个管芯每子时段消耗的电流量相加。状态信息可包括关于当所有多个管芯处于繁忙状态时各个管芯所消耗的电流量的信息。此外，状态信息可将维持繁忙状态的时段分成多个子时段，并且可包括关于各个管芯每子时段消耗的电流量的信息。

在步骤S1403，存储控制器可确定多个子时段当中是否存在不同管芯的峰值电流交叠的子时段。换言之，存储控制器可将多个管芯每子时段消耗的电流量相加，并且可基于通过将电流消耗量相加而获得的结果来确定各个管芯中出现峰值电流的子时段是否交叠。

当不存在多个管芯中出现峰值电流的子时段交叠的时段(S1403：否)时，处理流程可再次进行至步骤S1401，并且存储控制器可在包括在存储器装置中的所有管芯变为繁忙状态时通过接收状态信息来将每子时段消耗的电流量相加。

然而，当存在多个管芯中出现峰值电流的子时段交叠的时段(S1403：是)时，处理流程可进行至步骤S1405。

在步骤S1405，存储控制器可输出对多个管芯当中的至少一个管芯的暂停命令。换言之，可输出指示应该暂停对至少一个管芯的操作的暂停命令，以减轻多个管芯中出现峰值电流的时段在相同的子时段中的交叠。操作被暂停的时间可对应于峰值电流交叠的子时段。

在步骤S1407，存储控制器可输出恢复对管芯的暂停的操作的恢复命令。换言之，由于当暂停操作的时间已过去时应该对通过暂停命令暂停操作的管芯恢复暂停的操作，所以存储控制器可向存储器装置输出恢复命令。

图15是示出图1所示的存储控制器的另一实施方式的图。

存储控制器1000可联接到主机和存储器装置。响应于来自主机的请求，存储控制器1000可访问存储器装置。例如，存储控制器1000可控制存储器装置的读操作、编程操作、擦除操作和后台操作。存储控制器1000可在存储器装置与主机之间提供接口。存储控制器1000可运行用于控制存储器装置的固件。

参照图15，存储控制器1000可包括处理器1010、存储器缓冲器1020、纠错码(ECC)块1030、主机接口1040、缓冲器控制器1050、存储器接口1060和总线1070。

总线1070可在存储控制器1000的组件之间提供通道。

处理器1010可控制存储控制器1000的总体操作并且可执行逻辑运算。处理器1010可通过主机接口1040来与外部主机通信，并且通过存储器接口1060来与存储器装置通信。此外，处理器1010可通过缓冲器控制器1050来与存储器缓冲器1020通信。处理器1010可使用存储器缓冲器1020作为操作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。

处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将主机所提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可接收LBA并使用映射表将所接收的LBA转换为PBA。根据映射单元，可存在用于FTL的各种地址映射方法。典型地址映射方法包括页映射方法、块映射方法和混合映射方法。

处理器1010可将从主机接收的数据随机化。例如，处理器1010可使用随机化种子将从主机接收的数据随机化。随机化的数据可作为要存储的数据被提供给存储器装置并且可被编程在存储器单元阵列中。

根据实施方式，处理器1010可运行软件或固件以执行随机化操作和去随机化操作。

根据实施方式，处理器1010可基于从图9所示的存储器装置100接收的状态信息来确定图9所示的存储器装置100中所包括的多个管芯中的每一个所消耗的电流量。例如，可响应于当图9所示的存储器装置100中所包括的所有管芯处于繁忙状态时输出的状态响应命令从图9所示的存储器装置100输出状态信息。状态信息可将各个管芯的繁忙时段分成具有相同长度的多个子时段，并且可包括关于与多个子时段中的每一个对应的各个管芯所消耗的电流量的信息。

处理器1010可基于状态信息来确定多个管芯中出现峰值电流的子时段是否交叠。换言之，处理器1010可确定是否在图9所示的存储器装置100中所包括的所有管芯中均消耗最大电流以及管芯消耗最大电流的子时段是否交叠。

根据实施方式，当多个管芯中出现峰值电流的子时段交叠时，处理器1010可输出暂停命令。暂停命令可指示当多个管芯中出现峰值电流的时段交叠时，对多个管芯当中的至少一个管芯的操作应该被延迟多个管芯中出现峰值电流的时段交叠的子时段那么久。

图9所示的存储器装置100可响应于暂停命令而将对对应管芯的操作延迟多个管芯中出现峰值电流的子时段交叠的子时段那么久。

存储器缓冲器1020可用作处理器1010的操作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可存储由处理器1010执行的代码和命令。存储器缓冲器1020可存储由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC块1030可执行纠错。ECC块1030可基于要通过存储器接口1060写到存储器装置的数据来执行ECC编码。ECC编码的数据可通过存储器接口1060传送到存储器装置。ECC块1030可基于通过存储器接口1060从存储器装置接收的数据执行ECC解码。例如，ECC块1030可作为存储器接口1060的组件被包括并设置在存储器接口1060中。

主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、寄存DIMM(RDIMM)和/或负载减少DIMM(LRDIMM)的各种通信方法中的至少一种来执行通信。

缓冲器控制器1050可在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060可在处理器1010的控制下与存储器装置通信。存储器接口1060可通过通道来与存储器装置通信命令、地址和数据。

存储控制器1000未必在所有实施方式中均包括存储器缓冲器1020和缓冲器控制器1050。这些组件中的任一者或二者可单独地提供，或者其功能中的任一者或二者可由存储控制器1000中的一个或更多个其它组件执行。

例如，处理器1010可使用代码来控制存储控制器1000的操作。处理器1010可从设置在存储控制器1000中的非易失性存储器装置(例如，只读存储器(ROM))加载代码。在另一示例中，处理器1010可通过存储器接口1060从存储器装置加载代码。

例如，存储控制器1000的总线1070可被分成控制总线和数据总线。数据总线可传送存储控制器1000中的数据，并且控制总线可传送存储控制器1000中的诸如命令和地址的控制信息。数据总线和控制总线可彼此隔离，以既不彼此干扰也不彼此影响。数据总线可联接到主机接口1040、缓冲器控制器1050、ECC块1030和存储器接口1060。控制总线可联接到主机接口1040、处理器1010、缓冲器控制器1050、存储器缓冲器1020和存储器接口1060。

图16是示出根据实施方式的应用了存储装置的存储卡系统2000的框图。

参照图16，存储卡系统2000可包括存储控制器2100、存储器装置2200和连接器2300。

存储控制器2100可联接到存储器装置2200。存储控制器2100可访问存储器装置2200。例如，存储控制器2100可控制存储器装置2200的读操作、写操作、擦除操作和后台操作。存储控制器2100可在存储器装置2200与主机之间提供接口。存储控制器2100可运行用于控制存储器装置2200的固件。存储器装置2200可按照与上面参照图1描述的图1所示的存储器装置100相同的方式配置。

例如，存储控制器2100可包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC块的组件。

存储控制器2100可通过连接器2300与外部装置通信。存储控制器2100可根据预定通信协议与外部装置(例如，主机)通信。例如，存储控制器2100可通过诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和/或高速非易失性存储器(NVMe)协议的各种通信协议中的至少一种与外部装置通信。例如，连接器2300可由上述各种通信协议中的至少一种限定。

例如，存储器装置2200可被具体实现为诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移矩磁性RAM(STT-MRAM)的各种非易失性存储器装置之一。

存储控制器2100和存储器装置2200可被集成到单个半导体装置中以形成存储卡。例如，存储控制器2100和存储器装置2200可被集成到单个半导体装置中并形成诸如个人计算机存储卡国际协会(PCMCIA))、紧凑闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡((MMC、RS-MMC、MMCmicro或eMMC)、安全数字(SD)卡(SD、miniSD、microSD或SDHC)以及通用闪存(UFS)的存储卡。

根据实施方式，存储控制器2100可基于从存储器装置2200接收的状态信息来确定存储器装置2200中所包括的多个管芯中的每一个所消耗的电流量。例如，可响应于当存储器装置2200中所包括的所有管芯处于繁忙状态时输出的状态响应命令从存储器装置2200输出状态信息。状态信息可将各个管芯的繁忙时段分成具有相同长度的多个子时段，并且可包括关于与多个子时段中的每一个对应的各个管芯所消耗的电流量的信息。

存储控制器2100可基于状态信息来确定多个管芯中出现峰值电流的子时段是否交叠。换言之，存储控制器2100可确定是否在存储器装置2200中所包括的所有管芯中均消耗最大电流以及管芯消耗最大电流的子时段是否交叠。

根据实施方式，当多个管芯中出现峰值电流的子时段交叠时，存储控制器2100可输出暂停命令。暂停命令可指示对多个管芯当中的至少一个管芯的操作应该被延迟峰值电流交叠的子时段那么久。

存储器装置2200可响应于暂停命令而将对对应管芯的操作延迟管芯的峰值电流交叠的子时段那么久。

图17是示出根据实施方式的应用了存储装置的固态驱动器(SSD)系统3000的示例的框图。

参照图17，SSD系统3000可包括主机3100和SSD 3200。SSD 3200可通过信号连接器3001来与主机3100交换信号SIG，并且可通过电源连接器3002来接收电力PWR。SSD 3200可包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。

根据实施方式，SSD控制器3210可执行上面参照图1描述的图1的存储控制器200的功能。

SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪存3221至322n。例如，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和高速非易失性存储器(NVMe)接口的各种接口中的至少一种限定。

根据实施方式，SSD控制器3210可基于从多个闪存3221至322n中的每一个接收的状态信息来确定多个闪存3221至322n中所包括的多个管芯中的每一个所消耗的电流量。例如，可响应于当多个闪存3221至322n中所包括的所有管芯处于繁忙状态时输出的状态响应命令从多个闪存3221至322n输出状态信息。状态信息可将各个管芯的繁忙时段分成具有相同长度的多个子时段，并且可包括关于与多个子时段中的每一个对应的各个管芯所消耗的电流量的信息。

SSD控制器3210可基于状态信息来确定管芯的峰值电流的子时段是否交叠。换言之，SSD控制器3210可确定是否在多个闪存3221至322n中所包括的所有管芯中均消耗最大电流以及管芯消耗最大电流的子时段是否交叠。

根据实施方式，当多个管芯中出现峰值电流的子时段交叠时，SSD控制器3210可输出暂停命令。暂停命令可指示对多个管芯当中的至少一个管芯的操作应该被延迟多个管芯的峰值电流交叠的子时段那么久。

多个闪存3221至322n可响应于暂停命令而将对对应管芯的操作延迟峰值电流交叠的子时段那么久。

辅助电源3230可通过电源连接器3002联接到主机3100。辅助电源3230可利用从主机3100供应的电力PWR来充电。当没有从主机3100顺畅地供应电力PWR时，辅助电源3230可供应SSD 3200的电力。例如，辅助电源3230可设置在SSD 3200内或外部。例如，辅助电源3230可设置在主板上并且可向SSD 3200供应辅助电力。

缓冲存储器3240可用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可暂时地存储从主机3100接收的数据或者从多个闪存3221至322n接收的数据，或者可暂时地存储多个闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM的易失性存储器或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

图18是示出根据实施方式的应用了存储装置的用户系统4000的框图。

参照图18，用户系统4000可包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可运行包括在用户系统4000中的组件、操作系统(OS)或用户程序。例如，应用处理器4100可包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为系统芯片(SoC)提供。

存储器模块4200可用作用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器或者诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可基于堆叠式封装(POP)来封装以作为单个半导体封装提供。

网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙或Wi-Fi的无线通信。例如，网络模块4300可被包括在应用处理器4100中。

存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据传送到应用处理器4100。例如，存储模块4400可被具体实现为诸如相变RAM(PRAM)装置、磁性RAM(MRAM)装置、电阻RAM(RRAM)装置、NAND闪存装置、NOR闪存装置或具有三维(3D)结构的NAND闪存装置的非易失性半导体存储器装置。例如，存储模块4400可作为可移除存储介质(即，可移除驱动器)(例如用户系统4000的存储卡或外部驱动器)来提供。

例如，存储模块4400可包括多个非易失性存储器装置，其中的每一个可按照与上面参照图2和图3描述的存储器装置相同的方式操作。存储模块4400可按照与上面参照图1描述的存储装置50相同的方式操作。

根据实施方式，应用处理器4100可基于从存储模块4400接收的状态信息来确定存储模块4400中所包括的多个管芯中的每一个所消耗的电流量。例如，可响应于当存储模块4400中所包括的所有管芯处于繁忙状态时输出的状态响应命令从存储模块4400输出状态信息。状态信息可将各个管芯的繁忙时段分成具有相同长度的多个子时段并且可包括关于与多个子时段中的每一个对应的各个管芯所消耗的电流量的信息。

应用处理器4100可基于状态信息来确定出现峰值电流的子时段是否交叠。换言之，应用处理器4100可确定是否在存储模块4400中所包括的所有管芯中均消耗最大电流以及管芯消耗最大电流的子时段是否交叠。

根据实施方式，当多个管芯中出现峰值电流的子时段交叠时，应用处理器4100可输出暂停命令。暂停命令可指示对多个管芯当中的至少一个管芯的操作应该被延迟多个管芯中出现峰值电流的子时段交叠那么久。

存储模块4400可响应于暂停命令而将对对应管芯的操作延迟多个管芯中出现峰值电流的时段交叠的子时段那么久。

用户接口4500可包括向应用处理器4100输入数据或命令或者向外部装置输出数据的接口。例如，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置的用户输入接口。用户接口4500还可包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。

根据本公开的实施方式，当多个管芯的繁忙时段交叠时，繁忙时段的交叠部分可被再分成子时段，以确定多个管芯的峰值电流交叠的子时段。在该子时段期间可暂停多个管芯之一的操作，使得存储装置的性能可改进。

相关申请的交叉引用

本申请要求2020年5月27日提交于韩国知识产权局的韩国专利申请号10-2020-0063685的优先权，其完整公开通过引用并入本文。