阅读说明：本技术 一种低寄生电容的tft结构触控阵列基板及其制备方法 (TFT (thin film transistor) structure touch array substrate with low parasitic capacitance and preparation method thereof ) 是由 张桂瑜 于 2021-08-31 设计创作，主要内容包括：本发明公开一种低寄生电容的TFT结构触控阵列基板及其制备方法,其包括基板以及依次设置于基板上的栅极层、栅极绝缘层、阻隔层、电极层、钝化层、第一平坦化层、第三电极层、VA层、第二平坦化层、绝缘层CH和像素电极,像素电极覆盖绝缘层CH的部分区域且位于部分电极层的上方,位于像素电极与电极层之间设置像素过孔,像素电极布置在像素过孔内并藉由像素过孔与对应的电极层区域接触连接；电极层部分透过阻隔层与栅极绝缘层接触连接；第三电极层设置在像素过孔一旁的第一平坦化层和VA层之间区域；绝缘层CH底面对应第三电极层区域设置共通电极COM,使得部分共通电极COM通过触控过孔与第三电极层CM接触连接。本发明的两层OC膜层结构使得寄生电容较低,满足主动笔规格需求。(The invention discloses a TFT (thin film transistor) structure touch array substrate with low parasitic capacitance and a preparation method thereof, wherein the TFT structure touch array substrate comprises a substrate, a grid electrode layer, a grid electrode insulating layer, a blocking layer, an electrode layer, a passivation layer, a first planarization layer, a third electrode layer, a VA (vertical alignment) layer, a second planarization layer, an insulating layer CH and a pixel electrode, wherein the grid electrode layer, the grid electrode insulating layer, the blocking layer, the electrode layer, the passivation layer, the first planarization layer, the third electrode layer, the VA layer, the second planarization layer, the insulating layer CH and the pixel electrode are sequentially arranged on the substrate; the electrode layer part is in contact connection with the grid electrode insulating layer through the barrier layer; the third electrode layer is arranged in a region between the first planarization layer and the VA layer beside the pixel through hole; the bottom surface of the insulating layer CH is provided with a common electrode COM corresponding to the third electrode layer region, so that part of the common electrode COM is in contact connection with the third electrode layer CM through the touch via hole. The two-layer OC film layer structure of the invention ensures that the parasitic capacitance is lower, and meets the specification requirement of an active pen.)

一种低寄生电容的TFT结构触控阵列基板及其制备方法

技术领域

本发明涉及触摸面板技术领域，尤其涉及一种低寄生电容的TFT结构触控阵列基板及其制备方法。

背景技术

如图1所示，一般的VA绝缘层的材料是氮化硅，需要慢慢成膜，而成膜时间太久，层膜机台易发烫而当机，且制程时间亦耗时，使得大大增加制造成本，因此一般的VA绝缘层不能设计太厚。但VA膜层太薄会使得寄生电容太大，不满足主动笔较低寄生电容的需求。

发明内容

本发明的目的在于提供一种低寄生电容的TFT结构触控阵列基板及其制备方法。

本发明采用的技术方案是：

一种低寄生电容的TFT结构触控阵列基板，其包括基板以及依次设置于基板上的栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV、第一平坦化层OC、第三电极层CM、VA层、第二平坦化层OC2、绝缘层CH和像素电极PE, 像素电极PE覆盖绝缘层CH的部分区域且位于部分电极层SD的上方，位于像素电极PE与电极层SD之间的钝化层PV、第一平坦化层OC、VA层和第二平坦化层OC2 和绝缘层CH的竖直方向对应设置像素过孔，像素电极PE布置在像素过孔内并藉由像素过孔与对应的电极层SD区域接触连接；电极层SD部分透过阻隔层ES与有源层SE接触连接；

第三电极层CM设置在像素过孔一旁的第一平坦化层OC和VA层之间区域；绝缘层CH底面对应第三电极层CM区域设置共通电极COM，第二平坦化层OC2和VA层对应第三电极层CM的中间区域设置触控过孔，使得部分共通电极COM通过触控过孔与第三电极层CM接触连接。

进一步地，第一平坦化层OC的厚度为3~4μm，第二平坦化层OC2的厚度为1μm。

进一步地，栅极绝缘层GI的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。

进一步地，VA层采用氮化硅材料成型。

一种低寄生电容的TFT结构触控阵列基板的制备方法，其包括以下步骤：

步骤1，准备前体，所述前体包括依次排布的基板、栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV；

步骤2，在前体上制作第一平坦化层OC，然后显影暴露出第一平坦化层OC的像素过孔；

步骤3，第一平坦化层OC上对应像素过孔的两侧区域依次排布VA层、第二平坦化层OC2和绝缘层CH；显影暴露出第二平坦化层OC2的触控过孔；

步骤4，在像素过孔内制作像素电极PE，像素电极PE部分穿过像素过孔与电极层SD搭接，

步骤5，在触控过孔内，第一平坦化层OC上方形成第三电极CM，

步骤7，再在VA层挖VA浅孔以实现电极间搭接，CH底面对应第三电极CM区域设置共通电极COM；共通电极COM通过触控过孔与第三电极CM搭接。

进一步地，步骤3中VA层、第二平坦化层OC2的具体制程为：

步骤3-1，将SiNx利用物理气相成一层VA膜；

步骤3-2，用有机物涂布一层OC2,膜厚1um；

步骤3-3，用VA/OC的光罩曝光2次，VA光罩吃VA层上第二平坦化层OC2，OC光罩吃VA层下第一平坦化层OC;

步骤3-4，对第一平坦化层OC和第二平坦化层OC2进行烘烤；

步骤3-5，对第一平坦化层OC和第二平坦化层OC2进行离子处理，清洗，防止OC残留；

步骤3-6，对第一平坦化层OC和第二平坦化层OC2进行清洗；

步骤3-7，VA层上光阻，曝光，显影；

步骤3-8，对VA层进行干蚀刻；

步骤3-9，对VA层进行剥膜。

本发明采用以上技术方案，采用两层OC膜层的设计，将VA层别用SiNx+OC代替,增大TP Line与COM之间的距离，降低TP Line与COM之间的电容，获得低寄生电容的设计，以满足主动笔较低寄生电容的需求。本发明适合绑定的内嵌式(In cell)、触控屏面板,主动笔等。在主动笔架构下，两层OC膜层结构的设计使得寄生电容较低，满足主动笔规格需求。

附图说明

以下结合附图和

具体实施方式

对本发明做进一步详细说明；

图1为现有技术中TFT结构触控阵列基板的结构示意图；

图2为本发明VA(SiNx +OC)光罩制程流程示意图；

图3为本发明一种低寄生电容的TFT结构触控阵列基板的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。

如图2或3所示，本发明公开了一种低寄生电容的TFT结构触控阵列基板，其包括基板以及依次设置于基板上的栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV、第一平坦化层OC、第三电极层CM、VA层、第二平坦化层OC2、绝缘层CH(Contact Hole)和像素电极PE, 像素电极PE覆盖绝缘层CH的部分区域且位于部分电极层SD的上方，位于像素电极PE与电极层SD之间的钝化层PV、第一平坦化层OC、VA层和第二平坦化层OC2 和绝缘层CH的竖直方向对应设置像素过孔，像素电极PE布置在像素过孔内并藉由像素过孔与对应的电极层SD区域接触连接；电极层SD部分透过阻隔层ES与有源层SE接触连接；

第三电极层CM设置在像素过孔一旁的第一平坦化层OC和VA层之间区域；绝缘层CH底面对应第三电极层CM区域设置共通电极COM，第二平坦化层OC2和VA层对应第三电极层CM的中间区域设置触控过孔，使得部分共通电极COM通过触控过孔与第三电极层CM接触连接。

进一步地，第一平坦化层OC的厚度为3~4μm，第二平坦化层OC2的厚度为1μm。

进一步地，栅极绝缘层GI的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。

进一步地，VA层采用氮化硅材料成型。

一种低寄生电容的画素TFT结构的制备方法，其包括以下步骤：

步骤1，准备前体，所述前体包括依次排布的基板、栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV；

步骤2，在前体上制作第一平坦化层OC，然后显影暴露出第一平坦化层OC的像素过孔；

步骤3，第一平坦化层OC上对应像素过孔的两侧区域依次排布VA层、第二平坦化层OC2和绝缘层CH；显影暴露出第二平坦化层OC2的触控过孔；

步骤4，在像素过孔内制作像素电极PE，像素电极PE部分穿过像素过孔与电极层SD搭接，

步骤5，在触控过孔内，第一平坦化层OC上方形成第三电极CM，

步骤7，再在VA层挖VA浅孔以实现电极间搭接，CH底面对应第三电极CM区域设置共通电极COM；共通电极COM通过触控过孔与第三电极CM搭接。

进一步地，步骤3中VA层、第二平坦化层OC2的具体制程为：

步骤3-1，将SiNx利用物理气相成一层VA膜；

步骤3-2，用有机物涂布一层OC2,膜厚1um；

步骤3-3，用VA/OC的光罩曝光2次，VA光罩吃VA层上第二平坦化层OC2，OC光罩吃VA层下第一平坦化层OC;

步骤3-4，对第一平坦化层OC和第二平坦化层OC2进行烘烤；

步骤3-5，对第一平坦化层OC和第二平坦化层OC2进行离子处理，清洗，防止OC残留；

步骤3-6，对第一平坦化层OC和第二平坦化层OC2进行清洗；

步骤3-7，VA层上光阻，曝光，显影；

步骤3-8，对VA层进行干蚀刻；

步骤3-9，对VA层进行剥膜。

具体地，如图2所示，本发明实施例中VA(SiNx +OC)光罩制程流程示意图，其中，PVD:物理气相成膜；PHO:上光阻+曝光+显影；WET：湿蚀刻；DRY：干蚀刻；STR：剥膜；CVD: 化学气相成膜；OVN：烘烤；DSC：离子处理，清洗；CLN：清洗。

由于主动笔架构有较低电容需求，故可将VA（Via Hole）由一般的SiNx（氮化硅）修改为SiNx+OC膜层， OC深度由原 2um(图1)加深至3~4um(图3)，可将VA绝缘层膜层用SiNx+OC代替，即在一般的VA用氮化硅成膜完之后，再用VA层的光罩成膜一层厚度较大的OC2层（有机层），膜厚1um，增大TP Line（触控线）与COM（共通电极）之间的距离，降低了TP Line与COM之间的电容。采用两层OC膜层的设计，通过降低TP Line与COM之间的电容以满足主动笔较低寄生电容的需求。

本发明采用以上技术方案，采用两层OC膜层的设计，将VA层别用SiNx+OC代替,增大TP Line与COM之间的距离，降低TP Line与COM之间的电容，获得低寄生电容的设计，以满足主动笔较低寄生电容的需求。本发明适合绑定的内嵌式(In cell)、触控屏面板,主动笔等。在主动笔架构下，两层OC膜层结构的设计使得寄生电容较低，满足主动笔规格需求。

显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。