具体实施方式

在以下描述中，阐述了大量细节(如数据存储装置配置、控制器操作等)，以便提供对本公开的一个或多个方面的理解。对于本领域技术人员来说显而易见的是，这些具体细节仅仅是示例性的且并不旨在限制本申请的范围。特定来说，与数据存储装置相关联的功能可由硬件(例如模拟或数字电路)、硬件与软件的组合(例如非暂时性计算机可读介质和电子处理器)或任何其它合适的构件执行。以下描述仅旨在给出本公开的各个方面的一般构思，而不以任何方式限制本公开的范围。

为了使用ECC码来校准阈值，存储器控制器检查各种阈值组合的误码率(BER)。举例来说，在页具有两个阈值且存在五个阈值位置的情况下，存储器控制器将需要检查二十五(5^2＝25)个可能组合(也称为“假设”)。在检查了所有的可能组合之后，存储器控制器随后选择具有最低BER的组合。读取阈值校准可通过应用多种感测且随后根据与感测的数目相关的不同假设来依序计算某一度量的过程进行。常规地，涉及服务于相同命令队列的多个独立ECC解码器的ECC解码器池已用于实现更高的吞吐量要求和更严格的QoS要求。

本公开的存储器控制器可通过执行页(例如NAND页)的二十五种物理感测来检查所有的可能组合。在其它实例中，本公开的存储器控制器可通过以数字方式产生所有组合/假设来检查所有的可能组合。可将以数字方式产生所有组合的这种过程称作BER估计扫描或“BES”。

相对于BES方法描述本公开的存储器控制器。然而，本公开的存储器控制器不限于BES方法。除了以数字方式产生所有的可能组合之外或代替以数字方式产生所有的可能组合，本公开的存储器控制器还可以物理方式读取所有组合。

如本文中所描述，存在可分布在一起工作的多个解码器上的两个任务：1)从各种读取页面产生BES假设，其中如果存储器控制器要从特定阈值组合进行读取，则每个假设表示读取；2)计算/估计BER。在一些实例中，多个解码器中的每个解码器可通过对数据进行解码且对位翻转进行计数来精确地计算BER。在其它实例中，多个解码器中的每个解码器可通过计算校正子权重(SW)来估计BER，所述校正子权重是BER的良好代理且需要较少计算资源。

本公开的解码器大体上被视为运用SW进程来计算BER，这是因为SW进程需要较少计算资源。然而，本公开的解码器不限于运用SW进行来计算BER。除了运用SW进程来计算BER之外或代替运用SW进程来计算BER，本公开的解码器还可通过对数据进行解码且对位翻转进行计数来计算BER。

图1是根据本公开的一些实施例的包含数据存储装置的系统的框图，所述数据存储装置具有基于使用多个解码器的读取阈值校准来读取数据的存储器。在图1的实例中，系统100包含数据存储装置102和主机装置150。数据存储装置102包含控制器120和耦合到控制器120的存储器104(例如非易失性存储器)。

数据存储装置102和主机装置150可经由如总线或无线连接的连接(例如通信路径110)以操作方式耦合。在一些实例中，数据存储装置102可嵌入在主机装置150内。替代地，在其它实例中，数据存储装置102可从主机装置150移除(即，“以可移除方式”耦合到主机装置150)。作为实例，数据存储装置102可根据可移除通用串行总线(USB)配置而以可移除方式耦合到主机装置150。在一些实施方案中，数据存储装置102可包含或对应于固态驱动器(SSD)，所述固态驱动器可用作嵌入式存储驱动器(例如移动嵌入式存储驱动器)、企业存储驱动器(ESD)、客户端存储装置或云存储驱动器或其它合适的存储驱动器。

数据存储装置102可配置成经由通信路径110(如有线通信路径和/或无线通信路径)耦合到主机装置150。举例来说，数据存储装置102可包含接口108(例如主机接口)，所述接口108经由数据存储装置102与主机装置150之间的通信路径110实现通信，如在接口108以通信方式耦合到主机装置150时。

主机装置150可包含电子处理器和存储器。存储器可配置成存储可由电子处理器执行的数据和/或指令。存储器可以是单个存储器或可包含一个或多个存储器，如一个或多个非易失性存储器、一个或多个易失性存储器或其组合。主机装置150可向数据存储装置102发出一个或多个命令，例如一个或多个请求，以擦除数据存储装置102的存储器104处的数据，从所述存储器104读取数据或将数据写入到所述存储器104。举例来说，主机装置150可配置成提供待存储在存储器104处的数据，例如用户数据132，或请求从存储器104读取数据。主机装置150可包含移动智能电话、音乐播放器、视频播放器、游戏控制台、电子书阅读器、个人数字助理(PDA)、计算机(如膝上型计算机或笔记本计算机)、其任何组合或其它合适的电子装置。

主机装置150经由使得能够从存储器104读取和写入到存储器104的存储器接口进行通信。在一些实例中，主机装置150可依照行业规格(如通用闪存(UFS)主机控制器接口规格)进行操作。在其它实例中，主机装置150可依照一个或多个其它规格(如安全数字(SD)主机控制器规格或其它合适的行业规格)进行操作。主机装置150还可根据任何其它合适的通信协议与存储器104进行通信。

数据存储装置102的存储器104可包含多级非易失性存储器(例如NOR、NAND、PCM、MRAM、3-D XPoint、DRAM、BiCS系列存储器或其它合适的存储器)。在一些实例中，存储器104可以是任何类型的快闪存储器。举例来说，存储器104可为二维(2D)存储器或三维(3D)快闪存储器。存储器104可包含一个或多个存储器裸片103。一个或多个存储器裸片103中的每一个可包含一个或多个块(例如一个或多个擦除块)。每个块可包含一组或多组存储元件，如一组代表性的存储元件107A到107N。这组存储元件107A到107N中的每个存储元件可配置为字线。这组存储元件107A到107N中的每个存储元件可分别包含多个存储元件(例如在本文中称为“串”的存储器单元)，如代表性存储元件109A和109N。

存储器104可包含用于支持一个或多个存储器裸片103的操作的支持电路系统，如读取/写入电路系统140。尽管描绘为单个组件，但可将读取/写入电路系统140划分成存储器104的单独组件，如读取电路系统和写入电路系统。读取/写入电路系统140可在存储器104的一个或多个存储器裸片103的外部。替代地，一个或多个单独存储器裸片可包含对应读取/写入电路系统，所述对应读取/写入电路系统可操作以独立于其它存储器裸片中的任何一个处的任何其它读取和/或写入操作而从单独存储器裸片内的存储元件进行读取和/或写入到所述存储元件。

数据存储装置102包含经由总线106、接口(例如接口电路系统)、另一结构或其组合耦合到存储器104(例如一个或多个存储器裸片103)的控制器120。举例来说，总线106可包含多个不同信道以使得控制器120能够在与其它存储器裸片103通信的情况下并行且独立地与一个或多个存储器裸片103中的每一个通信。在一些实施方案中，存储器104可以是快闪存储器。

控制器120配置成从主机装置150接收数据和指令且向主机装置150发送数据。举例来说，控制器120可经由接口108向主机装置150发送数据，且控制器120可经由接口108从主机装置150接收数据。控制器120配置成向存储器104发送数据和命令且从存储器104接收数据。举例来说，控制器120配置成发送数据和写入命令以使得存储器104将数据存储到存储器104的指定地址。写入命令可指定存储器104的一部分的将要存储数据的物理地址(例如存储器104的字线的物理地址)。

控制器120配置成向存储器104发送读取命令，以从存储器104的指定地址存取数据。读取命令可指定存储器104的区的物理地址(例如存储器104的字线的物理地址)。控制器120还可以配置成向与后台扫描操作、垃圾收集操作和/或耗损均衡操作或其它合适的存储器操作相关联的存储器104发送数据和命令。举例来说，控制器120配置成根据如下文关于图6更详细地描述的读取阈值校准过程600来对存储器104进行读取阈值校准160。此外，下文关于图4和图7更详细地描述ECC引擎126与读取阈值校准160之间的关系。

控制器120可包含电子处理器122、存储器124以及错误校正码(ECC)引擎126(例如，如下文在图2中描述的解码器池)。电子处理器122可以是微处理器或其它合适的电子处理装置。图1中示出由控制器120提供的结构和功能特征的一个实例。然而，控制器120不限于由图1中的控制器120提供的结构和功能特征。控制器120可包含更少的或额外的图1中未示出的结构和功能特征。

可在逐存储元件的基础上、在逐字线的基础上、在逐块的基础上、在逐裸片的基础上或在其它合适的基础上追踪度量162。一个或多个度量162可追踪编程/擦除(P/E)计数(PEC)、误码率(BER)、编程时间、擦除时间、用于编程存储元件的多个电压脉冲、用于擦除存储元件的多个电压脉冲、其组合或对应于存储器104的其它合适的度量。

图2是示出解码器池架构200的图。在解码器池架构200(也称为LDPC解码器)中，使用数个解码引擎。

如图2中所示出，在解码器池架构200中，代替使用单个解码器引擎，将解码器引擎划分成独立解码器的池202到206。

常规地，通过使用为单个解码器的部分的BER估计引擎来计算BES假设。然而，常规途径并不利用解码器池架构200。相反，常规途径在与单个解码器引擎相同的速率下在解码器池的单个引擎上运行BES操作。

图3是示出运用图2的解码器池架构200的BES操作结构300的常规实例的框图。如图3的BES操作结构300中所示出，在来自解码器池架构200的对应的单个解码器(即，解码器308到312中的一个)中执行由BES状态机302到306输出的每个BES操作。BES状态机，例如BES状态机302，含有生成BES假设且向解码器发送BES假设以计算校正子权重(SW)或精确地解码和计算BER的机制，所述校正子权重是用于BER估计的代理。

BES假设中的每一个表示读取位置的组合。举例来说，当每页存在七个读取位置和两个读取阈值时，那么将存在将在读取操作期间提供最少错误量的读取位置组合的七的平方种可能性。

如图3中所示出，第一解码器308可校准第一页的阈值，第二解码器310可校准第二页的阈值，且第三解码器312可校准第三页的阈值。换句话说，在BES操作结构300中，每个单独解码器将基于来自单独BES状态机的BES假设来校准单独页的阈值。没有考虑来自同一WL的数个帧存储器单元(FMU)的同时BES。

帧存储器单元(FMU)可以是来自闪存的基本读取单元(例如大小为4千字节)。FMU还可以是主机150可从数据存储装置102读取的最小读取单元。快闪字线包含数个FMU。举例来说，如本文中所描述，快闪字线对于每字线/页总共十六千字节具有四个FMU。

本公开的读取阈值校准出于对单个FMU进行的BES操作的益处而使用数个解码器，因此减少了时延。本公开的读取阈值校准还可同时对来自同一WL的所有FMU执行BES操作，因此实现更好的准确性。

图4是示出根据本公开的各个方面的运用图2的解码器池架构200的BES操作结构400的实例的框图。如图4的BES操作结构400中所示出，集中式BES状态机402控制来自图2的解码器池架构200的多个解码器404A到404N且安排多个解码器404A到404N的任务。集中式BES状态机402在多个解码器404A到404N之间划分BES假设，以避免多个解码器404A到404N中的任何一个解码器变得空闲。在一些实例中，多个解码器404A到404N还可具有较快或较慢的BER估计模块(归因于BER估计模块平行性)，以使得模块不必同步。

与BES操作结构300类似，在BES操作结构400中，BES假设中的每一个表示读取位置的某一组合。举例来说，当每页存在七个读取位置和两个读取阈值时，那么将存在将在读取操作期间提供最少错误量的读取位置组合的七的平方种可能性。在一些实例中，代替选择单个BES假设，可在BES假设中的一些之间执行内插法。

此外，通过在多个解码器404A到404N之间划分BES假设，可以更快地发生对最好的BES假设(即，在读取操作期间将提供最少错误量的读取位置组合)的确定，并且可在相同时间量期间检查更多的BES假设，这导致更好的准确性。

由于读取阈值校准通常在异常期间发生，因此BES操作结构400的时延减少可能非常显著，取决于多个解码器404A到404N中的解码器的数量。举例来说，当给定系统中存在四个解码引擎时，在实例400中执行的BES计算可比常规实例300快四倍。

图5是示出在ECC故障之后的运用图2的解码器池架构200的读取阈值校准过程500的常规实例的流程图。如图5中所示出，读取阈值校准过程500包含针对不同阈值位置执行同一字线的数次读取(在框502处)。读取阈值校准过程500包含将故障的FMU传递到控制器120(在框504处)。读取阈值校准过程500实际上读取所有四个FMU。然而，因为读取阈值校准过程500使用可用于执行BES的单个解码器，所以读取阈值校准过程500仅传递故障FMU。此外，读取阈值校准过程500不将故障的FMU提供给多个解码器，这是因为所述故障的FMU将在多个解码器上产生相同读取位置。

读取阈值校准过程500包含对故障的FMU执行BES(在框506处)。读取阈值校准过程500还包含基于故障的FMU的BES在读取位置处读取字线(在框508处)。BES读取阈值的准确性非常显著，这是因为具有最低BER的读取位置对于减少故障的FMU中的错误的数目是必需的并且提高了对故障的FMU进行解码的机率。

图6是示出根据本公开的各个方面的在ECC故障之后的运用图2的解码器池架构200的读取阈值校准过程600的实例的流程图。如图6中所示出，控制器120使用读取阈值校准过程600来对相同字线的不同阈值位置执行数次读取(在框602处)。

然而，不同于读取阈值校准过程500，控制器120使用读取阈值校准过程600来将给定字线的所有FMU传递到控制器120(例如每字线四个FMU)(在框604处)。控制器120使用读取阈值校准过程600来同时对所有FMU执行BES(在框606处)。控制器120还使用读取阈值校准过程600来基于所有FMU的BES收敛在读取位置处读取字线(在框608处)。

通过同时对所有FMU执行BES，控制器120可汇总单独BES操作的误码率(BER)结果，且汇总将比使用仅单个BES操作的误码率(BER)结果更为准确。因为所有FMU都来自相同字线且经历相同情况，即经历相同应力和改变字线的情况的其它因素)，所以汇总BER结果更为准确。基于所有FMU的BES的读取位置也比基于单个FMU的读取位置更为准确，这是因为当将所有FMU传递到控制器120时存在的可用数据更多。

尽管读取阈值校准过程600需要传递比读取阈值校准过程500更多的FMU，但与读取阈值校准过程600相关联的总时延可小于与读取阈值校准过程500相关联的总时延，这是因为BES操作在运用来自额外FMU的额外数据的读取阈值校准过程600中更快地收敛。

图7是示出根据本公开的各个方面的运用图2的解码器池架构200的第二BES操作结构700的实例的框图。如图7的BES操作结构700中所示出，集中式BES状态机702控制来自图2的解码器池架构200的多个解码器704A到704N且安排多个解码器704A到704N的同时BES任务。集中式BES状态机702在多个解码器704A到704N之间划分工作，以避免多个解码器704A到704N中的任何一个解码器变得空闲且实现对BES阈值的最快收敛。

如图7中所示出，多个解码器704A到704N的单独操作的BER结果可通过BES状态机702求平均或以其它方式汇总，作为所得汇总710。BES阈值可基于所得汇总710，且BES阈值将比基于来自单个解码器的单个结果的BES阈值更为准确。

图8是示出根据本公开的一些实施例的读取阈值校准过程800的流程图。参考图1描述图8。

读取阈值校准过程800包含运用控制器电路针对多个字线中的一个字线产生多个误码率估计扫描(BES)假设(在框802处)。举例来说，电子处理器122针对存储元件107A产生多个BES假设。

读取阈值校准过程800包含运用控制器电路在多个解码器之间划分多个BES假设(在框804处)。举例来说，电子处理器122在ECC引擎126之间划分多个BES假设。

读取阈值校准过程800包含运用控制器电路基于多个BES假设来从多个解码器接收误码率(BER)结果(在框806处)。举例来说，电子处理器122基于多个BES假设来从ECC引擎126接收BER结果。BER结果可包含在读取操作期间提供最少错误量或针对假设中的一些的BER/SW的读取位置组合。

读取阈值校准过程800还包含运用控制器电路基于来自多个解码器的BER结果来调整一个字线的一个或多个读取位置(在框808处)。举例来说，电子处理器122基于来自ECC引擎126的BER结果来调整存储元件107A的一个或多个读取位置。

读取阈值校准过程800可在至少两种不同使用情况下执行。第一使用情况是周期性维护操作，其中电子处理器122发起定期周期性操作以校准某一块和/或字线的阈值。在一些实例中，周期性维护操作可在不定期读取字线的情况下执行在其它实例中，周期性维护操作可在定期读取字线的情况下执行。

第二使用情况是ECC故障，其中电子处理器122执行定期读取操作且未能对某一FMU进行解码。响应于未能对某一FMU进行解码，电子处理器122发起包含读取阈值校准800的恢复流程。换句话说，电子处理器122首先可对具有一个或多个读取位置的多个存储元件107N中的一个存储元件107A执行读取操作，且未能对一个存储元件107A进行解码。响应于未能对一个存储元件107A进行解码，电子处理器执行读取阈值校准过程800。

在一些实例中，读取阈值校准过程800可进一步包含运用控制器电路在经过调整的一个或多个读取位置处对一个字线执行第二读取操作。此外，在一些实例中，读取阈值校准过程800可进一步包含运用控制器电路通过汇总来自多个解码器的BER结果来产生汇总结果。在这些实例中，基于来自多个解码器的BER结果来调整一个或多个读取位置进一步包含基于汇总结果来调整一个或多个读取位置。

在一些实例中，在多个解码器之间划分多个BES假设可进一步包含划分多个BES假设以在公共时间帧内使多个解码器保持在相应的活动状态下。在其它实例中，在多个解码器之间划分多个BES假设可进一步包含划分多个BES假设以控制多个解码器在类似时间点输出相应BER结果。

在一些实例中，一个字线包含多个帧存储器单元(FMU)。在这些实例中，针对多个字线中的一个字线产生多个BES假设可进一步包含针对多个帧存储器单元(FMU)中的每个FMU产生多个BES假设。此外，在这些实例中，多个FMU可为四个FMU，且每个FMU可具有四千字节的大小。

关于本文中所描述的过程、系统、方法、启发法等，应理解，尽管已经将所述过程等的步骤描述为根据某一排序的顺序进行，但这类过程可以按所描述的步骤以除本文中所描述的次序以外的次序执行的方式来实践。应进一步理解，某些步骤可以同时执行，可以添加其它步骤，或可以省略本文中所描述的某些步骤。换句话说，本文中对过程的描述是出于说明某些实施方案的目的而提供的，并且绝不应理解为限制权利要求。

因此，应理解，以上描述旨在为说明性而非限制性的。在阅读以上描述后，除所提供的实例以外的许多实施例和应用将显而易见。本发明的范围不应参考以上描述来确定，而是实际上应参考所附权利要求以及所述权利要求所授权的等效物的全部范围来确定。预期并且打算，未来的开发将对于本文中所论述的技术进行，并且所公开的系统和方法将并入到所述未来的实施例中。总之，应理解，本申请能够进行修改和变化。

除非本文中明确地进行相反指示，否则权利要求书中所使用的所有术语都旨在被给出如对于如本文中所描述的技术博学的人员所理解的其最广泛的合理构造和其普通含义。特定来说，除非权利要求相反地叙述了明确限制，否则如“一”、“所述(the)”、“所述(said)”等单数冠词的使用应理解为列举一个或多个所指示的要素。

提供摘要以允许读者快速确定本技术公开的性质。应理解，所述摘要将不会用于解释或限制权利要求书的范围或含义。此外，在前述详细描述中，可以看出在各种实施例中，出于精简本公开的目的将各种特征分组在一起。不应将本公开的这种方法解释为反映以下意图：所要求的实施例需要比每项权利要求中明确叙述的特征更多的特征。相反，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入到详细描述中，其中每个权利要求独自作为单独要求的主题。