阅读说明：本技术 阵列基板及其制造方法 (Array substrate and manufacturing method thereof ) 是由 胡小波 于 2020-05-11 设计创作，主要内容包括：本申请实施例提供了一种阵列基板及其制造方法,其中,该阵列基板包括衬底层和依次层叠设置于所述衬底层上的栅极层、绝缘层、半导体层、源漏极层、钝化层和像素电极层；其中,所述阵列基板还包括阻挡层,所述阻挡层覆盖于所述栅极层上和/或所述源漏极层上。本方案可以解决由于受到的挤压应力过大而导致栅极层和/或源漏极层的表面出现小丘的问题。(The embodiment of the application provides an array substrate and a manufacturing method thereof, wherein the array substrate comprises a substrate layer, and a gate electrode layer, an insulating layer, a semiconductor layer, a source drain electrode layer, a passivation layer and a pixel electrode layer which are sequentially stacked on the substrate layer; the array substrate further comprises a blocking layer, and the blocking layer covers the grid layer and/or the source drain layer. The scheme can solve the problem that hillocks appear on the surface of the gate layer and/or the source drain layer due to overlarge compression stress.)

阵列基板及其制造方法

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。

背景技术

随着TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)大尺寸化趋势，为了满足电学性能，阵列基板的栅极层和源漏极层需要沉积得越来越厚。

为了降低生产成本，栅极层和源漏极层的材料一般为金属铝。但是，由于金属铝的热膨胀系数较大，在受热时容易由于受到的挤压应力过大而导致栅极层和源漏极层的表面出现小丘(hillock)，使其表面变得不平整，严重时会刺穿绝缘层，使得短路，降低了阵列基板的性能和良品率。

发明内容

本申请实施例提供了一种阵列基板及其制造方法，可以解决由于受到的挤压应力过大而导致栅极层和/或源漏极层的表面出现小丘的问题。

第一方面，本申请实施例提供了一种阵列基板，包括衬底层和依次层叠设置于所述衬底层上的栅极层、绝缘层、半导体层、源漏极层、钝化层和像素电极层；其中，所述阵列基板还包括阻挡层，所述阻挡层覆盖于所述栅极层上和/或所述源漏极层上。

在本申请实施例提供的阵列基板中，所述阻挡层的材料包括五氧化二钽、五氧化二铌或二氧化钛。

在本申请实施例提供的阵列基板中，所述阻挡层的厚度为50埃-500埃。

在本申请实施例提供的阵列基板中，所述栅极层和/或所述源漏极层包括第一金属子层和第二金属子层，所述第一金属子层的材料包括铝，所述第二金属子层的材料包括钼或钛。

在本申请实施例提供的阵列基板中，所述第二金属子层覆盖于所述第一金属子层上或所述第二金属子层层叠设置于所述第一金属子层上。

在本申请实施例提供的阵列基板中，当所述第二金属子层层叠设置于所述第一金属子层上时，位于所述栅极层和/或所述源漏极层侧表面上的所述阻挡层的厚度大于位于所述栅极层和/或所述源漏极层上表面上的所述阻挡层的厚度。

在本申请实施例提供的阵列基板中，所述阻挡层的材料包括钼或钛。

第二方面，本申请实施例提供了一种阵列基板的制造方法，包括：

提供一衬底层；

在所述衬底层上依次形成栅极层、绝缘层、半导体层、源漏极层、钝化层和像素电极层；

其中，所述阵列基板的制造方法还包括在所述栅极层和/或所述源漏极层上形成覆盖所述栅极层和/或所述源漏极层的阻挡层。

在本申请实施例提供的阵列基板的制造方法中，所述阻挡层的材料包括五氧化二钽、五氧化二铌或二氧化钛。

在本申请实施例提供的阵列基板的制造方法中，所述阻挡层的厚度为50埃-500埃。

由上，本申请实施例提供的阵列基板包括衬底层和依次层叠设置于所述衬底层上的栅极层、绝缘层、半导体层、源漏极层、钝化层和像素电极层；其中，所述阵列基板还包括阻挡层，所述阻挡层覆盖于所述栅极层上和/或所述源漏极层上。本方案可以解决由于受到的挤压应力过大而导致栅极层和/或源漏极层的表面出现小丘的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的阵列基板的结构示意图。

图2是本申请实施例提供的阵列基板的另一结构示意图。

图3是图2所示阵列基板中的栅极层和/或源漏极层的结构示意图。

图4是图2所示阵列基板中的栅极层和/或源漏极层的另一结构示意图。

图5是本申请实施例提供的阵列基板的制造方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种阵列基板及其制造方法，以下将分别进行详细说明。

请参阅图1或图2，图1和图2是本申请实施例提供的阵列基板的结构示意图。该阵列基板100可以包括衬底层10和依次层叠设置于该衬底层10上的栅极层20、绝缘层30、半导体层40、源漏极层50、钝化层60和像素电极层70。其中，阵列基板100还可以包括阻挡层800，该阻挡层800覆盖于栅极层30上和/或源漏极层50上。

其中，衬底层10的材料可以包括玻璃、石英或蓝宝石等，需要说明的是，衬底层10的材料包括但不限于以上材料，其还可以包括其他材料，比如柔性材料等，在此不再一一列举。绝缘层30的材料可以包括氮化硅、氧化硅或氮氧化硅等。半导体层40的材料可以包括铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物中的一种或多种。该钝化层60可以为氧化硅薄膜、氮化硅薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。

如图1所示，在一些实施例中，为了避免该栅极层20和/或源漏极层50的表面在受热膨胀时所产生的小丘刺穿绝缘层30和/或钝化层60。可以该栅极层20和/或源漏极层50上设置一覆盖该栅极层20和/或源漏极层50的阻挡层80。此时，该栅极层20和/或源漏极层50的材料可以为金属铝。该阻挡层80的材料可以为金属钼或金属钛。

如图2-图4所示，在一些实施例中，该栅极层20和/或源漏极层50可以包括第一金属子层21和第二金属子层22。其中，该第二金属子层22可以覆盖于第一金属子层21上或层叠设置于第一金属子层21上。其中，该第一金属子层21的材料可以为金属铝。该第二金属子层22的材料可以为金属钼或金属钛。

需要说明的是，此时该阻挡层80的材料可以包括五氧化二钽、五氧化二铌或二氧化钛等具有高致密度和高稳定性的金属氧化物。其中，该阻挡层80的厚度可以为50埃-500埃。需要说明的是，当该阻挡层80的厚度在50埃-500埃时，该阻挡层80具备高稳定性、高致密度和高透性。

可以理解的是，当该第二金属子层22覆盖于第一金属子层21上时，该第二金属子层22可以避免第一金属子层21直接与绝缘层30和/或源漏极层50接触，以在第一金属子层21的表面在受热膨胀产生小丘时，避免该小丘刺穿绝缘层30和/或钝化层60。此时，该阻挡层80可以进一步提高其防护作用。

可以理解的是，当该第二金属子层22层叠设置于第一金属子层21上时，该第二金属子层22可以避免第一金属子层21的上表面直接与绝缘层30和/或钝化层60接触，以在第一金属子层21的上表面在受热膨胀产生小丘时，避免该小丘刺穿绝缘层30和/或钝化层60。此时，第一金属子层21的侧表面与阻挡层80相接触。因此，该阻挡层80不仅可以用于避免金属层21的侧表面与绝缘层30和/或钝化层60接触，还可以进一步提高其防护作用。

可以理解的是，当第二金属子层22层叠设置于第一金属子层21上时，由于第一金属子层21的侧表面是直接与阻挡层80接触的。因此，相对于该第一金属子层21的上表面来说，该第一金属子层21的侧表面所产生的小丘更容易刺穿绝缘层30和/或钝化层60。因此，为了提高阻挡层80对该第一金属子层21侧表面的防护作用，可以将位于栅极层20和/或源漏极层50侧表面上的阻挡层80的厚度设置为大于位于栅极层20和/或源漏极层50上表面上的阻挡层80的厚度。

综上，本申请实施例提供的阵列基板100栅极层30上和/或源漏极层50上设置阻挡层80，可以对金属铝起阻挡作用，从而金属铝在受热膨胀时，抑制小丘的产生，从而避免金属铝受热膨胀时产生的小丘刺穿绝缘层40和/或钝化层60。因此，通过本方案可以生产具有较大厚度栅极层30和/或源漏极层50的阵列基板100。可以理解的是，本方案可以金属铝受热膨胀时产生的小丘刺穿绝缘层40和/或钝化层60，从而提高了阵列基板100的电性稳定性和良品率。

请参阅图5，图5是本申请实施例提供的阵列基板的制造方法的流程示意图。该阵列基板100的具体制造流程可以如下：

101、提供一衬底层10。

102、在所述衬底层10上依次形成栅极层20、绝缘层30、半导体层40、源漏极层50、钝化层60和像素电极层70。

103、其中，所述阵列基板100的制造方法还包括在所述栅极层20和/或所述源漏极层50上形成覆盖所述栅极层20和/或所述源漏极层50的阻挡层80。

在一些实施例中，该阻挡层80的材料可以包括五氧化二钽、五氧化二铌或二氧化钛等具有高致密度和高稳定性的金属氧化物。其中，该阻挡层80的厚度可以为50埃-500埃。需要说明的是，当该阻挡层80的厚度在50埃-500埃时，该阻挡层80具备高稳定性、高致密度和高透性。

由上，本申请实施例提供的阵列基板的制造方法提供一衬底层10。在所述衬底层10上依次形成栅极层20、绝缘层30、半导体层40、源漏极层50、钝化层60和像素电极层70。其中，所述阵列基板100的制造方法还包括在所述栅极层20和/或所述源漏极层50上形成覆盖所述栅极层20和/或所述源漏极层50的阻挡层80。通过本方案可以抑制金属铝小丘的产生，从而提高了阵列基板100的电性稳定性和良品率。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种阵列基板及其制造方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。