阅读说明：本技术 用于mram阵列的磁屏蔽结构 (Magnetic shield structure for MRAM array ) 是由 弗朗西斯科斯·皮特鲁斯·韦德索文 安托尼斯·亨德里库斯·尤立夫·坎菲斯 于 2020-01-09 设计创作，主要内容包括：提供了一种封装半导体装置的实施例,所述封装半导体装置包括：半导体管芯,所述半导体管芯具有有源侧和相对的背侧,所述半导体管芯包括磁阻式随机存取存储器(MRAM)单元阵列,所述MRAM单元阵列形成于所述半导体管芯的所述有源侧上的MRAM区域内；以及顶盖,所述顶盖包括定位在所述半导体管芯的所述背侧上的软磁材料,其中所述顶盖包括形成于所述顶盖的第一主表面中的凹陷,所述第一主表面面对所述半导体管芯的所述背侧,并且所述凹陷定位在所述MRAM单元阵列上方。(Embodiments of a packaged semiconductor device are provided, the packaged semiconductor device comprising: a semiconductor die having an active side and an opposing backside, the semiconductor die comprising an array of Magnetoresistive Random Access Memory (MRAM) cells formed within an MRAM region on the active side of the semiconductor die; and a top cover comprising a soft magnetic material positioned on the back side of the semiconductor die, wherein the top cover comprises a recess formed in a first major surface of the top cover, the first major surface facing the back side of the semiconductor die, and the recess is positioned above the MRAM cell array.)

用于MRAM阵列的磁屏蔽结构

技术领域

本公开总体上涉及磁阻式随机存取存储器(MRAM)系统，并且更具体地说，涉及用于MRAM的磁屏蔽。

背景技术

与使用电荷来存储数据的随机存取存储器(RAM)技术相比，MRAM是一种使用磁极化来存储数据的存储器技术。MRAM的一个主要益处是，其在未施加系统电力的情况下保留所存储的数据，从而使其成为适于在各种装置中实施的非易失性存储器。虽然MRAM技术相对较新，但所述技术具有显著的应用机会。

发明内容

在本公开的一个实施例中，提供了一种封装半导体装置，所述封装半导体装置包括：半导体管芯，所述半导体管芯具有有源侧和相对的背侧，所述半导体管芯包括磁阻式随机存取存储器(MRAM)单元阵列，所述MRAM单元阵列形成于所述半导体管芯的所述有源侧上的MRAM区域内；以及顶盖，所述顶盖包括定位在所述半导体管芯的所述背侧上的软磁材料，其中所述顶盖包括形成于所述顶盖的第一主表面中的凹陷，所述第一主表面面对所述半导体管芯的所述背侧，并且所述凹陷定位在所述MRAM单元阵列上。

上述实施例的一方面提供的是，所述凹陷的侧壁与所述MRAM单元阵列的周边通过间隔距离隔开。

上述实施例的另一方面提供的是，所述半导体管芯另外包括有源电路，所述有源电路形成于所述有源侧上的电路系统区域内，所述有源电路侧向邻近于所述MRAM单元阵列，并且所述半导体管芯的第一部分在所述电路区域中具有第一厚度。

上述实施例的另一方面提供的是，所述半导体管芯的第二部分在所述MRAM区域中具有第二厚度，所述第二厚度大于所述第一厚度，所述第二部分形成堆叠，所述堆叠被定位成竖直邻近于所述MRAM单元阵列，并且所述凹陷的尺寸被设置成配合在所述堆叠上并且围绕所述堆叠。

上述实施例的仍另一方面提供的是，所述凹陷形成为一定深度，所述深度对应于所述电路区域中的所述半导体管芯的背侧与所述MRAM区域中的所述半导体管芯的背侧之差。

上述实施例的另一仍另外的方面提供的是，所述顶盖的所述第一主表面与所述电路区域中的所述半导体管芯的所述背侧直接接触。

上述实施例的另一仍另外的方面提供的是，所述封装半导体装置另外包括：模制主体，所述模制主体直接接触所述顶盖的侧向边缘和所述电路区域中的所述半导体管芯的所述背侧并且附接到所述侧向边缘和所述背侧。

上述实施例的另一仍另外的方面提供的是，所述顶盖的所述第一主表面用粘合剂附接到所述电路区域中的所述半导体管芯的所述背侧。

上述实施例的另一仍另外的方面提供的是，所述凹陷的内表面用粘合剂附接到所述堆叠的侧壁和背侧。

上述实施例的另一另外的方面提供的是，所述半导体管芯的第二部分在所述MRAM区域中具有所述第一厚度，并且所述凹陷的内表面用粘合剂附接到所述MRAM区域中的所述半导体管芯的所述背侧。

上述实施例的另一方面提供的是，所述封装半导体装置另外包括：再分布层(RDL)结构，所述RDL结构形成于所述半导体管芯的所述有源侧上，所述RDL结构包括多个金属结构，所述多个金属结构电接触所述半导体管芯的所述有源侧上的多个管芯焊盘，所述多个金属结构在所述RDL结构的最外表面上提供多个外部接触焊盘；以及多个焊球，所述多个焊球附接到所述多个外部接触焊盘。

上述实施例的另一方面提供的是，封装半导体装置另外包括：底盖，所述底盖包括所述软磁材料，所述底盖具有定位在所述RDL结构的所述最外表面上的第二主表面，其中所述底盖包括与所述多个焊球对准的多个开口。

上述实施例的仍另一方面提供的是，组合高度在所述底盖的所述第二主表面与所述顶盖的所述第一主表面之间测得，并且所述凹陷的侧壁与所述MRAM单元阵列的周边之间的侧向间隔距离具有比所述组合高度更大的值。

上述实施例的另一仍另外的方面提供的是，所述底盖的侧向边缘与所述顶盖的侧壁部分的侧向宽度的至少一部分重叠。

上述实施例的另一仍另外的方面提供的是，所述半导体管芯是面板中的多个半导体管芯中的一个半导体管芯，所述顶盖是定位在所述多个半导体管芯的背侧上的多个顶盖中的一个顶盖，所述RDL结构是形成于所述多个半导体管芯的有源侧上的多个RDL结构中的一个RDL结构，所述多个焊球是附接到所述多个RDL结构中的每一个RDL结构的最外表面上的所述多个外部接触焊盘的较大多个焊球的一部分，并且所述底盖是定位在所述多个RDL结构的最外表面上的多个底盖中的一个底盖。

上述实施例的另一方面提供的是，所述封装半导体装置另外包括：底盖，所述底盖包括定位在所述半导体管芯的所述有源侧上的软磁材料，其中所述底盖包括多个开口，所述多个开口与所述半导体管芯的所述有源侧上的多个管芯焊盘对准；以及多个焊球，所述多个焊球附接到所述多个管芯焊盘。

上述实施例的另一个另外的方面提供的是，所述封装半导体装置另外包括：印刷电路板(PCB)，所述PCB具有在所述PCB的前侧上的多个键合焊盘；以及底盖，所述底盖包括附接到所述PCB的所述前侧的所述软磁材料，其中所述底盖包括与所述多个键合焊盘对准的多个开口，其中每一个键合焊盘暴露在每一个开口内，并且所述多个焊球通过所述底盖中的所述多个开口附接到所述多个键合焊盘。

上述实施例的另一方面提供的是，所述封装半导体装置另外包括：第二顶盖，所述第二顶盖包括所述软磁材料、形成于所述第二顶盖的第一主表面中的第二凹陷，其中所述半导体管芯另外包括第二MRAM阵列，并且所述第二凹陷定位在所述第二MRAM单元阵列上。

上述实施例的另一个方面提供的是，所述半导体管芯另外包括第二MRAM阵列，并且所述顶盖另外包括形成于所述顶盖的所述第一主表面中的第二凹陷，所述第二凹陷定位在所述第二MRAM单元阵列上。

上述实施例的另一个方面提供的是，所述软磁材料的相对磁导率大于50。

附图说明

通过参考附图，可以更好地理解本发明并且可以使本发明的众多目的、特征和优点对于本领域的技术人员来说显而易见。

图1A和1B是描绘根据本公开的一些实施例的包括用于MRAM阵列的磁屏蔽结构的示例封装半导体装置的框图。

图2和3是描绘根据本公开的一些实施例的用于MRAM阵列的示例磁屏蔽结构的方面的框图。

图4A、4B和4C是描绘根据本公开的一些实施例的用于MRAM阵列的磁屏蔽结构的示例部分的框图。

图5A、5B、5C、5D、5E、5F、5G、5H、5I和5J是描绘根据本公开的一些实施例的用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的示例方法的框图。

图6A和6B是描绘根据本公开的一些实施例的用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的晶圆级工艺的代表性工艺步骤的示例装置视图的框图。

图7A、7B、7C、7D、7E、7F、7G和7H是描绘根据本公开的一些实施例的用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的另一个示例方法的框图。

图8A、8B和8C是描绘根据本公开的一些实施例的用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的示例替代性工艺步骤的框图。

图9A和9B是描绘根据本公开的一些实施例的用于制造包括用于MRAM子阵列的磁屏蔽结构的封装半导体装置的晶圆级工艺的代表性工艺步骤的示例装置视图的框图。

图10A和10B是描绘根据本公开的一些实施例的封装半导体装置的另外的实施例的示例装置视图的框图。

本发明是通过举例进行说明的并且不受附图限制，在附图中，除非另外指出，否则类似的附图标记指示类似的元件。附图中的元件是为了简单和清楚起见而示出的并且不一定按比例绘制。

具体实施方式

以下阐述了旨在说明本发明的各个实施例的详细描述并且不应被认为是限制性的。

概述

通常，磁阻式随机存取存储器(MRAM)包括形成于半导体衬底上的大量磁位单元，其中每一个单元表示一个数据位。通过改变位单元内的磁性元件的磁化方向来将信息写入位单元，并且通过测量位单元的电阻来读取位单元(例如，低电阻通常表示“0”位并且高电阻通常表示“1”位)。使用编程线对位单元进行编程，所述编程线通常称为位线和数字(或字)线。

使用MRAM单元实施的存储器阵列的一个缺点是缺乏对周围环境中磁场的抗干扰性，这可能通过使磁化方向翻转来干扰或破坏由多个磁位单元存储的数据值。管理潜在的潜在读取失效是针对主流应用程序启用MRAM的一大障碍。

本公开提供了一种磁屏蔽结构，所述磁屏蔽结构由具有高相对磁导率的软磁材料制成，所述软磁材料将磁通量重定向在MRAM单元阵列周围，从而降低MRAM阵列处的磁场强度并抑制将以其它方式发生的任何磁场干扰。在一些实施例中，所述磁屏蔽结构包括顶盖，所述顶盖配合在包括MRAM阵列的半导体管芯的一部分上方。在一些实施例中，所述半导体管芯的背侧在所述MRAM阵列周围的区域中减薄，从而使所述半导体管芯的较厚部分处于所述MRAM阵列上方。在这种实施例中，所述顶盖具有凹陷，所述半导体管芯的所述较厚部分配合到所述凹陷中。在其它实施例中，所述半导体管芯的整个背侧被减薄，其中所述顶盖具有定位在所述MRAM阵列上方的凹陷。在两种类型的实施例中，所述凹陷提供的磁阻大于屏蔽结构的磁阻，当遇到垂直于衬底的磁感应时，所述屏蔽结构将磁通量重定向在MRAM单元阵列周围。所述磁屏蔽结构还包括底盖，所述底盖跨越所述半导体管芯的有源侧、具有用于所述封装半导体装置的外部连接的开口。

示例实施例

图1A示出了截面视图，并且图1B示出了包括用于MRAM阵列的磁屏蔽结构的示例封装半导体装置100的平面自底向上视图。在所示出的实施例中，装置100包括半导体管芯102，所述半导体管芯102进而包括形成于管芯102的有源侧130中的MRAM阵列104。如下文所进一步讨论的，装置100还包括由顶盖108和底盖118形成的磁屏蔽结构，其中凹陷在MRAM阵列104上方对齐。在所示出的实施例中，装置100还包括形成于管芯102的有源侧130上方的再分布层(RDL)结构110以及附接到焊盘114的多个外部连接116，所述焊盘114形成于RDL结构110的最外表面上，其中底盖118中的多个开口140与焊盘114对准并且附接外部连接116。在下文进一步讨论这些部件。

图1A中的管芯102以有源侧面朝下的朝向示出。管芯102的有源侧130包括MRAM阵列104(如由块104所指示的，所述MRAM阵列104跨越有源侧130上形成MRAM阵列的区域)和侧向上在MRAM阵列104外部实施的有源电路系统106(例如，在块104的左侧和右侧)。MRAM阵列104包括布置在一个或多个子阵列中的多个MRAM位单元。下文进一步讨论用于一个或多个子阵列的磁屏蔽结构的不同实施例。有源电路系统106包括电子部件，如处理器、存储器、逻辑、模拟电路系统、无源装置等。用于MRAM阵列104的支持电路系统(如存储器控制器和用于从MRAM位单元读取和写入到所述MRAM位单元的存取电路系统)也可以在MRAM阵列104附近的有源电路系统106中实施。

管芯102在半导体衬底上实施。MRAM阵列104和有源电路系统106使用半导体衬底的第一侧上的多个工艺步骤形成，所述第一侧变为有源侧130。处于有源侧130后面的半导体衬底的其余部分被称为体硅。虽然此其余部分通常被称为体硅，但这部分(和半导体衬底)可以是任何半导体材料或材料的组合，如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等以及上述的组合。

管芯102包括体硅的堆叠120，所述堆叠120处于MRAM阵列104上方并且侧向延伸超过MRAM阵列104的外周边一些距离，其中MRAM阵列和侧向距离也称为MRAM阵列区域，如图2中进一步讨论的。堆叠120具有从有源侧130测量的高度(或厚度)132，从而形成顶表面126(也称为管芯102的第一背侧126)和侧壁136。管芯102的其余区域较薄(与堆叠120相比)，所述其余区域具有从有源侧130测量的高度(或厚度)134，其中高度134小于高度132。MRAM阵列区域外部的区域具有顶表面128(也称为管芯102的第二背侧128)。由于MRAM阵列区域外部的区域包括有源电路系统106，因此MRAM阵列区域外部的区域电称为有源电路系统区域106，或简称区域106。这种“高顶礼帽”形状可以通过从MRAM阵列区域外部的区域106移除管芯102的体硅的一部分来实现(其中MRAM阵列区域包括MRAM阵列104和围绕MRAM阵列104的一些侧向距离)，如下文结合图5D和5E进一步讨论的。

有源侧130还包括多个管芯焊盘，为简单起见图1A中未示出所述多个管芯焊盘，但是所述多个管芯焊盘在图5A和随后的附图中示出为管芯焊盘502。管芯焊盘可以布置在有源侧130上的不同位置中，如围绕管芯102的周边的一行或多行，或者以其它布置进行布置，如布置在管芯102的中心附近。每一个管芯焊盘可以电耦合到在管芯102的有源侧130中实施的有源电路系统106。在所示出的实施例中，管芯102的侧向边缘也形成装置100的侧向边缘的一部分，其中管芯102和装置100的侧向边缘垂直于管芯102的有源侧126和背侧130。

多个构建层形成于管芯102的有源侧130上方，以形成再分布层(RDL)结构110。构建层可以包括多个导电层，包括形成导电结构的层和使导电结构绝缘的介电层(包括层112)。外部连接焊盘114也形成于RDL结构110的最外介电表面上，其中RDL结构110的导电结构包括从管芯102上的焊盘(502)到处于相对于管芯102的有源侧130的不同位置处的外部连接焊盘114的迹线(例如，实施再分布的路由路径)。外部连接焊盘114中的每一个还具有附接的外部连接116，如焊料凸点、铜柱、镍柱或其它合适的连接。RDL结构110至少在RDL结构110的最外介电表面上具有基本上均匀的高度，其中外部连接焊盘114可以延伸超过RDL结构110的最外介电表面。应注意，由于一些金属的磁导率增强，使用如镍柱等金属柱可能需要另外的考虑，如下文进一步讨论的。

RDL结构110的介电层由介电材料形成，所述介电材料的例子可以包括但不限于氧化硅、氮化硅、二氧化硅、氮氧化硅、聚酰亚胺、其它包括氧化物、氮化物等的合适的材料。RDL结构110的导电层可以由导电材料形成，所述导电材料的例子包括但不限于镍、金、铜、铝或其它合适的导电金属或由一种或多种合适的导电金属构成的合金。外部连接焊盘114可以涂覆有导电材料，所述导电材料的例子包括镍、金、铜、铝、锡、银、钛或其它合适的导电金属或由一种或多种合适的导电金属构成的合金，以改善焊盘114的“可键合”性质。在一些实施例中，外部连接焊盘114可以包括凸点下金属化(UBM)以改善外部连接(如焊料凸点116)的润湿性和粘附性，所述UBM由一种或多种导电金属的薄膜堆叠形成，所述一种或多种导电金属的例子包括但不限于镍、金、铜、铝、钛、钨、铬、钯或其它合适的导电金属或由一种或多种合适的导电金属构成的合金。

磁屏蔽结构包括处于管芯102的背侧上方的顶盖108以及处于有源侧130上方的底盖118，在所示出的实施例中，所述顶盖108包括管芯102的背侧126和128。顶盖108和底盖118由软磁材料形成，所述软磁材料是一种被配置成在磁场中被磁化并且当移除磁场时不被磁化(与即使当移除磁场时仍保持磁化的硬磁材料相比)的材料。软磁材料通常以其高相对磁导率(μR)为特征。磁导率通常是材料支持在其自身内形成磁场的能力的量度，并且相对磁导率(μR)是给定材料的磁导率与真空磁导率(μ0)的比率。软磁材料的示例相对磁导率值(μR)为50(例如，镍锌铁氧体)到500(例如，锰锌铁氧体)、或5,000(例如，铁)、或20,000(例如，高导磁合金(mu-metal))或甚至更大(例如，99.95％纯铁的200,000)。软磁材料的例子包括但不限于铁、铁和低碳钢、铁硅合金、铁铝硅合金、镍铁合金(例如，高导磁合金)、铁钴合金、铁氧体、非晶态合金和由具有一种或多种二价氧化物(如NiO、MgO或ZnO)的氧化铁形成的陶瓷。

顶盖108具有第一主表面124和相对的第二主表面122，其中侧向边缘142垂直于第一主表面124和第二主表面122。在所示出的实施例中，顶盖108的侧向边缘142延伸到管芯102的侧向边缘并且与管芯102的所述侧向边缘平行，从而形成装置边缘。在一些实施例中，侧向边缘142可以不达到管芯102的侧向边缘(如图5F中所示出的)，而在其它实施例中，侧向边缘142可以超过管芯102的侧向边缘(例如，当顶盖108具有比管芯102更大的侧向周边时)。在一些实施例中，顶盖108形成为单独件(其侧向周边可以小于、等于或大于管芯102的侧向周边)，所述单独件包括形成于第一主表面124中的凹陷，所述第一主表面124是面对管芯102的表面。凹陷形成到深度138，所述深度138等于管芯102的背侧126与背侧128之差，所述深度138也是堆叠120延伸超过(较薄的)背侧128的距离。凹陷成形为配合在堆叠120上方和周围，其中凹陷的尺寸(例如，凹陷的宽度、长度和深度)对应于堆叠120的尺寸(例如，堆叠120的宽度、长度和高度)。顶盖108可以附接到管芯102的一个或多个背侧，如通过使用如结合图5F所讨论的粘合剂，或者可以通过结合图5G所讨论的模制化合物固定就位。在其它实施例中，顶盖108可以通过沉积软磁材料直接形成到管芯102的背侧上，然后进行平坦化。在下面结合图2和图5F进一步讨论了顶盖108和凹陷(标记为凹陷220)的实施例。

底盖118是板状结构，所述板状结构具有在RDL结构110的最外表面上的第一主表面。在一些实施例中，底盖118形成为单独件，所述单独件如通过使用粘合剂附接到RDL结构110的最外表面。图1B的平面自底向上视图中示出了底盖118的相对的第二主表面。底盖118包括多个开口140，所述多个开口140延伸穿过板(例如，从第一主表面到第二主表面)并且与外部连接焊盘114对准。每一个开口140具有大到足以容纳外部连接116(如焊料凸点或金属柱的直径)的宽度，这可以允许在外部连接116附接到焊盘114之后附接底盖118。在其它实施例中，底盖118可以通过沉积软磁材料直接形成到RDL结构110上，然后对开口140进行平坦化和蚀刻，所述开口140与外部连接焊盘114对准。在这种实施例中，外部连接116的附接发生在形成开口140之后。在其它实施例中，底盖118可以直接附接到管芯102的底表面，如在没有RDL结构110的实施例中，其中外部连接116直接附接到焊盘502，如图10A和10B所示出的。

底盖118的侧向边缘144垂直于底盖118的第一主表面和第二主表面。在所示出的实施例中，底盖118的侧向边缘144延伸到顶盖108和管芯102的侧向边缘并与顶盖108和管芯102的所述侧向边缘平行，从而连续封装边缘。在所示出的实施例中，底盖118的厚度小于外部连接116的厚度或高度(如焊料凸点或金属柱的高度)，从而确保底盖118不干扰装置100到如印刷电路板(PCB)等载体衬底的附接。

在所示出的实施例中，底盖118具有与外部连接116和焊盘114对准的多个开口140，所述外部连接116和所述焊盘114位于管芯102的周边周围(例如，呈两行的形式)。优选地，外部连接116和焊盘114位于MRAM阵列区域之外。应注意，由于具有处于MRAM阵列104下方的底盖118的实心的、未破损的、连续的板部分(例如，MRAM阵列104下方没有开口140)，因此这种实施例是优选的，如图1B中的断线轮廓的中心部分所指示的。在一些实施例中，底盖118可以简单地形成为断线轮廓的中心部分，而不需要围绕外围边缘的开口140，其中底盖118的这种实施例仍然在顶盖的一部分上方延伸，如图10A和10B所示出的。然而，在其它实施例中，外部连接116和焊盘114可以位于MRAM阵列104下方的管芯102的中心附近，在这种情况下，底盖118还具有处于MRAM阵列104下方的对准的开口140。这种实施例仍然提供MRAM阵列104的屏蔽，即使它可能不如连续板部分的实施例有效。

还应注意，与用于外部连接的其它金属或合金相比，金属柱的使用可能由于如镍等一些金属的磁导率增强而需要另外的考虑。由于一些金属的高磁导率可能从环境吸引磁场线，所以给定金属柱的放置取决于给定金属柱相对于周围磁性材料(如底盖118)以及其它金属柱的几何形状。虽然本文中通常提到金属柱，但应理解的是，这种金属柱的使用可能需要相对于本文未讨论的磁屏蔽结构的另外的配置限制。

图2示出了用于建模磁性行为的包括磁屏蔽结构的装置100的截面和简化视图。顶盖108被建模为具有均匀厚度的两个部件：具有均匀高度h3(所述高度h3为堆叠120上方的顶盖108的高度)的“平”顶部分202和具有均匀高度h5(所述高度h5为直到由堆叠120的顶表面126限定的平面的顶盖108的高度)和由凹陷220形成的内侧壁210的“环”形侧壁部分204。底盖118被建模为没有多个开口140、具有均匀高度h4的板部分206。应注意，通过使用小于底盖的物理厚度的有效厚度h4，可以考虑模型中开口140的近似效果。侧壁部分204与板部分206通过区域106中的高度h1隔开(所述高度h1包括管芯102的减薄部分的高度和RDL结构110的高度)，并且侧壁平顶部分202与板部分206通过MRAM阵列区域中的高度h2隔开(所述高度h2包括堆叠120的高度和RDL结构110的高度)。因此，顶盖108和底盖118(所述顶盖108和所述底盖118具有高磁导率)用具有低磁导率的材料的间隙h1和h2隔开。

凹陷220的大小总体上对应于MRAM阵列区域的大小。MRAM阵列区域包括MRAM阵列104的被标记为周边208的区域和超出周边208的侧向距离212两者。包括侧向距离212(其中“侧向”指示在平行于管芯102的有源侧130的平面的侧向方向上测量的距离)以便确保凹陷220围绕MRAM阵列104内的所有MRAM位单元，从而将一些预定容差裕度内的任何错位考虑在内。因此，由凹陷220形成的内侧壁210落在周边208外一定侧向距离212。侧向距离212还防止从间隙h1的外边缘处的顶盖108的下拐角出现的磁性边缘场到达MRAM位单元。侧向距离212优选地应该至少与h1大小相同。

图4A示出了顶盖108的平顶部分202的透视图，图4B示出了顶盖108的侧壁部分204的透视图，并且图4C示出了底盖118的板部分206的透视图。平顶部分202和板部分206被建模为软磁材料的实心块，并且侧壁部分204被建模为具有穿过整个部分204的凹陷220的软磁材料的实心块(例如，凹陷220形成穿过侧壁部分204的孔或空间)。为了计算磁饱和阈值，凹陷220的内侧壁210向上外推到平顶部分202中并且向下外推到板部分206中，这将在下文结合图3进一步讨论。

在图4A中，平顶部分202具有平面顶表面(例如，在相对于附图的水平x-y平面中)，所述平面顶表面在第一侧向方向上(例如，在相对于附图的左右方向上)具有长度lo并且在第二侧向方向上(例如，在进入和离开页面的方向上)具有宽度wo，所述长度lo和所述宽度wo形成整个区域Ao，所述区域Ao可以表示为Ao＝lo x wo。平顶部分202的面积Ao分为两部分：A1和A2。A2是凹陷220的截面区域，所述截面区域跨越MRAM阵列区域，所述MRAM阵列区域包括MRAM阵列104和侧向距离212(所述侧向距离212通过凹陷220的内侧壁210的外推进行划分)两者。A1是区域A2外面的剩余区域。图2的截面视图中还表示了A1和A2的部分，如分别标记为A1和A2的加粗水平线。区域A2在第一侧向方向上具有长度12并且在第二侧向方向上具有宽度w2，即使在其它实施例中，可以形成其它形状的凹陷210(例如，正方形、圆形、椭圆形)。因此，区域A2可以表示为A2＝12×w2，并且区域A1可以表示为A1＝Ao-A2。另外，平顶部分202的厚度或高度为h3，其中临界竖直截面面积A3可以在内侧壁210的外推时进行限定。区域A3包括对应于平顶部分202内的内侧壁210的外推的所有四个竖直区域，并且可以表示为A3＝2(12+w2)h3。区域A3的示例部分也表示为与图2中的侧壁210平行的加粗竖直虚线。

在图4B中，侧壁部分204具有带有区域A1的平面顶表面，其中A1的外周边的长度为lo并且宽度为wo，并且A1的内周边的长度为12并且宽度为w2。如图2所示出的，侧壁部分204的厚度或高度h5等于h2减去h1，其中h2为MRAM阵列区域中的管芯102的组合高度加上RDL结构110的高度，并且h1为有源电路系统区域中的管芯102的组合高度加上RDL结构110的高度。

在图4C中，板部分206具有平面顶表面，所述平面顶表面的面积等于A1加A2。板部分206具有厚度或高度h4，其中临界竖直截面面积A4可以在内侧壁210的外推时进行限定。区域A4包括对应于板部分206内的内侧壁210的外推的所有四个竖直区域，并且可以表示为A4＝2(12+w2)h4。区域A4的示例部分也表示为与图2中的侧壁210平行的加粗竖直虚线。

回到图2，当遇到磁感应B^⊥(也称为磁通密度B^⊥，也称为B垂线)时，磁屏蔽结构被配置成将磁通量重新路由到MRAM阵列104周围。应注意，在此使用的简单计算提供了屏蔽结构中的磁感应分布的近似值。对于屏蔽结构比其侧向尺寸更薄的其它实施例，这些近似值对于工程目的(例如，对于设计有效的屏蔽结构)而言足够准确。然而，可能需要数值模拟来解决装置中的磁感应的完整三维分布。

在图2所示的示例中，B^⊥进入平顶部分202的顶表面(具有面积Ao)并沿垂直方向(或相对于图2的向下方向)向下行进，从而提供磁通量Ao·B^⊥，所述磁通量Ao·B^⊥等于(A1+A2)·B^⊥。第一磁通量φ1被定义为垂直穿过MRAM阵列区域外的截面区域A1的磁感应B1(其中)。第二磁通量φ2被定义为垂直穿过MRAM阵列区域内的截面区域A2的磁感应B2(其中)，所述磁感应B2离开平顶部分202并且继续向下行进穿过MRAM阵列区域。

磁感应B1还可以包括在MRAM阵列区域(或区域A2)内的平顶部分202内的通量A2·B^⊥的部分A3·B3，所述部分A3·B3被重定向在MRAM阵列区域(或区域A1)外部，其中B3是垂直于截面区域A3(在侧向方向上)的磁感应。换句话说，通量A1·B^⊥的部分A4·B4也可以朝向MRAM阵列104重定向通过板部分206，其中B4是垂直于截面区域A4的磁感应(也在侧向方向上)。

总体上，应当使穿过MRAM阵列104的磁感应B2最小化以避免MRAM阵列104处的任何干扰，这可能由于磁屏蔽结构的设计保持在磁饱和阈值之下而实现。当增加B^⊥不能进一步增加磁屏蔽结构的磁化时，饱和发生，其中磁通密度趋于平稳。在一些实施例中，在MRAM阵列104处经历而不引起干扰的磁场的临界场强或最大场强为0.15特斯拉(T)，尽管在其它实施例中，这种场强可以更小或更大，这取决于在MRAM阵列104中使用的MRAM位单元的类型的磁抗干扰性。B2定向为小于临界场强。

磁饱和阈值可以使用图3中的磁屏蔽结构的等效磁回路示意图来确定。图3中的简化电路提供了不会导致饱和的绝对磁场强度的实际系统的准确近似值，使得其可用于计算磁饱和阈值。为简单起见，假设非饱和软磁材料具有无限的磁导率。然而，由于间隙内的管芯102和RDL结构110的材料(例如，硅、绝缘材料、铜、铝线等)具有比软磁材料低得多的磁导率(所述磁导率非常接近真空μ0的磁导率)，因此顶盖部分与底盖部分之间的间隙h1和h2被建模为相应的磁阻R1和R2。可以基于间隙h1和h2、形成间隙h1和h2的区域A1和A2以及间隙中的材料的近似磁导率(所述近似磁导率可以表示为间隙材料的近似相对磁导率乘以真空的磁导率)来确定磁阻式R1和R2：

通过磁屏蔽结构的总磁通量(提供为图3中的电路的输入)等于通过侧壁部分204的通量φ1加上通过MRAM阵列104的通量φ2，其可以被重写为穿过组合区域A1+A2的B^⊥。

基于图3中的电路，场B2可以相对于B^⊥确定：

其在满足以下的情况下有效：

在一些实施例中，用于实施磁屏蔽结构的软磁材料的磁饱和阈值可以为0.7T，尽管在其它实施例中，磁饱和阈值可以更小或更大，这取决于所使用的软磁材料。

由于凹陷220填充有体硅，所述体硅的磁导率远小于软磁材料的磁导率，因此通过凹陷220的磁阻远大于通过顶盖108的软磁材料的磁阻。因此，凹陷220被配置成通过顶盖108(或最小磁阻的路径)将磁感应B^⊥的磁通量重定向在NRAM阵列104周围。即使没有堆叠120存在，凹陷220也能够重定向。如下文进一步讨论的，凹陷220可以在MRAM阵列104上方对齐，其中管芯102具有单一厚度(例如，具有单一背侧的减薄管芯)，其中凹陷220填充有空气。由于空气的磁导率电远小于软磁材料的磁导率，因此穿过凹陷200的磁阻远大于穿过顶盖108的软磁材料的磁阻并且将磁通量重定向在MRAM阵列104周围。底盖118还被配置成通过提供最小磁阻的另一个路径来在较小程度上将磁通量重定向在MRAM阵列104周围。底盖118与侧壁部分204的实心部分重叠一定量，以便使间隙h1和h2处的任何边缘磁场或泄漏最小化，因为顶盖108和底盖118不完全包围或围绕管芯102。例如，在一些实施例中，间隙h1可以优选为50微米或更小。

总体上，随着MRAM阵列104的周边或占用面积208增加(例如，8Mb阵列相对于2Mb阵列具有更大的占用面积)，凹陷220的区域A2适当地增加，从而保持凹陷220的内侧壁210与MRAM阵列104的外周边208之间的侧向距离212。无论是否存在堆叠120，凹陷220都保持凹陷220的内侧壁210与MRAM阵列104的外周边208之间的侧向距离212。围绕MRAM阵列区域的侧壁部分204的宽度(如相对于图4B的左部和右部的(lo-12)/2以及相对于图4B的前部和后部的(wo-w2)/2)应该足够大以提供足够的区域A1，来自磁感应B^⊥的磁通量可以通过所述区域A1被定向在MRAM阵列104周围，同时使穿过凹陷220并且穿过MRAM阵列104的场B2最小化。还可以调整其它值以确保B^⊥被充分重定向在MRAM阵列104周围并且B2保持在临界场强度之下。例如，凹陷220的高度h5也可以随着占用面积208的增加而增加，所述占用面积208通常应尽可能大，同时保持在饱和极限内。凹陷220上方的顶盖108的高度h3可以随着凹陷220的高度h5增加而减小，以便保持相同的整体封装厚度，或者可以增加所述高度h3以提供足够的区域A3，磁感应B^⊥的磁通量可以通过所述区域A3定向在MRAM阵列104周围。底盖118的高度h4也可以增大或减小，同时保持足够的区域A4，磁感应B^⊥的磁通量可以通过所述区域A4定向在MRAM阵列104周围。因此，磁屏蔽结构可以调整到包括具有MRAM阵列的管芯的各种最终产品的特定要求。

还应注意，顶盖108和底盖118的尺寸可以限制在包括MRAM阵列104的管芯102上的区域，并且不需要覆盖管芯102的整个有源侧和背侧(如图1A中所示出的那样)。优选的是，使顶盖108和底盖118的侧向尺寸保持尽可能小，同时调整顶盖108和底盖118的尺寸以确保磁屏蔽结构保持在饱和极限内。具有较大侧向尺寸的磁屏蔽结构可以收集更大的磁通量，这意指更大的饱和可能性。具有较小侧向尺寸的磁屏蔽结构保护MRAM阵列104的较小占用面积(与整个管芯102的占用面积相比)，同时限制磁通量。如果MRAM阵列104具有非常大的占用面积208(例如，16Mb阵列)，则这种阵列可以受益于被分成多个较小的子阵列，其中可以形成针对每一个子阵列的磁屏蔽结构，或者可以形成针对每一个子阵列的具有凹陷的单个磁屏蔽结构。图9A和9B中示出了这种实施例的例子。

图5A、5B、5C、5D、5E、5F、5G、5H、5I和5J是描绘用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的示例方法的框图。在所示出的实施例中，堆叠120形成于MRAM阵列104上方，并且顶盖108具有配合到堆叠120的凹陷220，如下文进一步讨论的。虽然附图示出了制造成装置的单独的管芯102，但管芯102可以代表晶圆上的多个管芯，其中下文所描述的工艺步骤可以应用于晶圆上的所有管芯。结合图6A和6B还讨论了这种晶圆级制造方法。

图5A示出了管芯102的平面自底向上视图中的有源侧130，所述有源侧130包括位于管芯102的周边周围的多个管芯焊盘502。还示出了MRAM阵列104的周边。虽然附图示出了位于管芯102的中心附近的MRAM阵列104，但是在不同的实施例中，MRAM阵列104可以位于管芯102的有源侧130上的其它位置。

图5B示出了在执行任何背面研磨或减薄步骤之前管芯102的截面视图。管芯102具有原始厚度，其中原始背侧504与有源侧130相对，并且侧向边缘506垂直于有源侧130。将管芯102的有源侧130附接到如玻璃载体508等合适的临时载体。因此，管芯102处于有源侧面朝下朝向。

图5C示出了应用于管芯102的背侧504的背面研磨步骤510，所述背面研磨步骤510从管芯102的背侧504移除体硅的一部分，从而暴露新的背侧126。在一些实施例中，形成新的背侧126，使得MRAM阵列104上方的体硅的剩余部分具有堆叠120的所期望的高度。在一些实施例中，可以使用化学机械抛光(CMP)或其它平坦化方法来执行背面研磨(如背面研磨510)。

图5D示出了光刻胶掩模512形成于管芯102的背侧126上方并且用于形成堆叠120，如图5E中进一步示出的。光刻胶掩模512可以沉积在背侧126上方作为光刻胶材料层，然后使所述光刻胶材料层图案化以使光刻胶掩模512处于MRAM阵列104上方并且与所述MRAM阵列104总体上对齐。因为在形成光刻胶掩模512时由于对齐公差可能存在一些误差裕度，所以形成光刻胶掩模512以覆盖比MRAM阵列104的占用面积208大一些侧向距离212的区域，以便确保所得堆叠120的侧壁136(以及顶盖108的内侧壁210)保持在占用面积208外部。例如，侧向距离212可以为约几微米或几十微米，其中对于8mm²的管芯102，MRAM阵列104可以具有约1.5mm×1.5mm的占用面积208。示例光刻胶材料包括但不限于包含光活性(或光敏)化合物的聚合物树脂。

图5E示出了应用于管芯102的背侧126的暴露部分的蚀刻步骤516，所述蚀刻步骤516从管芯102的背侧126移除光刻胶掩模512周围的体硅的另一部分，从而暴露新的背侧128。因此，堆叠120形成有位于MRAM阵列104的占用面积208外部的侧壁136。堆叠120周围的管芯102的厚度可以薄至10微米到20微米或大到50微米，而堆叠120可以厚到200微米到300微米或更大，如350微米，这取决于管芯的厚度要求。在一些实施例中，可以使用湿蚀刻剂或干蚀刻剂进行蚀刻，所述蚀刻剂选择性地从光刻胶掩模512周围移除体硅。

图5F示出了将顶盖108定位在管芯102的背侧上。在所示出的实施例中，管芯102的背侧包括背侧126和128。在一些实施例中，顶盖108是独立件，所述独立件包括基本上配合到堆叠120的凹陷220，其中凹陷的深度对应于从管芯120的背侧126测得的堆叠120的高度。顶盖108的凹陷220被配置成配合在堆叠120上方和周围。因为在将顶盖108放置在管芯102上时由于对齐容差可能存在一些误差裕度，所以凹陷220形成为具有足够大的截面面积A2以围绕堆叠120，如通过在内侧壁210与MRAM阵列104的占用面积208之间引入另外的侧向距离，以便确保内侧壁210围绕所得堆叠120的侧壁136。

顶盖108的底表面124(相对于附图)与背侧128接触或齐平。任选地，粘合剂518可以用于将顶盖108固定到管芯102的背侧，如由加粗的虚线所示。粘合剂518可以任选地放置在背侧128、背侧126和侧壁136的任何组合上。粘合剂(如粘合剂518)的例子包括但不限于焊料合金、聚酰亚胺、硅酮或含有如碳纳米管或氧化铍、氮化铝、氮化硼或金刚石粉末等悬浮填料的基于环氧树脂的材料。粘合剂518还可以具有导热性质，以将热量从管芯102转移到顶盖108。

顶盖108还具有侧向边缘142。在所示出的实施例中，侧向边缘142没有达到管芯102的侧向边缘506，从而使背侧128的一部分暴露。在其它实施例中，顶盖108的侧向边缘142可以达到管芯102的侧向边缘506，其中粘合剂518可以用于这种实施例中以将顶盖108固定到管芯102的背侧。

在图5F的另一个实施例中，顶盖108可以通过直接形成于管芯102上而定位在管芯102的背侧上。在这种实施例中，可以通过将软磁材料沉积(例如，溅射、电镀、铸造、丝网印刷等)在管芯102的背侧126和128上方来形成顶盖108。在一些实施例中，在沉积软磁材料之前可能需要薄粘合层，其中可以溅射这种薄粘合层。在沉积软磁材料之后，执行平坦化步骤(例如，研磨、抛光等)以产生顶盖108的平面顶表面122，其中所得装置具有最终封装厚度。在这种实施例中，类似于图1A和1B中所示出的，顶盖108的侧向边缘142将延伸到管芯102的侧向边缘506。这种实施例也将向前跳到图5I中所示出的工艺步骤，因为在沉积顶盖108时，图5G和5H的包覆模制和背面研磨步骤是不必要的。当在晶圆级方法中实施时，将通过锯切或以其它方式将装置与较大晶圆分离来在最终单切步骤期间形成侧向边缘142和506，如下文结合图6B进一步讨论的。

在实施铸造软磁材料的实施例中，铸造材料可以是分散在聚合物(例如，环氧树脂)中的软磁颗粒的混合物。铸造材料应具有高的颗粒填充因子。这种粘性混合物可能通过例如丝网印刷来沉积。对于高填充因子，可以使用不同粒度的混合物，使得较小的颗粒可以填充相邻较大颗粒之间的空间。任选地，聚合物可以至少部分是在升高的温度下固化期间蒸发的挥发性化合物。这可能会进一步增加填充因子。为了防止在固化和蒸发期间由于收缩引起的过度机械应力的积聚，可能需要在固化期间施加竖直压力(例如，在相对于附图的向下方向上)，使得铸造材料可以围绕管芯102回流。施加竖直压力还可以实现沉积材料的顶表面的平坦化，其中可能不需要研磨或抛光。

图5G示出了用模制化合物520包覆模制顶盖108的包封步骤。在所示出的实施例中，将模制化合物520附接到顶盖108的侧向边缘142和背侧128的暴露部分，从而使用或不使用任选的粘合剂518将顶盖108牢固地附接到管芯102。在一些实施例中，顶盖108的侧壁部分的厚度或侧向宽度526足够薄，以允许足够量的模制化合物接触背侧128的暴露部分，同时保持足够厚以满足上文讨论的磁饱和要求。模制化合物(如模制化合物520)的例子包括但不限于联苯型或多芳族型环氧树脂以及其它实施例中其它类型的包封材料。可以通过包封方法执行包封步骤，如传递模塑、薄膜辅助模塑、顶部包封(glob top)、围堰充填(damand fill)、底部充填、层压或其它类型的其它包封方法。

图5H示出了应用于模制化合物520的顶表面的背面研磨步骤522，所述背面研磨步骤522暴露模制化合物520的新的背侧524和顶盖108的顶表面122。图5H所示出的装置具有最终封装厚度。在一些实施例中，可以对顶盖108的暴露的顶表面122进行激光标记以指示关于所述装置的信息。

图5I示出了将所得装置的背侧(包括如图5H中所示出的背侧524和122)附接到带528或其它合适的临时载体，并且移除了玻璃载体508。在图5I中，所述装置以有源侧面朝上朝向进行翻转。在一些实施例中，在管芯102的有源侧130上方形成RDL结构110，其中将一组焊盘114暴露在RDL结构110的外表面530处。例如，如下文进一步讨论的，作为晶圆级或面板级方法，可以在多个管芯102上方形成多个RDL结构110。每一个RDL结构110可以具有从管芯102的有源侧130到RDL结构110的外(介电)表面测得的20微米到40微米的基本上均匀的高度或厚度。在一些实施例中，将外部连接116(如焊球或金属柱)附接到焊盘114。在其它实施例中，不形成RDL结构110，并且相反直接在焊盘502上形成外部连接116，如图10B中进一步示出的。在一些实施例中，带528由聚合物膜(如PVC(聚氯乙烯)、聚烯烃、聚乙烯或类似材料)形成，其中将管芯粘合剂置于聚合物膜的表面上。在一些实施例中，带528是切割带528，所述切割带528可响应于UV(紫外光)暴露或温度剧增(例如，管芯粘合剂响应于UV暴露或温度剧增而减弱)或通过使用释放层而移除。带528释放装置或释放由单切晶圆产生的多个管芯。

图5J示出了将底盖118附接到RDL结构110的外表面530，从而产生封装半导体装置532。在所示出的实施例中，在将外部连接116附接到焊盘114之后附接底盖118。底盖118包括与外部连接116和焊盘114对准的多个开口140，其中开口140具有足够大的直径以配合在外部连接116的直径上方。在其它实施例中，在将外部连接116附接到焊盘114之前，可以附接底盖118。可以通过粘合剂(如结合图5F所讨论的粘合剂518)附接底盖118。在其它实施例中，可以从装置532中省略底盖118，并且相反将所述底盖118附接到印刷电路板(PCB)，装置532将附接到所述PCB，如图8A-8C所示出的。

在图5J的另一个实施例中，在完成RDL结构110和焊盘114之后，但在将外部连接116附接到焊盘114之前，可以在RDL结构110上形成底盖118(例如，图5I的工艺步骤将省略连接116的附接)。在这种实施例中，可以通过将软磁材料沉积(例如，溅射、电镀，铸造(所述铸造也可以根据上文结合图5F提供的制造考虑来实施)、丝网印刷等)在RDL结构110的最外表面上方来形成底盖118。在一些实施例中，在沉积软磁材料之前可能需要薄粘合层，其中可以溅射这种薄粘合层。在沉积软磁材料之后，如果需要，可以执行平坦化步骤(例如，研磨、抛光等)，以形成底盖118的平面外表面。然后形成多个开口140，如通过蚀刻穿过底盖118(以及任选地穿过粘合层)以暴露焊盘114。然后，通过开口140将外部连接116附接到焊盘114。在这种实施例中，类似于图1A和1B中所示出的，底盖118的侧向边缘144将延伸到管芯102的侧向边缘506。当在晶圆级方法中实施时，将通过锯切或以其它方式将装置与较大晶圆分离来在最终单切步骤期间形成侧向边缘144和506，如下文结合图6B进一步讨论的。在一些实施例中，外部连接116可以是金属柱，其中开口140可以部分地用于限定柱的直径。例如，可以沉积绝缘材料以涂覆包括开口140的内侧壁表面的底盖118，同时还暴露下面的焊盘114，从而允许金属柱在每一个开口140内生长。

在仍其它实施例中，当不存在RDL结构110时，可以直接将底盖118附接到管芯102的底表面，如图10B中进一步示出的。应注意，图5J中所示出的底盖118侧向延伸通过顶盖108的侧向边缘142并且完全与顶盖108的侧壁部分的侧向宽度526重叠，而图10B中所示出的底盖118侧向与顶盖108的侧壁部分的侧向宽度526的较小部分重叠。类似于如上文所描述的在RDL结构110上形成底盖118，可以通过粘合剂或通过将软磁材料沉积在管芯102的底表面上方来将底盖118附接到管芯102，其中在一些实施例中，可以在附接底盖118之前或之后附接外部连接116，或者在其它实施例中，可以在沉积底盖118之后附接所述外部连接116。

如上文所述，结合单独的管芯102描述的前述步骤可以应用于用于晶圆级或面板级方法实施例的晶圆上的多个管芯102。例如，可以将包括多个管芯的晶圆或包括由模制化合物围绕的多个管芯的重构晶圆或面板的对应有源侧附接到图5B中的玻璃载体508。也可以将背面研磨步骤510应用于图5C中的整个晶圆的对应背侧。可以将光刻胶材料沉积在整个晶圆的背侧上方，并且然后使所述光刻胶材料图案化以使光刻胶掩模512处于图5D中的晶圆的每一个管芯102上的每一个MRAM阵列104上方。可以将蚀刻步骤516应用于晶圆的暴露区域，从而在图5E中的晶圆的每一个管芯102上的每一个MRAM阵列104上方产生堆叠120。图6A中示出了由图5B-5E中描述的工艺步骤产生的示例晶圆600与每一个管芯605的对应的平面自底向上视图。

然后，可以(使用或不使用粘合剂)将单独的顶盖108置于图5F中的每一个堆叠120上，其中在图5G中，包覆模制并牢固地附接晶圆上的顶盖108。在另一个晶圆级实施例中，可以将顶盖108的阵列或面板置于晶圆的背侧上方并且使其与堆叠120对齐，可以同时用管芯单切将所述堆叠120单个化成单独的顶盖108。可以将背面研磨步骤522应用于整个晶圆以暴露图5H中的所有顶盖108，并且可以在图5I中的晶圆上方形成RDL结构110和外部连接116。在另一个晶圆级实施例中，(使用或不使用薄粘合层)将软磁材料层沉积在管芯102的所有背侧上方并且使所述软磁材料层平坦化以在所有管芯102上形成多个顶盖108。最后，可以将单独的底盖118附接到图5J中的晶圆的每一个管芯102上的每一个RDL结构110。在另一个晶圆级实施例中，可以将底盖118的阵列或面板附接到晶圆上的RDL结构110。在另一个晶圆级实施例中，可以(使用或不使用薄粘合层)将软磁材料层沉积在所有RDL结构110上方、使所述软磁材料层平坦化并用开口140蚀刻所述软磁材料层以在所有管芯102上形成多个底盖118，其中在制造底盖118之后，将外部连接116附接到焊盘114。在又另一个晶圆级实施例中，可以省略底盖118的附接，其中可以将底盖118附接到印刷电路板(PCB)，并且将所得封装半导体装置附接到PCB并使其与底盖118对齐，如下文结合图8A-8C进一步描述的。图6B中示出了由图5F-5J中描述的工艺步骤产生的示例晶圆610与每一个装置615的对应的平面自底向上视图。任选地，可以将底盖118附接到所得装置615，或者可以从装置615中省略所述底盖118，并且相反将所述底盖118附接到PCB，如以虚线轮廓示出的底盖118所指示的。然后，单切步骤620将装置晶圆610分成多个封装半导体装置615，从而形成装置的竖直侧向边缘。

图7A、7B、7C、7D、7E、7F、7G和7H是描绘用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的另一种示例方法的框图。在所示出的实施例中，在MRAM阵列104上方没有形成堆叠，其中管芯102具有单个背侧和厚度。如下文进一步讨论的，顶盖108仍然具有配合在MRAM阵列104上方的凹陷220。虽然附图示出了制造成装置的单独的管芯102，但管芯102可以代表晶圆上的多个管芯，其中下文所描述的工艺步骤可以以与上文结合图6A和6B所讨论的方式类似的方式应用于晶圆上的所有管芯。还结合图9A和9B讨论了用于包括多个MRAM子阵列的管芯的晶圆级制造方法的另外的实施例。

图7A示出了在执行任何背面研磨或减薄步骤之前管芯102的截面视图。管芯102具有原始厚度，其中原始背侧504与有源侧130相对，侧向边缘506垂直于有源侧130。将有源侧130附接到如玻璃载体508等合适的临时载体。因此，管芯102处于有源侧面朝下朝向。MRAM阵列104还示出为位于有源侧130上的偏离中心位置。

图7B示出了应用于管芯102的背侧504的背面研磨步骤710，所述背面研磨步骤710从管芯102的背侧504移除体硅的一部分，从而暴露跨整个管芯102的新的背侧712。图7B中的管芯102的厚度为管芯102的最终均匀厚度，在一些实施例中，所述最终均匀厚度可以为10微米到20微米。

图7C示出了将顶盖108定位在管芯102的背侧上。在所示出的实施例中，管芯102的背侧包括背侧712。顶盖108包括凹陷220，所述凹陷220被配置成保持在MRAM阵列104上方。凹陷220具有顶盖108中的内侧壁210。因为在将顶盖108置于管芯102上时由于对齐容差可能存在一些误差裕度，所以凹陷220形成为具有比MRAM阵列104的占用面积208大一些侧向距离212的截面面积A2(由内侧壁210限定)以确保凹陷220充分地定位在MRAM阵列104上方，其中侧壁210保持在占用面积208外部。侧向距离212可以为约几微米或几十微米。

图7D示出了通过粘合剂714将顶盖108附接到管芯102的背侧712。在所示出的实施例中，将粘合剂714附接到凹陷220内的表面并且附接到管芯712的背侧，从而将顶盖108牢固地附接到管芯102。在将顶盖108置于管芯102上之前，可以将粘合剂714置于凹陷220中，其中顶盖108的底表面124与背侧712接触或齐平。在其它实施例中，可以任选地将另外的粘合剂置于背侧712上以进一步固定顶盖108。粘合剂714可以与粘合剂514类似，并且还可以具有导热性质。

顶盖108还具有侧向边缘142。在所示出的实施例中，侧向边缘142没有达到管芯102的侧向边缘506，从而使背侧712的一部分暴露。在其它实施例中，顶盖108的侧向边缘142可以达到管芯102的侧向边缘506，其中粘合剂714可以用于将顶盖108固定到管芯102。

图7E示出了用模制化合物520包覆模制顶盖108的包封步骤。在所示出的实施例中，将模制化合物520附接到顶盖108的侧向边缘142和背侧712的暴露部分。

图7F示出了应用于模制化合物520的顶表面的背面研磨步骤722，所述背面研磨步骤722暴露模制化合物520的新的背侧524和顶盖108的顶表面122。图7F所示出的装置具有最终封装厚度。

图7G示出了将所得装置的背侧(包括背侧524和122)附接到带528或其它合适的临时载体，并且移除了玻璃载体508。在图7G中，所述装置以有源侧面朝上朝向进行翻转。在一些实施例中，在管芯102的有源侧130上方形成RDL结构110，其中将一组焊盘114暴露在RDL结构110的外表面530处。例如，如下文进一步讨论的，作为晶圆级或面板级方法，可以在多个管芯102上方形成多个RDL结构110。每一个RDL结构110可以具有从管芯102的有源侧130到RDL结构110的外(介电)表面测得的20微米到40微米的基本上均匀的高度或厚度。在一些实施例中，将外部连接116(如焊球或金属柱)附接到焊盘114。

图7H示出了将底盖118附接到RDL结构110的外表面530，从而产生封装半导体装置730。在所示出的实施例中，在将外部连接116附接到焊盘114之后附接底盖118。底盖118包括与外部连接116和焊盘114对准的多个开口140，其中开口140具有足够大的直径以配合在外部连接116的直径上方。在其它实施例中，在将外部连接116附接到焊盘114之前，可以附接底盖118。可以通过粘合剂(如上文所讨论的粘合剂714)附接底盖118。在其它实施例中，可以从装置730中省略底盖118，并且相反将所述底盖118附接到PCB，装置730将附接到所述PCB，如图8A-8C所示出的。

在图7H的另一个实施例中，在完成RDL结构110和焊盘114之后，但在将外部连接116附接到焊盘114之前，可以以类似于上文结合图5J所讨论的方式类似的方式在RDL结构110上形成底盖118，其中可以通过粘合剂附接底盖118或将所述底盖118沉积在RDL结构110上。在仍其它实施例中，当不存在RDL结构110时，可以直接将底盖118附接到管芯102的底表面，如图10A中进一步示出的。应注意，图7H中所示出的底盖118侧向延伸通过顶盖108的侧向边缘142并且完全与顶盖108的侧壁部分的侧向宽度526重叠，而图10A中所示出的底盖118侧向与顶盖108的侧壁部分的侧向宽度526的较小部分重叠。类似于如上文所描述的在RDL结构110上形成底盖118，可以通过粘合剂或通过将软磁材料沉积在管芯102的底表面上方来将底盖118附接到管芯102，其中在一些实施例中，可以在附接底盖118之前或之后附接外部连接116，或者在其它实施例中，可以在沉积底盖118之后附接所述外部连接116。另外，在上文实施例中的任一个实施例中，外部连接116可以是金属柱，其中开口140可以部分地用于限定在开口140内生长的柱的直径。

图8A、8B和8C是描绘用于制造包括用于MRAM阵列的磁屏蔽结构的封装半导体装置的示例替代性工艺步骤的框图。图8A示出了如图7G所示出的装置，但是如图5I所示出的装置也可以用于替代性工艺步骤中。

图8B示出了通过粘合剂806将磁屏蔽结构的底盖118附接到印刷电路板(PCB)802，所述粘合剂806可以与上文所描述的其它粘合剂类似。底盖118包括与PCB 802上的着陆焊盘804对准的多个开口140，其中开口140具有足够大的直径以允许当装置放置在PCB上时图8A中的装置上的外部连接116的直径穿过开口140并接触着陆焊盘804。印刷电路板(PCB)包括非导电衬底上的导电特征。PCB可以是使用聚酰亚胺的柔性型PCB或使用FR4或BT树脂的刚性型PCB。封装半导体装置可以通过多个外部连接(如焊球或金属柱)附接并电连接到PCB。

图8C示出了将装置附接到PCB并使所述装置与底盖118对齐。在一些实施例中，将外部连接116键合到着陆焊盘804(例如，回流)，这提供了装置到PCB的充分附接。在其它实施例中，另一层粘合剂806用于将RDL结构110的外表面530附接到底盖118上。

如上所述，MRAM阵列104可以受益于被分成多个较小的子阵列，其中可以形成针对图9A所示出的每一个子阵列的磁屏蔽结构。可替代地，单个磁屏蔽结构可以形成有针对图9B所示出的每一个子阵列的凹陷。图9A和图9B还示出了作为晶圆级方法的一部分的这种实施例，尽管可以在其它实施例中实施单独的管芯方法。

图9A示出了包括多个管芯900的示例晶圆905与每一个管芯900的对应的平面自底向上视图。每一个管芯900包括MRAM阵列，所述MRAM阵列至少包括第一子阵列104和第二子阵列904的，并且在其它实施例中可以包括另外的子阵列。第一子阵列104和第二子阵列904可以位于不同的位置，或者至少在子阵列之间具有足够的距离以允许单独的顶盖108(和顶盖908)的侧壁部分的侧向宽度置于每一个子阵列上方。子阵列之间的空间可以用于放置存储器外围电路，如地址解码器、读出放大器、纠错电路等。顶盖108和908分别包括凹陷220和920，所述凹陷220和920分别定位在子阵列104和904上方。换句话说，每一个子阵列具有其自己的凹陷，其中子阵列优选地不共享凹陷。在一些实施例中，可以在每一个子阵列上方形成堆叠120，其中凹陷220和920以与上文所描述的方式类似的方式配合在堆叠120上方和周围。在其它实施例中，不需要形成堆叠，其中每一个顶盖108和908以与上文所描述的方式类似的方式(例如，结合7D)被放置成使得凹陷220和920在子阵列104和904上方对齐。底盖118可以任选地附接(如虚线轮廓所指示)作为单独的盖或作为盖的面板，或者如上文类似地描述的可以省略。然后，单切步骤620将装置晶圆905分成多个封装半导体装置。

图9B示出了包括多个管芯的示例晶圆910，如结合图9A所描述的晶圆。然而，单个顶盖108可以具有与每一个子阵列对齐的多个凹陷，而不是具有处于每一个MRAM子阵列104和904上方的单独的顶盖108(和908)。例如，顶盖108包括与子阵列104对齐的凹陷220和与子阵列904对齐的凹陷920。在一些实施例中，可以在每一个子阵列上方形成堆叠120，其中凹陷220和920以与上文所描述的方式类似的方式配合在堆叠120上方和周围。在其它实施例中，不需要形成堆叠，其中每一个顶盖108和908以与上文所描述的方式类似的方式(例如，结合7D)被放置成使得凹陷220和920在子阵列104和904上方对齐。底盖118可以任选地附接(如虚线轮廓所指示)作为单独的盖或作为盖的面板，或者如上文类似地描述的可以省略。然后，单切步骤620将装置晶圆905分成多个封装半导体装置。

半导体管芯(如半导体管芯102)可以由半导体晶圆形成(例如，从半导体晶圆单切而来)，所述半导体晶圆可以是任何半导体材料或如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等材料的组合以及上述各项的组合。半导体管芯(如半导体管芯102)的有源电路系统使用应用于半导体晶圆的一系列许多工艺步骤形成于硅晶圆上，所述工艺步骤包括但不限于：沉积包括介电材料和金属在内的半导体材料，如生长、氧化、溅射和保形沉积；蚀刻半导体材料，如使用湿蚀刻剂或干蚀刻剂；使半导体材料平坦化，如执行化学机械抛光或平坦化；执行光刻以实现图案化，包括沉积和移除光刻掩膜或其它光刻胶材料；离子注入；退火等。有源电路系统的例子包括但不限于：如处理器、存储器、逻辑、模拟电路系统、传感器、MEMS(微机电系统)装置等集成电路部件；如电阻器、电感器、电容器、二极管、功率晶体管等独立式分立装置；等。在一些实施例中，有源电路系统可以是以上所列的集成电路部件的组合或者可以是另一种类型的微电子装置。

到目前为止，应当理解，已经提供了一种磁屏蔽结构，所述磁屏蔽结构由软磁材料制成，所述磁屏蔽结构减少了针对MRAM阵列的磁干扰，所述MRAM阵列可以包括一个或多个子阵列。所述磁屏蔽结构包括顶盖，所述顶盖进而包括与每一个子阵列对齐的凹陷，其中所述凹陷填充有空气或硅或两者，并提供比所述屏蔽结构的磁阻大的磁阻，所述屏蔽结构将磁通量重定向在MRAM单元阵列周围。

因为实施本发明的设备在很大程度上由本领域的技术人员已知的电子部件和电路构成，所以如上文所说明的，对电路细节的解释将不会超过认为必要的程度，以便于理解和认识本发明的基本概念并且以免混淆本发明的教导或将注意力转移到本发明的教导之外。

如本文中所使用的，术语“大约(approximately)”和“约(about)”意指接近或在指示值、数量或质量的可接受的范围内的值，这还包括精确的指示值本身。应该注意，如本文中所使用的，术语“侧向地(laterally)”意味着“在侧向方向上”(例如，与衬底平面平行的水平方向)，并且术语“空间(space)”指示缺乏材料的空隙或体积。

还如本文中所使用的，术语“实质上(substantial)”或“基本上(substantially)”意指足以以实际方式实现所阐述的目的或值，考虑由可能在晶圆制造期间出现的通常和预期过程异常所产生的对于所阐述的目的或值不显著的任何微小缺陷或偏差(如果有的话)。

尽管本文参考特定实施例描述了本发明，但是在不脱离如下面的权利要求中所阐述的本发明的范围的情况下，可以进行各种修改和改变。例如，可以在图1中实施另外或更少凹陷。因此，本说明书和附图应被视为说明性的而非限制性的，并且所有这种修改都旨在包括在本发明的范围内。本文关于特定实施例描述的任何益处、优点或问题解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或要素。

此外，说明书和权利要求中的术语“前面”、“背面”、“顶部”、“底部”“上方”、“下方”等(如果有的话)用于描述性目的并且不一定用于描述永久的相对位置。应当理解的是，如此使用的术语在适当情况下是可互换的，使得相比于在本文所说明或以其它方式描述的朝向，本文所描述的本发明实施例能够在其它朝向上操作。

此外，如本文所使用的，术语“一个或一种(a或an)”被定义为一个或多于一个。而且，在权利要求中使用如“至少一个”和“一个或多个”的介绍性短语不应被解释为暗示由不定冠词“一个(a)”或“一个(an)”引入的另一权利要求要素将包含这种引入的权利要求要素的任何特定权利要求限于仅包含一个此类要素的发明，即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”以及如“一个(a)”或“一个(an)”等不定冠词时。对于使用定冠词也是如此。

除非另有说明，否则如“第一”和“第二”等术语用于任意区分这种术语描述的要素。因此，这些术语不一定旨在指示这种要素的时间优先次序或其它优先次序。