阅读说明：本技术 阵列基板、显示设备和制造阵列基板的方法 (Array substrate, display apparatus and method of manufacturing array substrate ) 是由 班圣光 曹占锋 王珂 刘清召 董水浪 于 2019-08-20 设计创作，主要内容包括：提供了一种阵列基板。阵列基板包括：具有第一子像素阵列的显示区域；和具有第二子像素阵列的部分透明区域。部分透明区域包括被实质上透明的非发光区域彼此间隔开的多个发光区域。第二子像素阵列限于多个发光区域中。阵列基板还包括位于实质上透明的非发光区域中的多个光传感器和多个第一薄膜晶体管。多个光传感器中的对应一个包括第一极性半导体层、第二极性半导体层和将第一极性半导体层与第二极性半导体层连接的本征半导体层。(An array substrate is provided. The array substrate includes: a display area having a first array of subpixels; and a partially transparent region having a second array of sub-pixels. The partially transparent region includes a plurality of light emitting regions spaced apart from one another by substantially transparent non-light emitting regions. The second array of sub-pixels is limited to a plurality of light emitting areas. The array substrate further includes a plurality of photosensors and a plurality of first thin film transistors in the substantially transparent non-light-emitting region. A corresponding one of the plurality of photosensors includes a first polarity semiconductor layer, a second polarity semiconductor layer, and an intrinsic semiconductor layer connecting the first polarity semiconductor layer with the second polarity semiconductor layer.)

阵列基板、显示设备和制造阵列基板的方法

技术领域

本发明涉及显示技术，更具体地，涉及阵列基板、显示设备和制造阵列基板的方法。

背景技术

近年来，显示设备制作成集成有光传感器以实现各种功能，诸如光电感测、生物信息检测和人机交互。例如，智能电话通常包括指纹传感器以检测和识别用户的指纹。

发明内容

一方面，本发明提供了一种阵列基板，包括：显示区域，其包括第一子像素阵列；和部分透明区域，其包括第二子像素阵列；其中，部分透明区域包括被实质上透明的非发光区域彼此间隔开的多个发光区域；第二子像素阵列限于所述多个发光区域中；并且，阵列基板还包括位于实质上透明的非发光区域中的多个光传感器和多个第一薄膜晶体管；其中，所述多个光传感器中的对应一个包括第一极性半导体层、第二极性半导体层和将第一极性半导体层与第二极性半导体层连接的本征半导体层；并且，所述多个第一薄膜晶体管中的对应一个包括第一栅电极、第一有源层和分别连接至第一有源层的第一源电极和第一漏电极。

可选地，本征半导体层和第一有源层位于相同层并且包括相同多晶硅材料；第一极性半导体层与第一源电极电连接；并且第二极性半导体层包括掺杂有N型掺杂物的金属氧化物导电材料。

可选地，所述多个发光区域中的对应一个包括第二子像素阵列中的复数个子像素；所述多个发光区域中的所述对应一个被所述多个光传感器中的一个或更多个光传感器实质上围绕；并且，位于实质上透明的非发光区域中的所述多个光传感器中的复数个光传感器并行地电连接至所述多个第一薄膜晶体管中的相同一个第一薄膜晶体管。

可选地，在显示区域和部分透明区域的所述多个发光区域中，阵列基板包括多个第二薄膜晶体管，其用于驱动显示区域和所述多个发光区域中的发光；其中，阵列基板还包括：钝化层，其位于所述多个光传感器、所述多个第一薄膜晶体管和所述多个第二薄膜晶体管的远离衬底基板的一侧；以及一个或多个层，其位于钝化层的远离衬底基板的一侧，并且限于显示区域中和部分透明区域的所述多个发光区域中；其中，所述一个或多个层不存在于实质上透明的非发光区域中。

可选地，第二极性半导体层与偏压电极电连接；并且，偏压电极、第一源电极和第一漏电极位于相同层且包括相同材料。

可选地，在显示区域和部分透明区域的所述多个发光区域中，阵列基板包括多个第二薄膜晶体管，其用于驱动显示区域和所述多个发光区域中的发光；所述多个第二薄膜晶体管中的对应一个包括第二栅电极、第二有源层和分别连接至第二有源层的第二源电极和第二漏电极；第二有源层、本征半导体层和第一有源层位于相同层并且包括相同多晶硅材料。

可选地，第二极性半导体层与偏压电极电连接；并且，偏压电极、第一源电极、第一漏电极、第二源电极和第二漏电极位于相同层且包括相同材料。

可选地，位于实质上透明的非发光区域中的所述多个光传感器中的复数个光传感器并行地电连接至相同的偏压电极。

可选地，阵列基板还包括：第一遮光层，其实质上围绕所述多个发光区域中的对应一个并且配置为遮挡从所述多个发光区域中的所述对应一个发出的光的至少一部分以免被位于实质上透明的非发光区域中的相邻的光传感器接收到。

可选地，阵列基板还包括：第二遮光层，其实质上围绕所述多个光传感器中的对应一个并且配置为为所述多个光传感器中的所述对应一个遮挡从位于所述多个发光区域中的相邻子像素发出的光。

可选地，阵列基板还包括：缓冲层，其位于第一有源层与衬底基板之间；其中，第一有源层和第一极性半导体层直接接触缓冲层。

可选地，第一极性半导体层包括掺杂有P型掺杂物的非晶硅；并且，第二极性半导体层包括铟锡氧化物。

可选地，第一子像素阵列的子像素数量密度高于第二子像素阵列的子像素数量密度。

可选地，第一子像素阵列包括第一颜色的第一子像素、第二颜色的第一子像素和第三颜色的第一子像素；第二子像素像素包括第一颜色的第二子像素、第二颜色的第二子像素和第三颜色的第二子像素；第一颜色的第一子像素的数量密度与第一颜色的第二子像素的数量密度实质上相同；第二颜色的第一子像素的数量密度与第二颜色的第二子像素的数量密度实质上相同；并且，第三颜色的第一子像素的数量密度是第三颜色的第二子像素的数量密度大约两倍。

另一方面，本发明提供了一种显示设备，其包括本文所述的或通过本文所述方法制造的阵列基板以及与阵列基板连接的一个或多个集成电路。

可选地，显示设备为自发射显示设备；第一子像素阵列中的对应子像素包括自发射发光元件；并且，第二子像素阵列中的对应子像素包括自发射发光元件。

可选地，显示设备为液晶显示设备，包括：阵列基板；对置基板，其面向阵列基板；液晶层，其位于阵列基板和对置基板之间；以及，背光，其位于阵列基板的远离对置基板的一侧；其中，液晶层不存在于实质上透明的非发光区域中。

另一方面，本发明提供了一种制造阵列基板的方法，包括：在显示区域中形成第一子像素阵列；以及，在部分透明区域中形成第二子像素阵列；其中，部分透明区域包括被实质上透明的非发光区域彼此间隔开的多个发光区域；第二子像素阵列限于所述多个发光区域中；并且，所述方法还包括在实质上透明的非发光区域中形成多个光传感器以及形成多个第一薄膜晶体管；其中，所述多个光传感器中的对应一个形成为包括第一极性半导体层、第二极性半导体层和将第一极性半导体层与第二极性半导体层连接的本征半导体层；并且，所述多个第一薄膜晶体管中的对应一个形成为包括第一栅电极、第一有源层和分别连接至第一有源层的第一源电极和第一漏电极。

可选地，使用相同多晶硅材料和相同掩膜板在相同层中形成本征半导体层和第一有源层；第一极性半导体层与第一源电极电连接；并且使用掺杂有N型掺杂物的金属氧化物导电材料形成第二极性半导体层。

可选地，所述方法包括：在衬底基板上形成缓冲层；在缓冲层的远离衬底基板的一侧形成第一非晶硅材料层；利用P型掺杂物掺杂第一非晶硅材料层；图案化第一非晶硅材料层以形成第一极性半导体层；在缓冲层和第一极性半导体层的远离衬底基板的一侧形成第二非晶硅材料层；使第二非晶硅材料层结晶以形成多晶硅材料层；以及，图案化多晶硅材料层以形成本征半导体层和第一有源层；其中，本征半导体层形成于第一极性半导体层的远离衬底基板的一侧，并且与第一极性半导体层直接接触。

可选地，在形成本征半导体层和第一有源层之后，所述方法还包括：在本征半导体层的远离衬底基板的一侧形成金属氧化物导电材料层；利用N型掺杂物掺杂金属氧化物导电材料层；以及，图案化金属氧化物导电材料层以形成第二极性半导体层。

可选地，在形成第二极性半导体层之后，所述方法还包括：在第二极性半导体层的远离衬底基板的一侧形成导电材料层；图案化导电材料层以形成偏压电极、第一源电极和第一漏电极；其中，偏压电极电连接至第二极性半导体层。

附图说明

以下附图仅为根据所公开的各种实施例的用于示意性目的的示例，而不旨在限制本发明的范围。

图1A是本公开的一些实施例中的阵列基板的平面图。

图1B是沿图1A中的X-X'线的截面图。

图1C是图1A中的Z1区域的放大示图。

图1D是图1A中的Z2区域的放大示图。

图2是示出本公开的一些实施例中的阵列基板的结构的示意图。

图3是图2中的阵列基板的沿A-A'线的截面图。

图4是示出本公开的一些实施例中的阵列基板的结构的示意图。

图5是图4中的阵列基板的沿B-B'线的截面图。

图6A示出了本公开的一些实施例中的阵列基板在部分透明区域中的一部分的结构。

图6B是示出位于实质上透明的非发光区域中的多个光传感器中的复数个光传感器并行地电连接至多个第一薄膜晶体管中的相同一个第一薄膜晶体管的电路图。

图7示出了本公开的一些实施例中的阵列基板在部分透明区域中的一部分的结构。

图8是本公开的一些实施例中的阵列基板的截面图。

图9A是根据本公开的一些实施例中的多个光传感器中的对应一个的电路图。

图9B是示出根据本公开的一些实施例中的多个光传感器中的对应一个的结构的示意图。

图10是本公开的一些实施例中的液晶显示设备的截面图。

图11A至图11I示出了本公开的一些实施例中的制造阵列基板的方法。

具体实施方式

现在将参照以下实施例更具体地描述本公开。需注意，以下对一些实施例的描述仅针对示意和描述的目的而呈现于此。其不旨在是穷尽性的或者受限为所公开的确切形式。

在相关显示设备中，通常通过冲压出穿过显示设备的孔来形成缺口，以安装诸如相机透镜和用于检测光的光传感器之类的配件。缺口的存在导致图像显示区域的浪费。在审美考虑的驱动下，开发了全屏幕显示面板。然而，如何在全屏幕显示面板中布置诸如相机和光传感器之类的配件，仍是个问题。

因此，本公开特别提供了阵列基板、显示设备和制造阵列基板的方法，其实质上消除了由于相关技术的限制和缺陷而导致的问题中的一个或多个。一方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括：显示区域，其包括第一子像素阵列；和部分透明区域，其包括第二子像素阵列。在一些实施例中，部分透明区域包括被实质上透明的非发光区域彼此间隔开的多个发光区域。可选地，第二子像素阵列限于所述多个发光区域中。可选地，阵列基板还包括位于实质上透明的非发光区域中的多个光传感器和多个第一薄膜晶体管。可选地，所述多个光传感器中的对应一个包括第一极性半导体层、第二极性半导体层和将第一极性半导体层与第二极性半导体层连接的本征半导体层。可选地，所述多个第一薄膜晶体管中的对应一个包括第一栅电极、第一有源层和分别连接至第一有源层的第一源电极和第一漏电极。可选地，本征半导体层和第一有源层位于相同层并且包括相同多晶硅材料。可选地，第一极性半导体层与第一源电极电连接。可选地，第二极性半导体层包括掺杂有N型掺杂物的金属氧化物导电材料。

图1A是本公开的一些实施例中的阵列基板的平面图。参照图1A，在一些实施例中，阵列基板包括显示区域DA以及与显示区域DA相邻的部分透明区域PTA。如本文所用，术语“显示区域”指的是显示基板的实际显示图像的区域。可选地，显示区域可以包括子像素区域和子像素间区域两者。子像素区域指的是子像素的发光区域，比如液晶显示器中与像素电极对应的区域或者有机发光显示器中与发光层对应的区域。子像素间区域指的是相邻子像素区域之间的区域，比如液晶显示器中与黑矩阵对应的区域或者有机发光显示器中与像素限定层对应的区域。可选地，子像素间区域是同一像素中相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。如本文所用，术语“部分透明区域”指的是显示基板的这样的区域，其一部分显示图像，并且一部分不显示图像并且允许安装不发光的一个或多个组件。例如，不显示图像的部分可以配置为布置光传感器，例如，相机的光传感器。可以在部分透明区域中的不显示图像的部分中布置其它不发光的组件，示例包括：相机透镜、指纹传感器、听筒、相机、距离传感器、红外传感器、音频传感器、指示器、按钮、旋钮、或它们的任意组合。部分透明区域允许全屏幕显示器在阵列基板中不具有孔或冲压穿过窗口区域。可选地，部分透明区域包括由部分透明区域间隔开的多个图像显示部分。

图1B是沿图1A中的X-X'线的截面图。图1C是图1A中的Z1区域的放大示图。图1D是图1A中的Z2区域的放大示图。参照图1B、图1C和图1D，阵列基板包括：显示区域DA，其包括第一子像素阵列Sp1；和部分透明区域PTA，其包括第二子像素阵列Sp2。在一些实施例中，部分透明区域PTA包括被实质上透明的非发光区域TR彼此间隔开的多个发光区域LER。可选地，第二子像素阵列Sp2限于所述多个发光区域LER中。可选地，阵列基板还包括位于实质上透明的非发光区域TR中的多个光传感器PS。

在显示区域DA中，如图1A和图1C所示，不存在多个光传感器PS，并且在显示区域DA中执行普通显示。在一个示例中，第一子像素阵列Sp1包括标准紧凑型C1-C1-C2-C3阵列，其中C1表示第一颜色的子像素(例如，红色子像素)，C2表示第二颜色的子像素(例如，绿色子像素)，并且C3表示第三颜色的子像素(例如，蓝色子像素)。在部分透明区域PTA中，如图1A和图1D所示，仅一些子像素执行普通显示，而其它“子像素”转化为实质上透明的区域并且不发光，如在图1D中虚线“子像素”所表示的。为了确保阵列上栅极驱动电路和芯片驱动器可以令人满意地在显示区域DA和部分透明区域PTA两者中驱动图像显示，将显示区域DA中的显示分辨率(例如，每英寸像素)设置为部分透明区域PTA中的显示分辨率乘以乘法因数。可选地，乘法因数为整数因数(例如，2)。为了确保令人满意的显示结果，可选地，第二子像素阵列Sp2包括C1-C2-C3阵列，其中C1表示第一颜色的子像素(例如，红色子像素)，C2表示第二颜色的子像素(例如，绿色子像素)，并且C3表示第三颜色的子像素(例如，蓝色子像素)。

图2是示出本公开的一些实施例中的阵列基板的结构的示意图。参照图1A和图2，阵列基板包括：显示区域DA，其包括第一子像素阵列Sp1；和部分透明区域PTA，其包括第二子像素阵列Sp2。在一些实施例中，部分透明区域PTA包括被实质上透明的非发光区域TR彼此间隔开的多个发光区域LER。可选地，第二子像素阵列Sp2限于所述多个发光区域LER中。

图3是图2中的阵列基板的沿A-A'线的截面图。参照图1至图3，在一些实施例中，阵列基板还包括位于实质上透明的非发光区域TR中的多个光传感器PS和多个第一薄膜晶体管TFT1。可选地，所述多个光传感器PS中的对应一个包括第一极性半导体层PSL1、第二极性半导体层PSL2和将第一极性半导体层PSL1与第二极性半导体层PSL2连接的本征半导体层ISL。

可选地，所述多个第一薄膜晶体管TFT1中的对应一个包括第一栅电极G1、第一有源层ACT1和分别连接至第一有源层ACT1的第一源电极S1和第一漏电极D1。可选地，第一极性半导体层PSL1与第一源电极S1电连接。

可选地，第二极性半导体层PSL2包括掺杂有N型掺杂物的金属氧化物导电材料。N型掺杂物的示例包括元素周期表的VA族元素，元素周期表的VA族元素包括氮(N)、磷(P)、砷(As)、锑(Sb)、和铋(Bi)。在一个示例中，第二极性半导体层PSL2包括掺杂有N型掺杂物的铟锡氧化物。

可选地，第一极性半导体层PSL1包括掺杂有P型掺杂物的半导体材料。P型掺杂物的示例包括元素周期表的IIIA族元素，元素周期表的IIIA族元素包括硼(B)、铝(Al)、镓(Ga)、铟(In)、和铊(Tl)。在一个示例中，第一极性半导体层PSL1包括掺杂有P型掺杂物的非晶硅。

可选地，本征半导体层ISL和第一有源层ACT1位于相同层并且包括相同多晶硅材料。如本文所用，术语“相同层”指的是在相同步骤中同时形成的各层之间的关系。在一个示例中，当本征半导体层ISL和第一有源层ACT1作为在相同材料层中执行的相同构图工艺的一个或多个步骤的结果而形成时，它们位于相同层。在另一个示例中，可以通过同时执行形成本征半导体层ISL的步骤和形成第一有源层ACT1的步骤而将本征半导体层ISL和第一有源层ACT1形成在相同层。术语“相同层”不总是意味着层的厚度或层的高度在截面图中是相同的。

在一些实施例中，并且参照图3，在显示区域DA和部分透明区域PTA的所述多个发光区域LER中，阵列基板包括多个第二薄膜晶体管TFT2，其用于驱动显示区域DA和所述多个发光区域LER中的发光。可选地，所述多个第二薄膜晶体管TFT2中的对应一个包括第二栅电极G2、第二有源层ACT2和分别连接至第二有源层ACT2的第二源电极S2和第二漏电极D2。

在一些实施例中，阵列基板是无需背光以进行图像显示的自发射阵列基板。可选地，阵列基板在显示区域DA和部分透明区域PTA的所述多个发光区域LER中还包括多个发光元件LE。各种适当发光元件可用于本显示面板中。适当发光元件的示例包括：有机发光二极管、量子点发光二极管和微发光二极管。可选地，第一子像素阵列Sp1中的对应子像素包括所述多个发光元件LE中的一个，并且第二子像素阵列Sp2中的对应子像素包括所述多个发光元件LE中的一个。

在一些实施例中，所述多个发光元件LE中的对应一个包括阳极AD、发光层EM和阴极CD。发光层EM位于阳极AD与阴极CD之间。阳极AD与所述多个第二薄膜晶体管TFT2中的对应一个的第二漏电极D2电连接。

参照图3，阵列基板包括衬底基板10和位于衬底基板10上的缓冲层20。第一有源层ACT1、第二有源层ACT2和第一极性半导体层PSL1位于缓冲层20的远离衬底基板10的一侧。可选地，第一有源层ACT1和第一极性半导体层PSL1直接接触缓冲层20。可选地，本征半导体层ISL位于第一极性半导体层PSL1的远离缓冲层20的一侧。阵列基板还包括位于第一有源层ACT1和第二有源层ACT2的远离缓冲层20的一侧的栅绝缘层30。第一栅电极G1和第二栅电极G2位于栅绝缘层30的远离衬底基板10的一侧。阵列基板还包括位于第一栅电极G1和第二栅电极G2的远离衬底基板10的一侧的层间介电层40。第一源电极S1、第二源电极S2、第一漏电极D1和第二漏电极D2位于层间介电层40的远离衬底基板10的一侧。阵列基板还包括钝化层50，其位于第一源电极S1、第二源电极S2、第一漏电极D1和第二漏电极D2的远离衬底基板10的一侧。阳极AD位于钝化层50的远离衬底基板10的一侧。阵列基板还包括像素限定层60，其位于钝化层50的远离衬底基板10的一侧，用于限定多个子像素孔。发光层EM布置在所述多个子像素孔中的对应一个中，并且阴极CD位于发光层EM的远离阳极AD的一侧。

为了便于所述多个光传感器PS检测光，在一些实施例中，像素限定层60、阳极AD、发光层EM和阴极CD中的一个或多个实质上限于显示区域DA中和部分透明区域PTA的所述多个发光区域LER中，并且不存在于实质上透明的非发光区域TR中。

在一些实施例中，并且参照图3，阵列基板还包括偏压电极BE。第二极性半导体层PSL2与偏压电极BE电连接。可选地，偏压电极BE、第一源电极S1和第一漏电极D1位于相同层且包括相同材料。

在一些实施例中，并且参照图3，第二有源层ACT2、本征半导体层ISL和第一有源层ACT1位于相同层并且包括相同多晶硅材料。

在一些实施例中，并且参照图3，偏压电极BE、第一源电极S1、第一漏电极D1、第二源电极S2和第二漏电极D2位于相同层且包括相同材料。

图4是示出本公开的一些实施例中的阵列基板的结构的示意图。图5是图4中的阵列基板的沿B-B'线的截面图。参照图4和图5，在一些实施例中，阵列基板还包括：第一遮光层LS1，其实质上围绕所述多个发光区域LER中的对应一个并且配置为遮挡从所述多个发光区域LER中的所述对应一个发出的光的至少一部分以免被位于实质上透明的非发光区域TR中的相邻的光传感器接收到。第一遮光层LS1沿实质上透明的非发光区域TR和显示区域DA之间的全部边界布置。此外，第一遮光层LS1还沿实质上透明的非发光区域TR和所述多个发光区域LER之间的全部边界布置。

在一个示例中，如图5所示，第一遮光层LS1位于钝化层50的远离衬底基板10的一侧。可选地，第一遮光层LS1相对于钝化层50的主表面的高度等于或大于发光层EM相对于钝化层50的主表面的高度。可实现其它适当的设计以布置第一遮光层LS1。在另一示例中，第一遮光层LS1可以布置在层间介电层40的表面上，并且可以沿远离衬底基板10的方向突出。在另一示例中，第一遮光层LS1可以布置在栅绝缘层30的表面上，并且可以沿远离衬底基板10的方向突出。

图6A示出了本公开的一些实施例中的阵列基板在部分透明区域中的一部分的结构。参照图6A，所述多个发光区域LER中的对应一个包括第二子像素阵列Sp2中的复数个子像素，例如，包括第一颜色的子像素(例如，红色子像素)，第二颜色的子像素(例如，绿色子像素)和第三颜色的子像素(例如，蓝色子像素)。可选地，所述多个发光区域LER中的所述对应一个被所述多个光传感器PS中的一个或更多个光传感器实质上围绕。如本文所用，术语“实质上围绕”指的是围绕某个区域的周长的至少50％(例如，至少60％、至少70％、至少80％、至少90％、至少95％、至少99％、以及100％)。例如，所述多个发光区域LER中的所述对应一个的周长的至少60％被所述多个光传感器PS中的一个或更多个光传感器围绕。参照图6A，所述多个发光区域LER中的所述对应一个的周长的至少60％被所述多个光传感器PS中的两个光传感器围绕。

在一些实施例中，参照图6A，位于实质上透明的非发光区域TR中的所述多个光传感器PS中的复数个光传感器并行地电连接至所述多个第一薄膜晶体管TFT1中的相同一个第一薄膜晶体管。图6A示出了与所述多个发光区域LER中的四个对应(例如，实质上围绕所述多个发光区域LER中的四个)的三个光传感器并行地电连接至所述多个第一薄膜晶体管TFT1中的相同一个第一薄膜晶体管。在一个示例中，所述多个光传感器PS中的与所述多个发光区域LER中的四个相对应的三个光传感器的各第一极性半导体层并行地电连接至所述多个第一薄膜晶体管TFT1中的相同一个第一薄膜晶体管的第一源电极。通过将所述多个光传感器PS中的复数个光传感器并行地电连接，可以统一地检测来自所述多个光传感器PS中的所述复数个光传感器的光电流，从而增强了信噪比和光检测的灵敏度。

在一些实施例中，并且参照图6A，位于实质上透明的非发光区域TR中的所述多个光传感器PS中的所述复数个光传感器并行地电连接至相同的偏压电极BE。例如，所述多个光传感器PS中的与所述多个发光区域LER中的四个相对应的三个光传感器的各第二极性半导体层并行地电连接至相同的偏压电极BE。

图6B是示出位于实质上透明的非发光区域中的多个光传感器中的复数个光传感器并行地电连接至多个第一薄膜晶体管中的相同一个第一薄膜晶体管的电路图。参照图6B，位于实质上透明的非发光区域TR中的多个光传感器PS中的n个光传感器(PS1至PSn)并行地电连接至所述多个第一薄膜晶体管TFT1中的相同一个第一薄膜晶体管。

在一些实施例中，阵列基板还包括：第二遮光层LS2，其实质上围绕所述多个光传感器PS中的对应一个并且配置为为所述多个光传感器PS中的所述对应一个遮挡从位于所述多个发光区域LER中的相邻子像素发出的光。可选地，第二遮光层LS2布置在实质上透明的非发光区域TR中。可选地，第二遮光层LS2位于所述多个光传感器PS的所述对应一个的侧面。

可选地，第二遮光层LS2配置为为所述多个光传感器PS的所述对应一个的侧面实质上遮挡从所述多个发光区域LER中的相邻子像素发出的光。可选地，第二遮光层LS2配置为为所述多个光传感器PS的所述对应一个的侧面完全遮挡从所述多个发光区域LER中的相邻子像素发出的光。可选地，第二遮光层LS2配置为为所述多个光传感器PS的所述对应一个的全部侧面实质上遮挡从所述多个发光区域LER中的相邻子像素发出的光。可选地，第二遮光层LS2配置为为所述多个光传感器PS的所述对应一个的全部侧面完全遮挡从所述多个发光区域LER中的相邻子像素发出的光。

可选地，第二遮光层LS2的靠近衬底基板10的一侧与所述多个光传感器PS中的所述对应一个的第一极性半导体层PSL1直接接触。通过具有第二遮光层LS2，可以显著改善所述多个光传感器PS中的所述对应一个的光检测准确性。

可选地，第二遮光层LS2相对于缓冲层20的主表面的高度等于或大于第二极性半导体层PSL2相对于缓冲层20的主表面的高度。可实现其它适当的设计以布置第二遮光层LS2。在另一示例中，第二遮光层LS2可以布置在缓冲层20的表面上，并且可以沿远离衬底基板10的方向突出。在另一示例中，第二遮光层LS2可以布置在栅绝缘层30的表面上，并且可以沿远离衬底基板10的方向突出。在另一示例中，第二遮光层LS2可以布置在衬底基板10的表面上，并且可以沿远离衬底基板10的方向突出。

参照图8，在一些实施例中，阵列基板为用于液晶显示面板的阵列基板。在一些实施例中，阵列基板包括像素电极PE，其位于钝化层50的远离衬底基板10的一侧并且电连接至所述多个第二薄膜晶体管TFT2中的对应一个的第二漏电极D2。可选地，阵列基板还包括取向层ALG(例如，聚酰亚胺取向层)，其用于使要布置在具有该阵列基板的显示面板的阵列基板与对置基板之间的液晶分子对齐。取向层ALG位于像素电极PE和钝化层50的远离衬底基板10的一侧。可选地，为了便于所述多个光传感器PS检测光，在一些实施例中，取向层ALG实质上限于显示区域DA中和部分透明区域PTA的所述多个发光区域LER中，并且不存在于实质上透明的非发光区域TR中。

参照图2和图4，在一些实施例中，第一子像素阵列Sp1的子像素数量密度高于第二子像素阵列Sp2的子像素数量密度。在一些实施例中，第一子像素阵列Sp1包括第一颜色的第一子像素(例如，红色子像素)，第二颜色的第一子像素(例如，绿色子像素)和第三颜色的第一子像素(例如，蓝色子像素)。可选地，第二子像素阵列Sp2包括第一颜色的第二子像素(例如，红色子像素)，第二颜色的第二子像素(例如，绿色子像素)和第三颜色的第二子像素(例如，蓝色子像素)。可选地，第一颜色的第一子像素的数量密度与第一颜色的第二子像素的数量密度实质上相同。可选地，第二颜色的第一子像素的数量密度与第二颜色的第二子像素的数量密度实质上相同。可选地，第三颜色的第一子像素的数量密度是第三颜色的第二子像素的数量密度大约两倍。

在制作和使用本阵列基板时可以利用各种适当的光传感器。适当的光传感器的示例包括但不限于：PN光电二极管、PIN光电二极管、雪崩光电二极管、MIM二极管结、MIS二极管结、MOS二极管结、SIS二极管结、以及MS二极管结。

图9A是根据本公开的一些实施例中的多个光传感器中的对应一个的电路图。参照图3、图5至图8和图9A，在一些实施例中，所述多个光传感器PS中的所述对应一个电连接至所述多个第一薄膜晶体管TFT1中的对应一个。所述多个第一薄膜晶体管TFT1中的所述对应一个的第一源电极S1电连接至所述多个光传感器PS中的所述对应一个的第一极性半导体层PSL1。所述多个第一薄膜晶体管TFT1中的所述对应一个的第一漏电极D1电连接至读取线R，读取线R转而还连接至其它组件(例如，数字相机)。所述多个光传感器PS中的所述对应一个的第二极性半导体层PSL2电连接至偏压电极BE，其配置为将偏置电压提供至所述多个光传感器PS中的所述对应一个。

图9B是示出根据本公开的一些实施例中的多个光传感器中的对应一个的结构的示意图。参照图9B，在一些实施例中，所述多个光传感器PS中的所述对应一个是PIN光电二极管。在一些实施例中，所述多个光传感器PS中的所述对应一个包括第一极性半导体层PSL1，其电连接至连接电极CE，连接电极CE转而电连接至所述多个第一薄膜晶体管TFT1中的所述对应一个的第一源电极S1。所述多个光传感器PS中的所述对应一个还包括：第二极性半导体层PSL2，其电连接至偏压电极BE；以及本征半导体层ISL，其将第一极性半导体层PSL1与第二极性半导体层PSL2连接。如本文所用，术语“本征半导体层”指的是可呈现电流整流的层，例如，呈现出在一个偏置方向的导电性相对于在另一个偏置方向的导电性大大不同的层。

可选地，所述多个光传感器PS中的对应一个包括具有第一掺杂物的第一极性半导体层PSL1、具有第二掺杂物的第二极性半导体层PSL2和将第一极性半导体层PSL1与第二极性半导体层PSL2连接的本征半导体层ISL。例如，第一掺杂物是N型掺杂物，比如元素周期表的VA族元素，包括氮(N)、磷(P)、砷(As)、锑(Sb)、和铋(Bi)；并且第二掺杂物是P型掺杂物，比如元素周期表的IIIA族元素，包括硼(B)、铝(Al)、镓(Ga)、铟(In)、和铊(Tl)。可选地，所述多个光传感器PS中的所述对应一个反向偏置。在一些实施例中，所述多个光传感器PS中的所述对应一个是PN结，其具有作为第一极性半导体层PSL1的P+掺杂半导体区域和作为第二极性半导体层PSL2的N+掺杂半导体区域。在一些实施例中，所述多个光传感器PS中的所述对应一个是PIN光电二极管，其具有作为第一极性半导体层PSL1的P+掺杂半导体区域、作为第二极性半导体层PSL2的N+掺杂半导体区域、以及位于P+掺杂半导体区域和N+掺杂半导体区域之间的多晶硅的本征半导体层ISL。

各种适当的材料可用于制作第一遮光层LS1和第二遮光层LS2。适于制作第一遮光层LS1和第二遮光层LS2的材料的示例包括但不限于黑色吸光材料，比如黑色树脂材料。

另一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，所述方法包括：在显示区域中形成第一子像素阵列；以及，在部分透明区域中形成第二子像素阵列。在一些实施例中，部分透明区域包括被实质上透明的非发光区域彼此间隔开的多个发光区域。可选地，第二子像素阵列限于所述多个发光区域中。在一些实施例中，所述方法还包括在实质上透明的非发光区域中形成多个光传感器以及形成多个第一薄膜晶体管。可选地，所述多个光传感器中的对应一个形成为包括第一极性半导体层、第二极性半导体层和将第一极性半导体层与第二极性半导体层连接的本征半导体层。可选地，所述多个第一薄膜晶体管中的对应一个形成为包括第一栅电极、第一有源层和分别连接至第一有源层的第一源电极和第一漏电极。可选地，使用相同多晶硅材料和相同掩膜板在相同层中形成本征半导体层和第一有源层。可选地，第一极性半导体层与第一源电极电连接。可选地，使用掺杂有N型掺杂物的金属氧化物导电材料形成第二极性半导体层。

在一些实施例中，所述方法包括：在衬底基板上形成缓冲层；在缓冲层的远离衬底基板的一侧形成第一非晶硅材料层；利用P型掺杂物掺杂第一非晶硅材料层；图案化第一非晶硅材料层以形成第一极性半导体层；在缓冲层和第一极性半导体层的远离衬底基板的一侧形成第二非晶硅材料层；使第二非晶硅材料层结晶以形成多晶硅材料层；以及，图案化多晶硅材料层以形成本征半导体层和第一有源层。可选地，本征半导体层形成于第一极性半导体层的远离衬底基板的一侧，并且与第一极性半导体层直接接触。

在一些实施例中，在形成本征半导体层和第一有源层之后，所述方法还包括：在本征半导体层的远离衬底基板的一侧形成金属氧化物导电材料层；利用N型掺杂物掺杂金属氧化物导电材料层；以及，图案化金属氧化物导电材料层以形成第二极性半导体层。

在一些实施例中，在形成第二极性半导体层之后，所述方法还包括：在第二极性半导体层的远离衬底基板的一侧形成导电材料层；图案化导电材料层以形成偏压电极、第一源电极和第一漏电极。可选地，偏压电极电连接至第二极性半导体层。

图11A至图11I示出了本公开的一些实施例中的制造阵列基板的方法。参照图11A，在衬底基板10上形成缓冲层20。各种适当绝缘材料和各种适当制造方法可以用于制作缓冲层20。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积绝缘材料。用于制作缓冲层的适当绝缘材料的示例包括但不限于：Si_xO_y、Si_xN_y、Si_xO_yN_z、或它们的组合。可选地，缓冲层20制作成具有300nm至600nm范围内的厚度。

参照图11B，在缓冲层20的远离衬底基板10的一侧形成第一非晶硅材料层asi1。第一非晶硅材料层asi1掺杂有P型掺杂物。可选地，第一非晶硅材料层asi1制作成具有30nm至100nm范围内的厚度。

参照图11B和图11C，图案化第一非晶硅材料层asi1以形成第一极性半导体层PSL1。可以在图案化第一非晶硅材料层asi1之前执行掺杂工艺。替代性地，可以在图案化第一非晶硅材料层asi1之后执行掺杂工艺。

参照图11D，在缓冲层20和第一极性半导体层PSL1的远离衬底基板10的一侧形成第二非晶硅材料层asi2。例如，通过激光使第二非晶硅材料层asi2结晶以形成多晶硅材料层。各种适当的结晶方法可用于使第二非晶硅材料层asi2结晶。适当结晶方法的示例包括：准分子激光退火(ELA)、固相结晶(SPC)、顺序侧向凝固(SLS)、金属诱导结晶(MIC)和金属诱导横向结晶(MILC)。可选地，第二非晶硅材料层asi2形成为具有30nm至100nm范围内的厚度。

参照图11D和图11E，随后图案化多晶硅材料层以形成本征半导体层ISL、第一有源层ACT1和第二有源层ACT2。可以在图案化多晶硅材料层之前执行结晶工艺。替代性地，可以在图案化多晶硅材料层之后执行结晶工艺。本征半导体层ISL形成于第一极性半导体层PSL1的远离衬底基板10的一侧，并且与第一极性半导体层PSL1直接接触。

参照图11F，在第一有源层ACT1和第二有源层ACT2的远离衬底基板10的一侧形成栅绝缘层30，在栅绝缘层30的远离第一有源层ACT1的一侧形成第一栅电极G1，在栅绝缘层30的远离第二有源层ACT2的一侧形成第二栅电极G2，并且在第一栅电极G1和第二栅电极G2的远离衬底基板10的一侧形成层间介电层40。

各种适当电极材料和各种适当制造方法可以用于制作栅电极。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积电极材料并对其构图。用于制作栅电极的适当的电极材料的示例包括但不限于：铝、铜、钼、铬、铝铜合金、铜钼合金、钼铝合金、铝铬合金、铜铬合金、钼铬合金、铜钼铝合金等。可选地，第一栅电极G1和第二栅电极G2形成为具有100nm至300nm范围内的厚度。

各种适当绝缘材料和各种适当制造方法可以用于制作栅绝缘层30和层间介电层40。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积绝缘材料。用于制作栅绝缘层30和层间介电层40的适当绝缘材料的示例包括但不限于：Si_xO_y、Si_xN_y、Si_xO_yN_z、或它们的组合。可选地，栅绝缘层30制作成具有100nm至500nm范围内的厚度。可选地，层间介电层40制作成具有300nm至900nm范围内的厚度。

参照图11G，形成贯穿层间介电层40以暴露本征半导体层ISL的表面的过孔，并且在本征半导体层ISL和层间介电层40的远离衬底基板10的一侧形成金属氧化物导电材料层mol。金属氧化物导电材料层mol掺杂有N型掺杂物。各种适当的金属氧化物导电材料和各种适当制造方法可以用于制作金属氧化物导电材料层mol。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积金属氧化物导电材料。用于制作在金属氧化物导电材料层mol的适当的金属氧化物导电材料的示例包括但不限于铟锡氧化物。可选地，金属氧化物导电材料层mol制作成具有30nm至100nm范围内的厚度。

参照图11G和图11H，随后图案化金属氧化物导电材料层mol以形成第二极性半导体层PSL2。

参照图11I，在层间介电层40的远离衬底基板10的一侧形成第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE。各种适当的导电材料可用于制作第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE。例如，可以通过溅射或气相沉积或溶液涂布在基板上沉积电极材料；并对其构图。用于制作第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE的适当电极材料的示例包括铝、钼、铝钕(AlNd)、铜、钼铌(MoNb)、及它们的合金。可选地，第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE包括层叠在一起的多个子层。在一个示例中，第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE包括钛/铝/钛的三层结构。可选地，第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE中的每一个制作成具有300nm至900nm范围内的厚度。

随后，在第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2和偏压电极BE的远离衬底基板10的一侧形成钝化层50。各种适当绝缘材料和各种适当制造方法可以用于制作钝化层50。例如，可以通过等离子体增强化学气相沉积(PECVD)工艺在基板上沉积绝缘材料。用于制作钝化层50的适当绝缘材料的示例包括但不限于：Si_xO_y、Si_xN_y、Si_xO_yN_z、或它们的组合。可选地，钝化层50制作成具有300nm至900nm范围内的厚度。

另一方面，本公开提供了一种显示设备，其包括本文所述的或通过本文所述方法制造的阵列基板以及与阵列基板连接的一个或多个集成电路。可选地，显示设备包括显示面板。可选地，显示面板包括本文所述的或者通过本文所述的方法制造的阵列基板、以及对置基板。适当显示设备的示例包括但不限于：电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相框、GPS等。可选地，所述显示设备还包括与显示面板连接的一个或多个集成电路。

在一些实施例中，所述显示设备为诸如有机发光二极管显示设备的自发射显示设备。第一子像素阵列中的对应子像素包括自发射发光元件，并且第二子像素阵列中的对应子像素包括自发射发光元件。

在一些实施例中，所述显示设备是液晶显示设备，其包括本文所述的或者通过本文所述的方法制造的阵列基板、面对阵列基板的对置基板、位于阵列基板与对置基板之间的液晶层、以及位于阵列基板的远离对置基板的一侧的背光。图10是本公开的一些实施例中的液晶显示设备的截面图。参照图10，在一些实施例中，所述显示设备包括本文所述的或者通过本文所述的方法制造的阵列基板AS、面对阵列基板的对置基板CS、位于阵列基板AS与对置基板CS之间的液晶层LC、以及位于阵列基板AS的远离对置基板CS的一侧的背光BL。如图10所示，液晶层LC不存在于实质上透明的非发光区域TR中。

出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。