具体实施方式

为了便于本领域技术人员的理解，本申请通过以下实施例对本申请提供的技术方案的具体实现过程进行说明。

第一实施例

图1为本发明第一实施例的阵列基板的局部剖面结构示意图，图2是图1所示的阵列基板的局部放大结构示意图，图3是图1所示的阵列基板的局部放大结构示意图，图4为本发明第一实施例的显示面板的局部截面结构示意图，如图1至图4所示，本发明的第一实施例提供一种阵列基板10：包括多个呈矩阵排布的像素12，各像素12包括第一子像素121和第二子像素122，第一子像素121包括第一晶体管1211和第一像素电极1212，第一晶体管1211与第一像素电极1212连接，第二子像素122包括第二晶体管1221和第二像素电极1222，第二晶体管1221与第二像素电极1222连接，阵列基板10包括基板11以及设置在基板11上的多条第一数据线13和多条第二数据线14；

多个像素12的奇数行中，位于奇数位的各像素12的第一晶体管1211和第二晶体管1221分别与第一数据线13电性连接；偶数位的各像素12的第一晶体管1211和第二晶体管1221分别与第二数据线14电性连接；

多个像素12的偶数行中，位于奇数位的各像素12的第一晶体管1211和第二晶体管1221分别与第二数据线14电性连接；偶数位的各像素12的第一晶体管1211和第二晶体管1221分别与第一数据线13电性连接。

本发明的阵列基板10中，如图1至图3所示，由于多个像素12的奇数行中，位于奇数位的各像素12的第一晶体管1211和第二晶体管1221分别与第一数据线13电性连接；偶数位的各像素12的第一晶体管1211和第二晶体管1221分别与第二数据线14电性连接；多个像素12的偶数行中，位于奇数位的各像素12的第一晶体管1211和第二晶体管1221分别与第二数据线14电性连接；偶数位的各像素12的第一晶体管1211和第二晶体管1221分别与第一数据线13电性连接。因此，当给相邻的第一数据线13与第二数据线14输入极性相反的电压时，相邻两第一像素电极1212的极性都是相反；相邻两第二像素电极1222上施加的电压的极性也都是相反的；第一像素电极1212与第二像素电极1222施加的电压的极性相同。使得第一数据线13或第二数据线14的极性在同一帧内保持一致，从而不仅达到2dot inversion的效果，还降低了产品的功耗，提高了产品抗电磁干扰能力。

进一步地，第一数据线13与第二数据线14的材料为金属材料，例如铜(Ag)、银(Ag)或铝(Al)等。

进一步地，阵列基板10还包括多条触控信号线15，各触控信号线15分别位于相邻的第一数据线13与第二数据线14之间。在本实施例中，触控信号线15的材料为金属材料，例如铜(Ag)、银(Ag)或铝(Al)等。

进一步地，触控信号线15与第一数据线13、第二数据线14同层设置。在本实施例中，触控信号线15与第一数据线13、第二数据线14同层且同材料，因此，触控信号线15与第一数据线13、第二数据线14由同一导电薄膜进行构图(构图包括涂覆光刻胶、掩膜曝光、显影以及刻蚀等工艺)形成，从而简化了阵列基板10的制作工艺，有效的降低了成本，提高产品竞争力。

进一步地，触控信号线15从相邻两像素12之间走线。在本实施例中，触控信号线15的走线方向与第一数据线13、第二数据线14相同。

进一步地，如图1所示，阵列基板10还包括多条第一栅极线16与多条第二栅极线17，第一栅极线16与第二栅极线17分别位于像素12的上下两侧，第一晶体管1211位于靠近第一栅极线16的一侧，第二晶体管1221位于靠近第二栅极线17的一侧。第一栅极线16与第一晶体管1211电性连接，第二栅极线17与第二晶体管1221电性连接。

进一步地，如图1至图3所示，第一栅极线16与第二栅极线17的长度方向为第一方向；触控信号线15、第一数据线13与第二数据线14的长度方向为第二方向，第一方向与第二方向相互交叉。在第一方向上，由于第一数据线13经过同一像素12中的第一子像素121和第二子像素122之间；第二数据线14经过另一像素12中的第一子像素121和第二子像素122之间，触控信号线15经过相邻两像素12之间；并且，在第二方向，触控信号线15与第一数据线13、第二数据线14分别相互间隔设置。因此，即使第一数据线13与同一像素12中的第一像素电极1212、第二像素电极1222连接，第二数据线14与另一像素12中的第一像素电极1212、第二像素电极1222连接，触控信号线15与触控电极连接；均不会出现短路，从而可以实现2dotinversion的效果。

进一步地，如图1、图2和图4所示，阵列基板10还包括公共电极18，公共电极18与第一像素电极1212、第二像素电极1222上下间隔设置。在本实施例中，第一像素电极1212、第二像素电极1222与第一晶体管1211和第二晶体管1221上设有第三绝缘层22，公共电极18位于第三绝缘层22上。此外，多个第一子像素121或多个第二子像素122设置有一对应的公共电极18，各公共电极18分别通过公共电极18线电性连接。但并不以此为限，例如可以是每个像素12均设置对应的公共电极18、可以是多个像素12设置对应的公共电极18或每一第一子像素121或每一第二子像素122设置有一对应的公共电极18等。

进一步地，第一像素电极1212与第一晶体管1211的源极1211a和漏极1211b同层设置；第二像素电极1222与第二晶体管1221的源极1211a和漏极1211b同层设置。在本实施例中，由于第一像素电极1212与第一晶体管1211的源极1211a和漏极1211b同层设置；第二像素电极1222与第二晶体管1221的源极1211a和漏极1211b同层设置，因此，无需设置第一像素电极1212与第一晶体管1211电性连接或者第二像素电极1222与第二晶体管1221电性连接的接触孔101。

进一步地，奇数行中各像素12与相邻的偶数行中的各像素12之间具有走线区11a，第一数据线13、第二数据线14和触控信号线15均从走线区11a经过，公共电极18位于走线区11a的区域设置有凹槽(图未示)。在本实施例中，走线区11a沿着第一方向上延伸，由于在走线区11a内的第一数据线13、第二数据线14与触控信号线15相隔距离较近，受电场的影响，需将公共电极18相对应走线区11a的位置挖成凹槽，凹槽的开口朝向触控信号线15、第一数据线13或第二数据线14，以减少耦合电容。其中，凹槽的位置与显示面板的黑矩阵图案323相对应。

本发明还涉及一种显示面板，包括上述的阵列基板10。

进一步地，显示面板还包括触控电极，触控电极与触控信号线15电性连接。通过触控信号线15向触控电极提供触控驱动信号，并接收触控感应信号，从而对触控位置进行识别。

进一步地，触控电极还可以由公共电极18形成，相应的，触控信号线15也可由公共电极18线形成，基于此，在触控阶段，触控信号线15向触控电极提供触控驱动信号，并接收触控反馈信号；在显示阶段，触控信号线15向触控电极提供公共信号，提供显示时公共电极18需要的信号。当触控电极复用为公共电极18，触控信号线15复用为公共电极18线时，减小了阵列基板10的厚度，在阵列基板10应用于触控显示面板时，减小了触控显示面板的厚度。

进一步地，针对阵列基板10上的多个像素12，触控电极可包括多个触控子电极。在本实施例中，可以是每个像素12均设置有触控子电极；也可以是部分像素12设置有触控子电极，部分像素12不设置触控子电极。另外，一个触控电极与多条触控信号线15电连接在一起。

进一步地，显示面板包括相对设置的阵列基板10和彩膜基板30、以及设置在阵列基板10与彩膜基板30之间的液晶层40。其中，阵列基板10与彩膜基板30通过封框胶粘贴在一起，从而将液晶层40限定在封框胶围成的区域内。

进一步地，彩膜基板30还包括衬底31，以及设置在衬底31上的彩色滤光层32，彩色滤光层32包括红色光阻单元321、绿色光阻单元322以及蓝色光阻单元323。其中，沿第一方向，红色光阻单元321、绿色光阻单元322以及蓝色光阻单元周期性排布，沿第二方向，红色光阻单元321呈列设置、绿色光阻单元322呈列设置、蓝色光阻单元呈列设置。同时，红色光阻单元321、绿色光阻单元322以及蓝色光阻单元分别与阵列基板10上的第一子像素121或者第二子像素122一一正对，且沿显示面板的厚度方向，一一正对的二者在衬底31上的投影重叠。

进一步地，为了避免从相邻俩第一子像素121、相邻俩第二子像素122或第一子像素121与第二子像素122之间出射的光相互串扰，彩膜基板30还可以包括黑矩阵图案323(Black Matrix，简称BM)。例如黑矩阵图案323包括多条平行的第一遮光条和多条平行的第二遮光条，多条第一遮光条和多条第二遮光条围成的多个网格，每个网格围成的区域为一个第一子像素121或第二子像素122所在的区域。在本实施例中，第一数据线13、第二数据线14以及触控信号线15在彩膜基板30上的正投影位于第一遮光条和/或第二遮光条上。

进一步地，彩膜基板30还包括平坦层33，平坦层33设于彩色滤光层32上并靠近液晶层40。

第二实施例

图1为本发明的阵列基板的局部剖面结构示意图，图2是图1所示的阵列基板的局部放大结构示意图，图3是图1所示的阵列基板的局部放大结构示意图，图5为本发明第二实施例的显示面板的局部截面结构示意图，请参照图1至图3和图5，本发明第二实施例提供的阵列基板与第一实施例中的阵列基板基本相同，不同之处在于，在本实施例中，公共电极与第一像素电极、第二像素电极的相对位置不同。

进一步地，阵列基板10还包括公共电极18，公共电极18与第一像素电极1212、第二像素电极1222上下间隔设置。在本实施例中，多个第一子像素121或多个第二子像素122设置有一对应的公共电极18，各公共电极18分别通过公共电极18线电性连接。但并不以此为限，例如可以是每个像素12均设置对应的公共电极18、可以是多个像素12设置对应的公共电极18或每一第一子像素121或每一第二子像素122设置有一对应的公共电极18等。

进一步地，阵列基板10包括覆盖第一晶体管1211和第二晶体管1221的第一绝缘层19以及覆盖第一绝缘层19的第二绝缘层21，公共电极18设置在第一绝缘层19上，第一像素电极1212和第二像素电极1222设置在第二绝缘层21上。

进一步地，阵列基板10还包括接触孔101，接触孔101贯穿第一绝缘层19与第二绝缘层21，第一像素电极1212、第二像素电极1222分别通过接触孔101与第一晶体管1211、第二晶体管1221电性连接。

关于阵列基板10的其他结构请参照第一实施例，此处不再赘述。

第三实施例

本发明第三实施例提供的阵列基板与第一实施例中的阵列基板基本相同，不同之处在于，在本实施例中，触控信号线与第一数据线、第二数据线的相对位置不同。

进一步地，触控信号线15与第一数据线13、第二数据线14设置在不同层，即分别通过对不同的导电薄膜进行构图形成触控信号线15和第一数据线13、第二数据线14。在本实施例中，触控信号线15可以与除第一数据线13、第二数据线14以外的任意金属层同层，例如触控信号线15可以与栅级34同层。由于触控信号线15与第一数据线13或第二数据线14在不同层设置，因此，能够减小触控信号线15与第一数据线13或第二数据线14之间的电场影响；并且，当触控信号线15在基板11上的正投影与第一数据线13或第二数据线14在基板11上的正投影重合时，还能够提升开口率。

进一步地，触控信号线15与第一数据线13或第二数据线14在阵列基板10上的正投影相重合。

关于阵列基板10的其他结构请参照第一实施例，此处不再赘述。

在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。

以上，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。