阅读说明：本技术 用于对存储器单元进行编程的技术 (Techniques for programming memory cells ) 是由 H·A·卡斯特罗 I·托尔托雷利 A·皮罗瓦诺 F·佩里兹 于 2019-08-09 设计创作，主要内容包括：本发明提供用于对存储第一逻辑状态的自选择存储器单元进行编程的技术。为对所述存储器单元进行编程,可将具有第一极性的脉冲施加到所述单元,此可导致所述存储器单元具有降低的阈值电压。在其中可降低所述存储器单元的所述阈值电压的持续时间期间(例如,在选择时间期间),可将具有第二极性(例如,不同极性)的第二脉冲施加到所述存储器单元。将所述第二脉冲施加到所述存储器单元可导致所述存储器单元存储不同于所述第一逻辑状态的第二逻辑状态。(Techniques for programming a self-selected memory cell storing a first logic state are provided. To program the memory cell, a pulse having a first polarity may be applied to the cell, which may result in the memory cell having a reduced threshold voltage. During a duration in which the threshold voltage of the memory cell may be lowered (e.g., during a select time), a second pulse having a second polarity (e.g., a different polarity) may be applied to the memory cell. Applying the second pulse to the memory cell may cause the memory cell to store a second logic state different from the first logic state.)

具体实施方式

可通过使用各种编程脉冲编程包含硫属化物合金的自选择存储器单元以存储一或多个数据位。因而，单个自选择存储器单元可经配置以存储一个以上数字数据位。在一些情况中，可通过在字线与数字线之间施加特定偏压而选择自选择存储器单元。存储于自选择存储器单元中的逻辑状态可基于施加到所述自选择存储器单元的编程脉冲的极性。例如，自选择存储器可在施加具有第一极性的编程脉冲之后存储逻辑‘0’且所述自选择存储器可在施加具有第二、不同极性的编程脉冲之后存储逻辑‘1’。此外，表示由感测组件检测的逻辑状态(例如，逻辑“0”)的阈值电压可基于在读取操作期间施加的读取脉冲的极性而改变。例如，归因于经编程自选择存储器单元中的离子的不对称分布，在施加不同极性的读取脉冲时，阈值电压可看似不同。

提供通过检测骤回(snap-back)事件的发生而对自选择存储器单元(例如，其可包含硫属化物材料)进行编程的技术。为编程(例如，写入)存储第一逻辑状态(例如，逻辑“1”)的自选择存储器，可使用包含两个脉冲的编程脉冲序列。所述编程脉冲序列的第一脉冲可具有第一极性且所述编程脉冲序列的第二脉冲可具有不同于所述第一极性的第二极性。取决于存储于自选择存储器单元中的逻辑状态，自选择存储器单元可由于施加到所述单元的第一脉冲而经历骤回事件。骤回事件可以存储器单元的电导率的增加(例如，突然增加)为特征。在一持续时间之后，存储器单元可返回到其原始电导率。在存储器单元返回到其原始电导率之后，存储器单元可经历其阈值电压的暂时降低。

在检测到骤回事件之后，可施加第二脉冲以对存储器单元的第二逻辑状态(例如，逻辑“0”)进行编程。因为可暂时降低存储器单元的阈值电压，所以第二脉冲可包括较小量值来对所述第二逻辑状态进行编程。换句话来说，当存储器单元的阈值电压降低时，需要较低电压以将第二逻辑状态写入到存储器单元(例如，相对于未降低存储器单元的阈值电压)。因此，通过在骤回事件期间(例如，在存储器单元的阈值电压降低的持续时间期间)对自选择存储器单元施加第二电压，可使用降低的电压将逻辑状态写入到所述存储器单元，此可减小存储器单元的应力且降低存储器阵列的总电力消耗。在一些情况中，骤回事件的持续时间可小于1纳秒。如果未检测任何骤回事件，那么自选择存储器单元可能已存储试图通过写入操作写入到自选择存储器单元的值，且可能不会将第二脉冲施加到存储器单元。

在一些实例中，可将第一脉冲施加到存储第一逻辑状态的存储器单元。如上文所描述，所述第一脉冲的施加可导致与所述存储器单元相关联的骤回事件。接着可检测所述骤回事件(例如，由存储器控制器)，且可基于或响应于经检测的骤回事件而将第二脉冲施加到存储器单元。在一些实例中，所述第二脉冲可具有不同于第一极性的第二极性(例如，相反极性)。基于第二脉冲的施加，第二逻辑状态(例如，不同逻辑状态)可存储于存储器单元中。

在另一实例中，可在写入操作期间将第一脉冲施加到存储器单元。在一些实例中，所述存储器单元可存储第一逻辑状态。可响应于施加第一脉冲到存储器单元而(例如，由存储器控制器)检测所述第一逻辑状态(例如，逻辑“1”)。在检测到第一逻辑状态之后，可将第二脉冲施加到存储器单元。在一些实例中，所述第二脉冲可具有不同于第一极性的第二极性(例如，相反极性)。基于第二脉冲的施加，第二逻辑状态(例如，不同逻辑状态)可存储于存储器单元中。

在一些实例中，可在写入操作期间降低存储器单元的阈值电压达一持续时间。在一些实例中，可基于施加到所述存储器单元的第一脉冲而降低所述阈值电压。例如，所述第一脉冲可具有第一极性且存储器单元可存储第一逻辑值。在其中存储器单元的阈值电压降低的持续时间期间，可将第二脉冲施加到存储器单元。在一些实例中，所述第二脉冲可具有不同于第一脉冲的极性。基于第二脉冲的施加，第二逻辑状态(例如，不同逻辑状态)可存储于存储器单元中。

下文在存储器阵列的上下文中进一步描述上文介绍的本公开的特征。在一些实例中接着描述用于操作与编程自选择存储器装置的技术有关的存储器阵列的特定实例。本发明的这些及其它特征是通过与对自选择存储器装置进行编程的技术有关的设备图、系统图及流程图进一步说明且参考其进一步描述。

图1说明根据本发明的实例的实例性存储器装置100。存储器装置100也可被称为电子存储器设备。图1是存储器装置100的各种组件及特征的说明性表示。因而，应了解，存储器装置100的组件及特征经展示以说明功能相互关系，而非其在存储器装置100内的实际物理位置。在图1的说明性实例中，存储器装置100包含三维(3D)存储器阵列102。3D存储器阵列102包含可编程以存储不同状态的存储器单元105。在一些实例中，每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些实例中，存储器单元105可经配置以存储两个以上逻辑状态。在一些实例中，存储器单元105可包含自选择存储器单元。尽管图1中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但其是相同的或将理解为相似的，以试图增大所描绘特征的可见性及清晰度。

3D存储器阵列102可包含形成于彼此顶部上的两个或更多个二维(2D)存储器阵列103。相较于2D阵列，此可增加可放置或产生在单个裸片或衬底上的存储器单元的数目，此又可降低生产成本或增大存储器装置的性能或两者。存储器阵列102可包含存储器单元105的两个层级且因此可被视为3D存储器阵列；然而，层级数可能并不限于两个。每一层级可经对准或定位使得存储器单元105可跨每一层级彼此对准(完全地、重叠，或近似地)，从而形成存储器单元堆叠145。在一些情况中，存储器单元堆叠145可包含铺置于彼此顶部上同时两者共享存取线的多个自选择存储器单元，如下文所解释。在一些情况中，自选择存储器单元可为经配置以使用多电平存储技术存储一个以上数据位的多电平自选择存储器单元。

在一些实例中，存储器单元105的每一行连接到存取线110，且存储器单元105的每一列连接到位线115。存取线110及位线115可基本上彼此垂直且可产生存储器单元阵列。如图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享共同导电线(例如位线115)。即，位线115可与上存储器单元105的底部电极及下存储器单元105的顶部电极电子通信。其它配置可行，例如，第三层可与下层共享存取线110。一般来说，一个存储器单元105可定位于两条导电线(例如存取线110及位线115)的相交点处。此相交点可被称为存储器单元的地址。目标存储器单元105可为定位于通电存取线110与位线115的相交点处的存储器单元105；即，存取线110及位线115可经通电以便读取或写入在其相交点处的存储器单元105。与相同存取线110或位线115电子通信(例如，连接到相同存取线110或位线115)的其它存储器单元105可被称为未标定存储器单元105。

如本文中所论述，电极可耦合到存储器单元105及存取线110或位线115。术语电极可指代电导体，且在一些情况中，可用作到存储器单元105的电接点。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、导线、导电线、导电层或类似者。在一些实例中，存储器单元105可包含定位于第一电极与第二电极之间的硫属化物材料。所述第一电极的一侧可耦合到存取线110且所述第一电极的另一侧耦合到所述硫属化物材料。另外，所述第二电极的一侧可耦合到位线115且所述第二电极的另一侧耦合到硫属化物材料。第一电极与第二电极可为相同材料(例如，碳)或不同材料。

可通过激活或选择存取线110及位线115而对存储器单元105执行操作(例如读取及写入)。在一些实例中，存取线110也可被称为字线110，且位线115也可被称为数字线115。在不失理解或操作的情况下，对存取线、字线及位线或其类似物的引用可互换。激活或选择字线110或位线115可包含施加电压到相应线。字线110及位线115可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂半导体，或其它导电材料、合金、化合物或类似者。

存取存储器单元105可通过行解码器120及列解码器130加以控制。例如，行解码器120可从存储器控制器140接收行地址且基于所述接收到的行地址激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址且激活适当位线115。例如，存储器阵列102可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及位线115(例如，WL_2及DL_3)，可存取在其相交点处的存储器单元105。

在存取之后，可由感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。例如，可施加电压到存储器单元105(使用对应字线110及位线115)且所得电流的存在可取决于存储器单元105的所施加电压及阈值电压。在一些情况中，可施加一个以上电压。此外，如果所施加电压并未导致电流流动，那么可施加其它电压直到由感测组件125检测到电流。通过评估导致电流流动的电压，可确定存储器单元105的经存储逻辑状态。在一些情况中，电压可在量值上斜升直到检测到电流流动。在其它情况中，可循序地施加预定电压直到检测到电流。同样地，可将电流施加到存储器单元105且产生所述电流的电压的量值可取决于存储器单元105的电阻或阈值电压。

在一些实例中，可通过对可包含存储器存储元件的存储器单元提供电脉冲而对所述单元进行编程。所述脉冲可经由第一存取线(例如，字线110)或第二存取线(例如，位线115)或其组合提供。在一些情况中，在提供脉冲之后，离子可取决于存储器单元105的极性而迁移于所述存储器存储元件内。因此，相对于存储器存储元件的第一侧或第二侧的离子的浓度可至少部分基于第一存取线与第二存取线之间的电压的极性。在一些情况中，不对称形状的存储器存储元件可引起离子更集聚于元件的具有更多面积的部分处。存储器存储元件的特定部分可具有较高电阻率且因此可产生高于存储器存储元件的其它部分的阈值电压。离子迁移的此描述表示用于实现本文中所描述的结果的自选择存储器单元的机制的实例。机制的此实例不应被视为限制性。本发明还包含用于实现本文中所描述的结果的自选择存储器单元的机制的其它实例。

感测组件125可包含各种晶体管或放大器以便检测及放大信号的差异(此可被称为锁存)。接着，可通过列解码器130输出存储器单元105的经检测逻辑状态作为输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。所属领域的技术人员将了解，感测组件可在不失去其功能目的的情况下与列解码器或行解码器相关联。

可通过类似地激活相关字线110及位线115而设置或写入存储器单元105且可将至少一逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如，输入/输出135)。在包含硫属化物材料的自选择存储器单元的情况中，存储器单元105可通过施加包含具有第一极性的第一脉冲及具有第二极性的第二脉冲的编程序列而经写入以存储数据。所述编程脉冲可具有各种形状。此过程是在下文参考图3及4更详细论述。

存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以便激活所要字线110及位线115。存储器控制器140也可产生及控制在存储器装置100的操作期间所使用的各种电压或电流。

存储器控制器140可经配置以执行可对自选择存储器单元进行编程的写入操作。例如，存储器控制器140可经配置以在写入操作期间将具有第一极性的第一脉冲施加到存储器单元105。在一些实例中，施加具有所述第一极性的所述第一脉冲可包含将第一电压施加到第一存取线(例如，到字线110)及将第二电压施加到第二存取线(例如，位线115)。施加具有第二极性的第二脉冲可包含将第三电压施加到第一存取线(例如，到位线115)且将第四电压施加到第二存取线(例如，位线115)。存储器控制器140可经配置以响应于施加第一脉冲而检测存储器单元105处的骤回事件。例如，所述骤回事件可导致存储器单元105的降低的阈值电压。

在一些实例中，存储器控制器140可响应于检测到骤回事件而将具有不同于第一极性的第二极性的第二脉冲施加到存储器单元105，且随后可至少部分基于施加所述第二脉冲到存储器单元而将不同于第一逻辑状态的第二逻辑状态存储于存储器单元105中。换句话来说，可在施加第一脉冲之后(例如，在骤回事件期间)降低存储器单元105的阈值电压且在所述阈值电压降低时施加第二脉冲可将第二逻辑状态存储(例如，写入)到存储器单元105。

在一些实例中，存储器控制器140可经配置以在写入操作期间将具有第一极性的第一脉冲施加到存储器单元105。在一些实例中，存储器控制器140可响应于施加所述第一脉冲到存储器单元而检测由存储器单元存储的第一逻辑状态。如上文所描述，可在骤回事件期间检测第一逻辑状态。在一些实例中，存储器控制器140接着可通过在写入操作期间至少部分基于检测到第一逻辑状态施加具有第二极性的第二脉冲而将第二逻辑状态存储于存储器单元105中。所述第二逻辑状态可不同于第一逻辑状态。

图2说明根据本发明的方面的支持用于对自选择存储器装置进行编程的技术的3D存储器阵列200的实例。存储器阵列200可为参考图1所描述的存储器阵列102的部分的实例。存储器阵列200可包含定位于衬底204上方的存储器单元的第一阵列或层面205及位于第一阵列或层面205的顶部上的存储器单元的第二阵列或层面210。存储器阵列200也可包含字线110-a及字线110-b以及位线115-a，其可为如参考图1所描述的字线110及位线115的实例。第一层面205及第二层面210的存储器单元各自可具有一或多个自选择存储器单元(例如，分别为自选择存储器单元220-a及自选择存储器单元220-b)。尽管图2中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但其是相同的或将理解为相似的，以试图增大所描绘特征的可见性及清晰度。

第一层面205的自选择存储器单元可包含第一电极215-a、硫属化物材料220-a及第二电极225-a。另外，第二层面210的自选择存储器单元可包含第一电极215-b、硫属化物材料220-b及第二电极225-b。在一些实例中，第一层面205及第二层面210的自选择存储器单元可具有共同导电线使得每一层面205及210的对应自选择存储器单元可共享如参考图1所描述的位线115或字线110。例如，第二层面210的第一电极215-b及第一层面205的第二电极225-a可耦合到位线115-a使得位线115-a由垂直相邻的自选择存储器单元共享。

存储器阵列200的架构在一些情况中可被称为交叉点架构，其中存储器单元是形成于字线与位线之间的拓扑交叉点处，如图2中所说明。相较于其它存储器架构，此交叉点架构可以较低生产成本提供相对较高密度数据存储。例如，所述交叉点架构相较于其它架构可具有面积缩小且因此存储器单元密度增加的存储器单元。例如，相较于具有6F2存储器单元面积的其它架构(例如具有三端子选择组件的架构)，所述架构可具有4F2存储器单元面积，其中F是最小特征大小。例如，DRAM可使用晶体管(其是三端子装置)作为用于每一存储器单元的选择组件且相较于交叉点架构可具有更大存储器单元面积。

虽然图2的实例展示两个存储器层面，但其它配置也可行。在一些实例中，自选择存储器单元的单个存储器层面(其可被称为二维存储器)可建构于衬底204上方。在一些实例中，存储器单元的三个或四个存储器层面可以类似于一个三维交叉点架构中的方式配置。

在一些实例中，存储器层面中的一或多者可包含包括硫属化物材料的自选择存储器单元220。例如，自选择存储器单元220可包含硫属化物玻璃，举例来说，例如硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)及硅(Si)的合金。在一些实例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可被称为SAG合金。在一些实例中，SAG合金可包含硅(Si)且此硫属化物材料可被称为SiSAG合金。在一些实例中，硫属化物玻璃可包含各自呈原子或分子形式的额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。

在一些实例中，可通过施加具有第一极性的第一脉冲而将包含硫属化物材料的自选择存储器单元220编程到逻辑状态。通过实例，当特定自选择存储器单元220经编程时，所述单元内的元素分离，从而引起离子迁移。取决于施加到存储器单元的脉冲的极性，离子可朝向特定电极迁移。例如，在自选择存储器单元220中，离子可朝向负电极迁移。接着可通过跨单元施加用以感测的电压而读取存储器单元。在读取操作期间所见的阈值电压可基于存储器单元中的离子分布及读取脉冲的极性。例如，如果存储器单元具有给定离子分布，那么在所述读取操作期间检测的阈值电压针对具有第一极性的第一读取脉冲可不同于针对具有第二极性的第二读取脉冲。取决于存储器单元的极性，迁移离子的此浓度可表示逻辑“1”或逻辑“0”状态。离子迁移的此描述表示用于实现本文中所描述的结果的自选择存储器单元的机制的实例。机制的此实例不应被视为限制性。本公开还包含用于实现本文中所描述的结果的自选择存储器单元的机制的其它实例。

在编程之前，自选择存储器单元220可已存储第一逻辑状态(例如，逻辑“1”)。可将第一脉冲施加到(例如)字线110-b。在施加第一脉冲之后，可响应于施加第一脉冲而检测自选择存储器单元220处的骤回事件。如上文所描述，骤回事件可以自选择存储器单元220的降低的阈值电压为特征。例如，作为骤回事件的部分，存储器单元可经历存储器单元的电导率的增加(例如，突然增加)。在一持续时间之后，存储器单元可返回到其原始电导率。在存储器单元返回到其原始电导率之后，存储器单元接着可经历其阈值电压的暂时降低。可使用具有正极性或负极性的脉冲检测此阈值降低。因此，施加第一脉冲可降低自选择存储器单元220的阈值电压(例如，达一持续时间)。在一些实例中，可由存储器控制器(例如，由如上文参考图1所描述的存储器控制器140)检测骤回事件。在检测到骤回事件之后，可将具有不同于第一极性的第二极性的第二脉冲施加到自选择存储器单元220。在一些实例中，可将所述第二脉冲施加到位线115-b。一旦施加具有第二极性(例如，不同极性)的第二脉冲，便可将第二逻辑状态(例如，逻辑“0”)存储于自选择存储器单元220中。

图3说明展示根据本发明的实例的自选择存储器单元的阈值电压的分布的图式300的实例。自选择存储器单元可经配置以基于施加到所述单元的一或多个脉冲而存储特定逻辑状态。电压分布描绘可存储于自选择存储器单元中的逻辑状态。

自选择存储器单元可包含如参考图1及2所描述的硫属化物材料。阈值电压分布可表示用于将逻辑状态写入到单元的编程方案。x轴305及305-a可表示用于存储器单元(例如，如参考图1所描述的存储器单元105)的阈值电压分布的电压值。y轴310可表示阈值电压可在存储器单元中出现的可能性。此外或替代性地，图3可包含表示第一逻辑状态的阈值电压分布315及表示第二(例如，不同)逻辑状态的阈值电压分布320。在一些实例中，图3可包含表示第一逻辑状态的阈值电压分布325及表示第二(例如，不同)逻辑状态的阈值电压分布。在一些实例中，图3可包含可表示存取(例如，写入或读取)存储器单元的特定逻辑状态所需的各种电压电平的电压电平335、340、345及350。

在一些实例中，可说明写入操作360。在第一写入操作360中，可使用具有第一极性及第一量值的编程脉冲写入自选择存储器单元。所述编程脉冲可经配置以将特定逻辑状态(例如，逻辑“0”)存储于所述存储器单元中。例如，当将逻辑“0”存储于存储器单元中时，编程脉冲可具有电压电平345。在施加电压350之后，存储器单元的存储器组件可具有经配置以存储逻辑状态的材料(例如，离子)的不对称分布。归因于所述不对称分布，由感测组件针对特定逻辑状态观察的阈值电压可基于施加到存储器单元的读取脉冲的极性而不同。例如，如果将具有第一极性的第一读取脉冲施加到存储器单元，那么存储器单元可展现由群组365指示的阈值电压分布。在另一实例中，如果将具有第二极性的第二读取脉冲施加到存储器单元，那么存储器单元可展现由群组370指示的阈值电压分布。

例如，在写入操作360发生之前，存储器单元可存储逻辑状态(例如，逻辑“1”)。归因于写入操作360，可将逻辑状态(例如，逻辑“0”)写入到存储器单元。存储器单元可包含用于每一逻辑状态的阈值电压分布(例如，用于逻辑“1”的阈值电压分布320或330)。为将所要逻辑状态写入到存储器单元，可施加特定电压到存储器单元以克服存储器单元的阈值电压。如图3中所展示，电压350可用于在一些写入操作中将逻辑“1”写入到存储器单元。因此，可将电压350(例如，VWRT1)施加到存储器单元以将逻辑“1”存储于存储器单元中达一持续时间。因为电压350是较高电压(例如，相对于电压340)，所以存储器单元可最终承受较高应力且与存储器单元相关联的存储器阵列(例如，如参考图1所描述的存储器阵列102)可消耗较少电力。

在一些实例中，可说明写入操作355。写入操作355可减小存储器单元上的应力且可导致与所述存储器单元相关联的存储器阵列消耗较少电力(例如，相对于写入操作360)。在写入操作355中，可将所要逻辑状态写入到已存储当前逻辑状态的存储器单元。例如，所述存储器单元的所述当前逻辑状态可为如由阈值电压分布320或330表示的逻辑“1”，且所述所要逻辑状态可为如由阈值电压分布315或325表示的逻辑“0”。为将所要逻辑状态(例如，逻辑“0”)写入到存储器单元，可将具有第一极性及第一量值的第一脉冲(例如，电压340)施加到存储器单元。如上文所描述，存储器单元可包含特定阈值电压分布。通过将所述第一脉冲施加到存储器单元，可发生骤回事件。所述骤回事件可以与逻辑状态相关联的阈值电压分布的减小为特征。换句话来说，通过施加第一脉冲到存储器单元，与逻辑状态相关联的阈值电压分布可偏移(例如，朝向0V)。当快照事件发生时，分布315、320、325或330可更靠近y轴310偏移达一持续时间。在突然移动到y轴310中之后，分布315、320、325及330可松弛回到其原始位置。写入操作355可经配置以在分布315、320、325及330中的至少一者完全恢复到其原始位置之前写入相反极性的单元。

由施加电压340所引起的骤回的发生可指示如由阈值电压分布320表示的逻辑“1”存储于存储器单元中。存储器控制器可反转编程脉冲的极性(例如，存储器控制器可施加具有与存储于存储器单元上的状态所相关联的脉冲相反的极性的编程脉冲)，而非施加具有较大量值的编程脉冲以写入逻辑“0”。借此利用编程自选择存储器单元的不对称性质的优点。相较于写入操作360，此类特征可减少在写入操作355期间消耗的电力。

因为骤回事件导致存储器单元的减小的电压分布，所以较低电压可用于将逻辑状态写入到存储器单元(例如，相对于写入操作360)。因此，在一些实例中，可施加大于存储器单元的阈值分布的电压以将逻辑状态写入到存储器单元。使用较低电压可最终减小存储器单元上的应力且降低与存储器单元相关联的存储器阵列(例如，如参考图1所描述的存储器阵列102)的电力消耗。

在一些实例中，可说明替代写入操作355。写入操作355可减小存储器单元上的应力且可导致与所述存储器单元相关联的存储器阵列消耗较少电力(例如，相对于写入操作360)。在替代写入操作355中，可将所要逻辑状态写入到已存储当前逻辑状态的存储器单元。例如，所述存储器单元的所述当前逻辑状态可为如由阈值电压分布315或325表示的逻辑“0”，且所述所要逻辑状态可为如由阈值电压分布320或330表示的逻辑“1”。

为将所要逻辑状态(例如，逻辑“1”)写入到存储器单元，可将具有第一极性及第一量值的第一脉冲(例如，电压335)施加到存储器单元。如上文所描述，存储器单元可包含特定阈值电压分布。通过施加所述第一脉冲到存储器单元，可发生骤回事件。所述骤回事件可以与逻辑状态相关联的阈值电压分布的减小为特征。换句话来说，通过施加第一脉冲到存储器单元，与逻辑状态相关联的阈值电压分布可偏移(例如，朝向0V)。

由施加电压335所引起的骤回的发生可指示如由阈值电压分布315表示的逻辑“0”存储于存储器单元中。存储器控制器可反转编程脉冲的极性(例如，存储器控制器可施加具有与存储于存储器单元上的状态所相关联的脉冲相反的极性的编程脉冲)，而非施加具有较大量值的编程脉冲以写入逻辑“1”。借此利用编程自选择存储器单元的不对称性质的优点。相较于写入操作360，此类特征可减少在写入操作355期间消耗的电力。

因为骤回事件导致存储器单元的减小的电压分布，所以较低电压可用于将逻辑状态写入到存储器单元(例如，相对于写入操作360)。因此，在一些实例中，可施加大于存储器单元的阈值分布的电压以将逻辑状态写入到存储器单元。使用较低电压可最终减小存储器单元上的应力且降低与存储器单元相关联的存储器阵列(例如，如参考图1所描述的存储器阵列102)的电力消耗。

图4说明根据本发明的实例的与自选择存储器单元的阈值电压的分布相关联的时序图400的实例。自选择存储器单元可经配置以基于施加到所述单元的一或多个脉冲而存储特定逻辑状态。电压分布描绘可存储于自选择存储器单元中的逻辑状态。

自选择存储器单元可包含如参考图1及2所描述的硫属化物材料。阈值电压分布可表示在写入操作期间的存储器单元的各种逻辑状态。在图4的实例中，时序图405可表示将第二逻辑状态(例如，逻辑“1”)写入到存储第一逻辑状态(例如，逻辑“0”)的存储器单元。时序图410可表示其中存储器单元存储与写入操作所要的逻辑状态(例如，逻辑“1”)相同的逻辑状态(例如，逻辑“1”)的写入操作。时序图415可表示其中存储器单元存储与写入操作所要的逻辑状态(例如，逻辑“0”)相同的逻辑状态(例如，逻辑“0”)的写入操作。时序图420可表示将第二逻辑状态(例如，逻辑“0”)写入到存储第一逻辑状态(例如，逻辑“1”)的存储器单元。

时序图405可描绘存储器单元的(例如，自选择存储器单元的)写入操作。时序图405可展示可被称为第一脉冲435的电压435及可被称为第二脉冲440的电压440(例如，VHOLD)。在一些情况中，第一脉冲435可为如参考图3所描述的电压335的实例，且第二脉冲440可为如参考图3所描述的电压340的实例。时序图405也可描绘存取线(例如，如参考图1所描述的字线110)的电压425，及存取线(例如，如参考图1所描述的位线115)的电压430。因此，为对存储器单元进行写入操作，可将第一脉冲435施加到存取线且随后可将第二脉冲440施加到第二存取线。

与时序图405相关联的存储器单元可存储第一逻辑状态(例如，逻辑“0”)。如上文参考图3所描述，为将第二逻辑状态(例如，逻辑“1”)写入到所述存储器单元，可将第一脉冲435施加到存储器单元。第一脉冲435可经配置使得在存储器单元存储第一逻辑状态的情况下发生骤回事件但在存储器单元存储不同于所述第一逻辑状态的第二逻辑状态的情况下未发生骤回事件。因此，可将具有第一极性的第一脉冲435施加到单元。

在施加第一脉冲435之后，可发生可以存储器单元的阈值电压分布减小为特征的骤回事件。在一些实例中，可由存储器控制器(例如，如参考图1所描述的存储器控制器140)确定所述骤回事件。骤回事件可引起与存储器单元相关联的阈值电压降低。在一些情况中，骤回事件可引起第一脉冲的量值减小，如由第一脉冲435-a所展示。

骤回事件可发生达一固定持续时间，且其后可接着其中将存储器单元维持于较高电导率状态中的时间段(例如，持续时间447)。此高电导率状态可被称为选择时间。因此，为将第二逻辑值(例如，逻辑“1”)写入到存储器单元，可施加第二脉冲440。在一些情况中，第二脉冲440可类似于第一脉冲435-a，但具有经反转极性。为反转极性，可切换施加到字线及位线的电压。如参考图3所描述，可将具有第二极性(例如，不同极性)的第二脉冲440施加到存储器单元。换句话来说，可将第二脉冲440施加到相应存取线存取线。通过在选择时间期间(例如，在持续时间447期间)施加第二脉冲440，相较于一些写入操作可使用降低的电压将第二逻辑状态(例如，逻辑“1”)写入到存储器单元。如上文所描述，较低电压可最终减小存储器单元上的应力且降低与存储器单元相关联的存储器阵列(例如，如参考图1所描述的存储器阵列102)的电力消耗。

在一些实例中，在选择时间(例如，持续时间447)期间可不施加第二脉冲440。因此，存储器单元的阈值电压可增加到其原始电平。例如，在时序图405的上下文中，如果在持续时间447期间不施加第二脉冲440，那么存储器单元的阈值电压可增加到持续时间447之前所描绘的电压值。如果(例如)在持续时间447之后施加第二脉冲440，那么脉冲的量值可更大以实现将逻辑状态写入到存储器单元的相同结果。在一些实例中，可在持续时间447之后通过施加低于存储器单元的原始阈值电压的电压来选择存储器单元。例如，通过在未完成写入操作的情况下在持续时间447之后在任一极性中选择存储器单元，可发生阈值刷新操作。因为存储器单元的阈值恢复时间可在持续时间447之后较大(例如，相对于持续时间447)，所以可取消选择存储器单元(例如，通过施加相同电压到存储器单元的字线及数字线)。当取消选择时，可在完成由时序图405所描绘的写入操作之前对存储器阵列的其它部分进行额外骤回事件或其它阵列操作。此可通过将用于写入操作的一些阶段的多个单元有效地组合在一起而实现更有效写入。

时序图410可描绘存储器单元的(例如，自选择存储器单元的)写入操作的一部分。时序图410可展示施加到所述存储器单元的第一脉冲435-b。第一脉冲435-a可为如参考图3所描述的电压335的实例。时序图410也可描绘存取线(例如，如参考图1所描述的字线110)的电压425-a，及存取线(例如，如参考图1所描述的位线115)的电压430-a。

与时序图410相关联的存储器单元可存储逻辑状态(例如，逻辑“1”)。如上文参考图3所描述，为将逻辑状态(例如，逻辑“1”)写入到所述存储器单元，可将第一脉冲435-a施加到存储器单元。因此，可将具有第一极性的第一脉冲435-a施加到单元。

如上文所描述，当存储器单元存储第一逻辑状态(例如，逻辑“0”)时，骤回事件可在将第二逻辑状态(例如，逻辑“1”)写入到所述存储器单元时发生。然而，当将与存储器单元当前存储相同的逻辑状态写入(例如，试图写入)到所述存储器单元时，可能不会发生骤回事件。换句话来说，当存储器单元存储逻辑“1”且将逻辑“1”试图写入到相同单元时，可能不会发生骤回事件。因此，如时序图410中所说明，骤回事件并未发生且写入操作(例如，试图的写入操作)可能完成。可通过未看到第一脉冲435-b的量值减小而检测未发生所述骤回事件。如果检测到无骤回，那么如时序图405中所展示不反转编程脉冲的极性。

时序图415可描绘存储器单元的(例如，自选择存储器单元的)写入操作的一部分。时序图415可展示施加到所述存储器单元的第一脉冲445。第一脉冲445可为如参考图3所描述的电压340的实例。时序图415也可描绘存取线(例如，如参考图1所描述的字线110)的电压430-b，及第二存取线(例如，如参考图1所描述的位线115)的电压425-b。

与时序图415相关联的存储器单元可存储逻辑状态(例如，逻辑“0”)。如上文参考图3所描述，为将逻辑状态(例如，逻辑“0”)写入到所述存储器单元，可将第一脉冲445施加到存储器单元。因此，可将具有第一极性的第一脉冲445施加到单元。如上文所描述，当存储器单元存储第一逻辑状态(例如，逻辑“1”)时，骤回事件可在将第二逻辑状态(例如，逻辑“0”)写入到所述存储器单元时发生。

然而，当将与存储器单元当前存储相同的逻辑状态写入(例如，试图写入)到所述存储器单元时，可能不会发生骤回事件。换句话来说，当存储器单元存储逻辑“0”且将逻辑“0”试图写入到相同单元时，可能不会发生骤回事件。因此，如时序图415中所说明，骤回事件并未发生且写入操作(例如，试图的写入操作)可能完成。可通过未看到第一脉冲445的量值减小而检测到未发生所述骤回事件。如果检测到无骤回，那么如时序图405中所展示不反转编程脉冲的极性。

时序图420可描绘存储器单元的(例如，自选择存储器单元的)写入操作。时序图420可展示可被称为第一脉冲445的电压445及可被称为第二脉冲450的电压450(例如，VHOLD)。在一些情况中，第一脉冲445可为如参考图3所描述的电压335的实例，且第二脉冲450可为如参考图3所描述的电压340的实例。时序图420也可描绘存取(例如，如参考图1所描述的字线110)的电压430-c，及第二存取线(例如，如参考图1所描述的位线115)的电压425-c。因此，为对存储器单元进行写入操作，可将第一脉冲445-a施加到存取线且随后可将第二脉冲450施加到第二存取线。

与时序图420相关联的存储器单元可存储第一逻辑状态(例如，逻辑“1”)。如上文参考图3所描述，为将第二逻辑状态(例如，逻辑“0”)写入到所述存储器单元，可将第一脉冲445-a施加到存储器单元。第一脉冲445-a可经配置使得在存储器单元存储第一逻辑状态的情况下发生骤回事件但在存储器单元存储不同于所述第一逻辑状态的第二逻辑状态的情况下未发生骤回事件。因此，可将具有第一极性的第一脉冲445-a施加到单元。

在施加第一脉冲之后，可发生可以存储器单元的阈值电压分布减小为特征的骤回事件。在一些实例中，可由存储器控制器(例如，如参考图1所描述的存储器控制器140)确定所述骤回事件。骤回事件可引起与存储器单元相关联的阈值电压降低。在一些情况中，骤回事件可引起第一脉冲的量值减小，如由第二脉冲450所展示。

骤回事件可发生达一固定持续时间，且其后可接着其中将存储器单元维持于较高电导率状态中的时间段(例如，持续时间447-a)。此高电导率状态可被称为选择时间。因此，为将第二逻辑值(例如，逻辑“1”)写入到存储器单元，可施加第二脉冲440-a。在一些情况中，第二脉冲450可类似于第一脉冲445-a，但具有经反转极性。为反转极性，可切换施加到字线及位线的电压。如参考图3所描述，可将具有第二极性(例如，不同极性)的第二脉冲施加到存储器单元。换句话来说，可将第二脉冲450施加到第二存取线存取线。通过在选择时间期间(例如，在持续时间447-a期间)施加第二脉冲450，相较于一些写入操作可使用降低的电压将第二逻辑状态(例如，逻辑“1”)写入到存储器单元。如上文所描述，较低电压可最终减小存储器单元上的应力且降低与存储器单元相关联的存储器阵列(例如，如参考图1所描述的存储器阵列102)的电力消耗。

在一些实例中，在选择时间(例如，持续时间447-a)期间可不施加第二脉冲450。因此，存储器单元的阈值电压可增加到其原始电平。例如，在时序图420的上下文中，如果在持续时间447-a期间不施加第二脉冲450，那么存储器单元的阈值电压可增加到持续时间447-a之前所描绘的电压值。如果(例如)在持续时间447-a之后施加第二脉冲450，那么脉冲的量值可更大以实现将逻辑状态写入到存储器单元的相同结果。

图5展示根据本发明的实例的支持用于对存储器单元进行编程的技术的骤回事件检测器505的框图500。骤回事件检测器505可为存储器控制器(例如，如参考图1所描述的存储器控制器140)的方面的实例。骤回事件检测器505可包含施加组件510、检测组件515、存储组件520、选择组件525、降低组件530、确定组件535、偏置组件540及时序组件545。这些组件中的每一者可直接或间接地互相通信(例如，经由一或多个总线)。

施加组件510可在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元。在一些实例中，施加组件510可响应于检测到骤回事件而将具有不同于所述第一极性的第二极性的第二脉冲施加到所述存储器单元。在一些实例中，施加组件510可将第一电压施加到与存储器单元耦合的第一存取线。在一些实例中，施加组件510可将第二电压施加到与存储器单元耦合的第二存取线，其中施加第一脉冲是至少部分基于施加所述第一电压及所述第二电压。

在一些实例中，施加组件510可将第二电压施加到第一存取线。在一些实例中，施加组件510可将第一电压施加到第二存取线，其中施加第二脉冲是至少部分基于施加第一电压到第二存取线及施加第二电压到第一存取线。在一些实例中，施加组件510可在降低阈值电压时的持续时间期间将第二脉冲施加到存储器单元。在一些实例中，施加组件510可在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元。在一些实例中，施加组件510可将第一电压施加到与所述存储器单元耦合的第一存取线。在一些实例中，施加组件510可将第二电压施加到与存储器单元耦合的第二存取线，其中施加第一脉冲是至少部分基于施加所述第一电压及所述第二电压。

在一些实例中，在写入操作期间，施加组件510可在持续时间期间将第二脉冲施加到存储器单元，所述第二脉冲具有不同于第一极性的第二极性。在一些实例中，施加组件510可在第一方向上跨存储器单元施加具有一电压的第一脉冲且在第二方向上跨存储器单元施加具有一电压的第二脉冲。在一些实例中，施加组件510可在写入操作期间将具有第一极性的第一脉冲施加到存储器单元。在一些实例中，施加组件510可响应于检测到骤回事件而将具有不同于所述第一极性的第二极性的第二脉冲施加到存储器单元。

在一些实例中，施加组件510可通过施加电压到第二存取线而施加具有第二极性的第二脉冲，所述电压大于降低的阈值电压。在一些实例中，施加组件510可在一持续时间期间将具有第一极性的第一脉冲施加到存储器单元。在一些实例中，施加组件510可通过施加第一电压到第一存取线而施加具有第一极性的第一脉冲。在一些实例中，施加组件510可通过施加第二电压到第二存取线而施加具有第二极性的第二脉冲其中将第二逻辑状态写入到存储器单元是至少部分基于第二电压的量值超过存储器单元的阈值电压。

检测组件515可响应于施加第一脉冲而检测存储器单元处的骤回事件。检测组件515可检测跨存储器单元的电压的量值的减小，其中检测所述骤回事件是至少部分基于检测所述电压的所述量值的所述减小。检测组件515可至少部分基于第一逻辑状态的值不同于待存储到存储器单元的第二逻辑状态的值而检测骤回事件。检测组件515可响应于在持续时间之后施加第二脉冲到存储器单元而检测存储器单元处的第二骤回事件。

检测组件515可响应于施加第一脉冲到存储器单元而检测由存储器单元存储的第一逻辑状态。检测组件515可至少部分基于存储器单元的阈值电压小于第一脉冲的量值而检测第一逻辑状态。检测组件515可在施加第一脉冲之后的持续时间期间检测第一逻辑状态，且其中在所述持续时间期间将第二逻辑状态写入到存储器单元。在一些实例中，检测组件515可在施加第一脉冲之后的持续时间期间检测存储器单元处的骤回事件。检测组件515可在所述持续时间期间检测第一逻辑状态且在所述持续时间期间将第二逻辑状态写入到存储器单元。

存储组件520可至少部分基于施加第二脉冲到存储器单元而将不同于第一逻辑状态的第二逻辑状态存储于存储器单元中。在一些实例中，存储组件520可通过在写入操作期间响应于检测到第一逻辑状态施加具有第二极性的第二脉冲而将第二逻辑状态存储于存储器单元中，其中所述第二逻辑状态不同于第一逻辑状态。存储组件520可至少部分基于存储器单元的阈值电压降低达一持续时间而将第二逻辑状态存储到存储器单元。在一些实例中，存储组件520可在施加第二脉冲之后将第二逻辑值存储于存储器单元中。

选择组件525可至少部分基于待存储到存储器单元的第二逻辑状态的值而选择第一脉冲的电压量值。在一些实例中，选择组件525可至少部分基于待写入到存储器单元的第二逻辑状态的值而从多个脉冲选择第一脉冲。

降低组件530可在写入操作期间通过施加具有第一极性的第一脉冲到存储器单元而降低所述存储器单元的阈值电压达一持续时间，所述存储器单元包括第一逻辑值。在一些实例中，降低组件530可在所述写入操作期间通过施加具有所述第一极性的所述第一脉冲到存储器单元而在所述持续时间之后降低存储器单元的所述阈值电压，存储器单元包括第二逻辑值。

确定组件535可至少部分基于在写入操作期间降低存储器单元的阈值电压而确定存储器单元的第一逻辑值。

图6展示说明根据本发明的方面的支持用于对存储器单元进行编程的技术的方法600的流程图。方法600的操作可由如本文中所描述的存储器控制器或其组件实施。例如，方法600的操作可由如参考图5所描述的骤回事件检测器执行。在一些实例中，存储器控制器可执行一组指令以控制所述骤回事件检测器的功能元件来执行下文所描述的功能。此外或替代性地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。

在605，存储器控制器可在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元。605的操作可根据本文中所描述的方法执行。在一些实例中，605的操作的方面可由如参考图5所描述的施加组件来执行。

在610，存储器控制器可响应于施加第一脉冲而检测存储器单元处的骤回事件。610的操作可根据本文中所描述的方法执行。在一些实例中，610的操作的方面可由如参考图5所描述的检测组件来执行。

在615，存储器控制器可响应于检测到骤回事件而将具有不同于第一极性的第二极性的第二脉冲施加到存储器单元。615的操作可根据本文中所描述的方法执行。在一些实例中，615的操作的方面可由如参考图5所描述的施加组件来执行。

在620，存储器控制器可基于施加第二脉冲到存储器单元而将不同于第一逻辑状态的第二逻辑状态存储于存储器单元中。620的操作可根据本文中所描述的方法执行。在一些实例中，620的操作的方面可由如参考图5所描述的存储组件来执行。

图7展示说明根据本发明的方面的支持用于对存储器单元进行编程的技术的方法700的流程图。方法700的操作可由如本文中所描述的存储器控制器或其组件实施。例如，方法700的操作可由如参考图5所描述的骤回事件检测器执行。在一些实例中，存储器控制器可执行一组指令以控制所述骤回事件检测器的功能元件来执行下文所描述的功能。此外或替代性地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。

在705，存储器控制器可在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元。705的操作可根据本文中所描述的方法执行。在一些实例中，705的操作的方面可由如参考图5所描述的施加组件来执行。

在710，存储器控制器可响应于施加第一脉冲到存储器单元而检测由存储器单元存储的第一逻辑状态。710的操作可根据本文中所描述的方法执行。在一些实例中，710的操作的方面可由如参考图5所描述的检测组件来执行。

在715，存储器控制器可通过在写入操作期间响应于检测到第一逻辑状态施加具有第二极性的第二脉冲而将第二逻辑状态存储于存储器单元中，其中所述第二逻辑状态不同于第一逻辑状态。715的操作可根据本文中所描述的方法执行。在一些实例中，715的操作的方面可由如参考图5所描述的存储组件来执行。

图8展示说明根据本发明的方面的支持用于对存储器单元进行编程的技术的方法800的流程图。方法800的操作可由如本文中所描述的存储器控制器或其组件实施。例如，方法800的操作可由如参考图5所描述的骤回事件检测器执行。在一些实例中，存储器控制器可执行一组指令以控制所述骤回事件检测器的功能元件来执行下文所描述的功能。此外或替代性地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。

在805，存储器控制器可在写入操作期间通过施加具有第一极性的第一脉冲到存储器单元而降低所述存储器单元的阈值电压达一持续时间，所述存储器单元包含第一逻辑值。805的操作可根据本文中所描述的方法执行。在一些实例中，805的操作的方面可由如参考图5所描述的降低组件来执行。

在810，在写入操作期间，存储器控制器可在持续时间期间将第二脉冲施加到存储器单元，所述第二脉冲具有不同于第一极性的第二极性。810的操作可根据本文中所描述的方法执行。在一些实例中，810的操作的方面可由如参考图5所描述的施加组件来执行。

在815，存储器控制器可在施加第二脉冲之后将第二逻辑值存储于存储器单元中。815的操作可根据本文中所描述的方法执行。在一些实例中，815的操作的方面可由如参考图5所描述的存储组件来执行。

描述一种方法。在一些实例中，所述方法可包含在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元。在一些实例中，所述方法可包含响应于施加所述第一脉冲而检测所述存储器单元处的骤回事件。方法可包含响应于检测所述骤回事件而将具有不同于所述第一极性的第二极性的第二脉冲施加到所述存储器单元。方法可包含至少部分基于施加所述第二脉冲到所述存储器单元而将不同于所述第一逻辑状态的第二逻辑状态存储于所述存储器单元中。在一些实例中，方法可包含将第一电压施加到与所述存储器单元耦合的第一存取线。方法可包含将第二电压施加到与所述存储器单元耦合的第二存取线，其中施加所述第一脉冲是至少部分基于施加所述第一电压及所述第二电压。

方法可包含将所述第二电压施加到所述第一存取线。方法可包含将所述第一电压施加到所述第二存取线，其中施加所述第二脉冲是至少部分基于施加所述第一电压到所述第二存取线及施加所述第二电压到所述第一存取线。在一些实例中，方法可包含检测跨所述存储器单元的电压的量值的减小，其中检测所述骤回事件是至少部分基于检测所述电压的所述量值的所述减小。在一些实例中，所述骤回事件是至少部分基于所述第一逻辑状态的值不同于待存储到所述存储器单元的所述第二逻辑状态的值。在一些实例中，方法可包含至少部分基于待存储到所述存储器单元的所述第二逻辑状态的值而选择所述第一脉冲的电压量值。

在一些实例中，至少部分基于施加所述第一脉冲而降低所述存储器单元的阈值电压。在一些实例中，所述存储器单元的所述降低的阈值电压是至少部分基于所述第一逻辑状态。在一些实例中，响应于所述骤回事件的所述发生而减小所述存储器单元的所述阈值电压的量值达一持续时间。在一些实例中，在降低所述阈值电压时的所述持续时间期间将所述第二脉冲施加到所述存储器单元。在一些实例中，方法可包含在所述持续时间期间对所述存储器单元执行读取操作或额外写入操作。在一些实例中，可在所述持续时间之后施加所述第二脉冲。在一些实例中，除写入操作以外的操作可在所述第一脉冲与所述第二脉冲之间发生。在一些实例中，方法可包含响应于在所述持续时间之后施加所述第二脉冲到所述存储器单元而检测所述存储器单元处的第二骤回事件。在一些实例中，所述存储器单元的所述降低的阈值电压是至少部分基于所述第一逻辑状态。在一些实例中，所述存储器单元包括自选择存储器单元。

在一些实例中，通过在未完成所述写入操作的情况下在所述持续时间之后在任一极性中选择所述存储器单元，可发生阈值刷新操作。在一些实例中，当取消选择所述存储器单元时，可在完成所述写入操作之前对存储器阵列的其它部分进行额外骤回事件或其它阵列操作。

描述一种设备。在一些实例中，所述设备可支持在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元的构件。所述设备可支持响应于施加所述第一脉冲而检测所述存储器单元处的骤回事件的构件。设备可支持响应于检测所述骤回事件而将具有不同于所述第一极性的第二极性的第二脉冲施加到所述存储器单元的构件。设备可支持至少部分基于施加所述第二脉冲到所述存储器单元而将不同于所述第一逻辑状态的第二逻辑状态存储于所述存储器单元中的构件。设备可支持将第一电压施加到与所述存储器单元耦合的第一存取线的构件。设备可支持将第二电压施加到与所述存储器单元耦合的第二存取线的构件，其中施加所述第一脉冲是至少部分基于施加所述第一电压及所述第二电压。

设备可支持将所述第二电压施加到所述第一存取线的构件。设备可支持将所述第一电压施加到所述第二存取线的构件，其中施加所述第二脉冲是至少部分基于施加所述第一电压到所述第二存取线及施加所述第二电压到所述第一存取线。设备可支持检测跨所述存储器单元的电压的量值的减小的构件，其中检测所述骤回事件是至少部分基于检测所述电压的所述量值的所述减小。设备可支持至少部分基于待存储到所述存储器单元的所述第二逻辑状态的值而选择所述第一脉冲的电压量值的构件。设备可支持响应于在所述持续时间之后施加所述第二脉冲到所述存储器单元而检测所述存储器单元处的第二骤回事件的构件。

描述一种方法。在一些实例中，所述方法可包含在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元。方法可包含响应于施加所述第一脉冲到所述存储器单元而检测由所述存储器单元存储的所述第一逻辑状态。方法可包含通过在所述写入操作期间响应于检测到所述第一逻辑状态施加具有第二极性的第二脉冲而将第二逻辑状态存储于所述存储器单元中，其中所述第二逻辑状态不同于所述第一逻辑状态。方法可包含将第一电压施加到与所述存储器单元耦合的第一存取线。方法可包含将第二电压施加到与所述存储器单元耦合的第二存取线，其中施加所述第一脉冲是至少部分基于施加所述第一电压及所述第二电压。

在一些实例中，通过在未完成所述写入操作的情况下在所述持续时间之后在任一极性中选择所述存储器单元，可发生阈值刷新操作。在一些实例中，当取消选择所述存储器单元时，可在完成所述写入操作之前对存储器阵列的其它部分进行额外骤回事件或其它阵列操作。

在一些实例中，将所述第一电压施加到所述第一存取线降低所述存储器单元的阈值电压。在一些实例中，所述第二电压大于所述存储器单元的所述降低的阈值电压。在一些实例中，检测所述第一逻辑状态是至少部分基于所述存储器单元的阈值电压小于所述第一脉冲的量值。在一些实例中，将所述第二逻辑状态存储到所述存储器单元是至少部分基于所述存储器单元的阈值电压降低达一持续时间。在一些实例中，所述第一极性是与所述第二极性相反。在一些实例中，在施加所述第一脉冲之后的持续时间期间检测所述第一逻辑状态，且其中在所述持续时间期间将所述第二逻辑状态写入到所述存储器单元。在一些情况中，可在所述持续时间期间及/或在将所述第二逻辑状态写入到所述存储器单元之前执行除写入操作以外的操作。

描述一种设备。在一些实例中，所述设备可支持在写入操作期间将具有第一极性的第一脉冲施加到存储第一逻辑状态的存储器单元的构件。设备可支持响应于施加所述第一脉冲到所述存储器单元而检测由所述存储器单元存储的所述第一逻辑状态的构件。设备可支持通过在所述写入操作期间响应于检测所述到第一逻辑状态施加具有第二极性的第二脉冲而将第二逻辑状态存储于所述存储器单元中的构件，其中所述第二逻辑状态不同于所述第一逻辑状态。设备可支持将第一电压施加到与所述存储器单元耦合的第一存取线的构件。设备可支持将第二电压施加到与所述存储器单元耦合的第二存取线的构件，其中施加所述第一脉冲是至少部分基于施加所述第一电压及所述第二电压。

描述一种方法。在一些实例中，所述方法可包含在写入操作期间通过施加具有第一极性的第一脉冲到存储器单元而降低所述存储器单元的阈值电压达一持续时间，所述存储器单元包括第一逻辑值。方法可包含在所述写入操作期间，在所述持续时间期间将第二脉冲施加到所述存储器单元，所述第二脉冲具有不同于第一极性的第二极性。方法可包含在施加所述第二脉冲之后将第二逻辑值存储于所述存储器单元中。方法可包含至少部分基于在所述写入操作期间降低所述存储器单元的所述阈值电压而确定所述存储器单元的所述第一逻辑值。在一些情况中，可在完成所述写入操作之前确定所述存储器的所述第一逻辑值。

方法可包含在所述写入操作期间通过施加具有所述第一极性的所述第一脉冲到所述存储器单元而在所述持续时间之后降低所述存储器单元的所述阈值电压，所述存储器单元包括所述第二逻辑值。在一些实例中，施加到所述存储器单元的所述第二脉冲的量值小于所述第一脉冲的量值。在一些实例中，所述第一脉冲在第一方向上跨所述存储器单元施加电压且所述第二脉冲在第二方向上跨所述存储器单元施加电压。

描述一种设备。在一些实例中，所述设备可支持在写入操作期间通过施加具有第一极性的第一脉冲到存储器单元而降低所述存储器单元的阈值电压达一持续时间的构件，所述存储器单元包括第一逻辑值。设备可支持在所述写入操作期间，在所述持续时间期间将第二脉冲施加到所述存储器单元的构件，所述第二脉冲具有不同于第一极性的第二极性。设备可支持在施加所述第二脉冲之后将第二逻辑值存储于所述存储器单元中的构件。设备可支持至少部分基于在所述写入操作期间降低所述存储器单元的所述阈值电压而确定所述存储器单元的所述第一逻辑值的构件。设备可支持在所述写入操作期间通过施加具有所述第一极性的所述第一脉冲到所述存储器单元而在所述持续时间之后降低所述存储器单元的所述阈值电压的构件，所述存储器单元包括所述第二逻辑值。

描述一种设备。在一些实例中，所述设备可包含：第一存取线，其与存储第一逻辑状态的存储器单元耦合；第二存取线，其与所述存储器单元耦合；及存储器控制器，其与所述第一存取线及所述第二存取线耦合。在一些实例中，所述存储器控制器可经配置以：在写入操作期间将具有第一极性的第一脉冲施加到所述存储器单元期间；响应于施加所述第一脉冲而检测所述存储器单元处的骤回事件；响应于检测所述骤回事件而将具有不同于所述第一极性的第二极性的第二脉冲施加到所述存储器单元；及至少部分基于施加所述第二脉冲到所述存储器单元而将不同于所述第一逻辑状态的第二逻辑状态存储于所述存储器单元中。

在一些实例中，所述存储器控制器经配置以在施加所述第一脉冲之后的持续时间期间检测所述存储器单元处的所述骤回事件。在一些实例中，所述存储器单元包括在所述持续时间期间的降低的阈值电压。在一些实例中，施加具有所述第二极性的所述第二脉冲包括施加电压到所述第二存取线，所述电压大于所述降低的阈值电压。

描述一种设备。在一些实例中，所述设备可包含：第一存取线，其与存储第一逻辑状态的存储器单元耦合；第二存取线，其与所述存储器单元耦合；及存储器控制器，其与所述第一存取线及所述第二存取线耦合。在一些实例中，所述存储器控制器可经配置以：在写入操作期间在其期间将具有第一极性的第一脉冲施加到所述存储器单元；响应于施加所述第一脉冲到所述存储器单元而检测由所述存储器单元存储的所述第一逻辑状态；及通过在所述写入操作期间至少部分基于检测到所述第一逻辑状态施加具有第二极性的第二脉冲而将第二逻辑状态存储于所述存储器单元中，其中所述第二逻辑状态不同于所述第一逻辑状态。

在一些实例中，所述存储器控制器可操作以在一持续时间期间将具有所述第一极性的所述第一脉冲施加到所述存储器单元。在一些实例中，所述第一逻辑状态是在所述持续时间期间检测且所述第二逻辑状态是在所述持续时间期间写入到所述存储器单元。在一些实例中，施加具有所述第一极性的所述第一脉冲包括施加第一电压到所述第一存取线且施加具有所述第二极性的所述第二脉冲包括施加第二电压到所述第二存取线，其中将所述第二逻辑状态写入到所述存储器单元是至少部分基于所述第二电压的量值超过所述存储器单元的阈值电压。在一些实例中，所述存储器控制器可操作以至少部分基于待写入到所述存储器单元的所述第二逻辑状态的值而从多个脉冲选择所述第一脉冲。

应注意，上文所描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可行的。此外，可组合来自所述方法中的两者或更多者的方面。

本文中所描述的信息及信号可使用各种不同科技及技术中的任一者表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。

术语“电子通信”及“耦合”指代支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动交换电子或信号(例如，在通电电路中)或可不主动地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在通电到电路之后交换电子或信号。通过实例，经由开关(例如，晶体管)物理连接的两个组件电子通信或可在与开关的状态(即，断开或闭合)无关的情况下耦合。

如本文中所使用，术语“基本上”意味着修饰特性(例如，由术语基本上修饰的动词或形容词)无需为绝对的，但足够接近以便实现特性的优点。

如本文中所使用，术语“电极”可指代电导体，且在一些情况中，可用作到存储器阵列的存储器单元或其它组件的电接点。电极可包含提供存储器阵列102元件或组件之间的导电路径的迹线、导线、导电线、导电层或类似者。

本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。

本文中所陈述的描述结合随附图式描述实例性配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的目的的具体细节。然而，这些技术可在无这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标签后加一破折号及区分类似组件的第二标记来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标记的类似组件中的任一者，而与第二参考标签无关。

可使用各种不同科技及技术中的任一者来表示本文中所描述的信息及信号。例如，可藉由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。

可使用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中的揭示内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或程序代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及随附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施上文所描述的功能。实施功能的特征也可物理定位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中所使用，包含在权利要求书中，如项目列表(举例来说，以例如“至少一者”或“一或多者”的词组开始的物项列表)中使用的“或”指示包含列表，使得(举例来说)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中所使用，词组“基于”不应解释为对条件闭集的参考。例如，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中所使用，词组“基于”应按与词组“至少部分基于”相同的方式来解释。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光磁存储器、磁盘存储器或其它磁性存储装置，或可用于携载或存储呈指令或数据结构的形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接适当地称为计算机可读媒体。例如，如果使用同轴缆线、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴缆线、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘(其中磁盘通常以磁性方式重现数据，而光盘使用激光以光学方式重现数据)。上文的组合也包含于计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将容易明白本发明的各种修改，且本文中所定义的通用原理可应用于其它变动而不脱离本发明的范围。因此，本发明并不希望限于本文中所描述的实例及设计，而应符合与本文中所揭示的原理及新颖特征一致的最广泛范围。