具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

具体的，请参阅图1至图19，本发明实施例提供一种显示基板，其包括：一衬底基板100，驱动电路层，显示阵列层及侧面导线400。

如图1至图19所示，所述衬底基板100具有相对的顶面与底面以及衔接所述顶面与底面的侧壁，图中A面表示衬底基板100的顶面，B面表示衬底基板100的底面。所述衬底基板100可以为玻璃基板。

所述驱动电路层，形成于所述衬底基板100的底面，其包含多个电路单元，其中至少一个电路单元由低温多晶硅薄膜晶体管200组成。所述电路单元可以包含栅极驱动电路(GOA)、解多工器电路(Demux)及扇出电路(fan-out)，皆形成于所述衬底基板100的底面。在一实施例中，所述栅极驱动电路与解多工器电路等通过薄膜晶体管实现其功能的电路单元可以由低温多晶硅薄膜晶体管200组成。

如图1至图6、图16至图19所示，所述低温多晶硅薄膜晶体管200形成于所述衬底基板100的底面。所述低温多晶硅薄膜晶体管200包括遮光层201，第一缓冲绝缘层202，第一半导体层203，第一栅极绝缘层204，第一金属膜层205，第一介电层206，第二金属膜层207和第一钝化层208。

如图1、图16至图19所示，所述遮光层201形成在所述衬底基板100的底面。所述遮光层201的材料可以为Mo、Mo/Al/Mo叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

如图2、图16至图19所示，所述第一缓冲绝缘层202覆盖在所述遮光层201及所述衬底基板100的底面之上。所述第一缓冲绝缘层202的材料可以为SiOx、SiNx、SiNx/SiOx叠层或SiNOx等。

如图2、图16至图19所示，所述第一半导体层203形成在所述第一缓冲绝缘层202之上。所述第一半导体层203的材料为多晶硅，多晶硅可以通过非晶硅激光退火晶化或其他晶化方法获得。所述第一半导体层203经过掺杂处理，在所述第一半导体层203上预先定义有与源极(如第一源极2071)连接的区域以及与漏极(如第一漏极2072)连接的区域，所述掺杂处理是对所述第一半导体层203上与源极和漏极对应连接的区域掺杂磷离子形成N型重掺，以最终形成nMOS晶体管；或者掺杂硼离子形成P型重掺以形成pMOS晶体管。

如图3、图16至图19所示，所述第一栅极绝缘层204覆盖在所述第一半导体层203和所述第一缓冲绝缘层202之上。所述第一栅极绝缘层204的材料可以为SiOx、SiNx、Al₂O₃/SiNx/SiOx叠层或SiOx/SiNx/SiOx叠层等。

如图3、图16至图19所示，所述第一金属膜层205形成在所述第一栅极绝缘层204之上，且至少形成有第一栅极2051。在一实施例中，所述第一金属膜层205只形成有第一栅极2051(参见图17和图19)。在另一实施例中，所述第一金属膜层205除形成第一栅极2051以外，还形成有第二栅极2052(参见图3、图16和图18)，所述第二栅极2052用于与所述侧面导线400连接，所述第二栅极2052形成在所述衬底基板100的边缘处(包括边缘附近)、并且设置在靠近所述侧面导线400的一侧。所述第一金属膜层205的材料可以为Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

如图4、图16至图19所示，所述第一介电层206覆盖在所述第一金属膜层205及所述第一栅极绝缘层204之上。具体地，当所述第一金属膜层205只形成有第一栅极2051时，所述第一介电层206覆盖在所述第一栅极2051及所述第一栅极绝缘层204之上(参见图17和图19)；当所述第一金属膜层205还形成有第二栅极2052时，则所述第一介电层206还覆盖所述第二栅极2052(参见图4、图16和图18)。所述第一介电层206的材料可以为SiOx、SiNx、SiNOx或SiOx/SiNx叠层等。所述第一介电层206还经过氢化及活化处理，本发明不对氢化及活化方法作具体限定，采用现有常规的方法即可。

如图5、图16至图19所示，所述第二金属膜层207形成在所述第一介电层206之上，且至少形成有第一源极2071、第一漏极2072、第一绑定焊盘2073和第二源极2074。所述第二金属膜层207的材料可以为：Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

如图5、图16至图19所示，所述第一漏极2072与所述第一半导体层203连接。可以通过如下方式实现：如图4所示，开设第一通孔2061，使其贯穿所述第一介电层206和所述第一栅极绝缘层204并通向至所述第一半导体层203，所述第一漏极2072通过所述第一通孔2061与所述第一半导体层203连接。

如图5、图16至图19所示，所述第一源极2071的一端与所述遮光层201连接、另一端与所述第一半导体层203连接。可以通过如下方式实现：如图4所示，开设第三通孔2063，使其贯穿所述第一介电层206、所述第一栅极绝缘层204和所述第一缓冲绝缘层202并通向至所述遮光层201；所述第一源极2071的一端通过所述第三通孔2063与所述遮光层201连接。开设第二通孔2062，使其贯穿所述第一介电层206和所述第一栅极绝缘层204、并且通向至所述第一半导体层203；所述第一源极2071的另一端通过所述第二通孔2062与所述第一半导体层203连接。

如图5、图16至图19所示，所述第二源极2074设在所述衬底基板100边缘处(包括边缘附近)、且靠近所述侧面导线400的一侧，用于与所述侧面导线400连接。

如图5、图16至图19所示，所述第一绑定焊盘2073用于与其它元件连接。

如图6、图16至图19所示，所述第一钝化层208覆盖在所述第二金属膜层207及所述第一介电层206之上。具体地，是覆盖所述第一介电层206、第一源极2071、所述第一漏极2072、所述第一绑定焊盘2073和第二源极2074。所述第一钝化层208的材料可以为SiNx或SiOx等。

如图6、图16至图19所示，所述低温多晶硅薄膜晶体管200还包括第一保护膜层209。所述第一保护膜层209形成于所述第一钝化层208之上，且至少形成有第一保护层2091和/或第二保护层2092。所述保护膜层的材料可以为氧化铟锡(ITO)，用于抗氧化。所述第一保护层2091与所述第一绑定焊盘2073连接；所述第二保护层2092与所述第二源极2074连接。可以通过在所述第一钝化层208上图案化形成孔的方式实现连接。

所述显示阵列层，形成于所述衬底基板100的顶面，包含多个阵列分布的像素单元，每一像素单元包含至少一氧化物薄膜晶体管300。所述氧化物薄膜晶体管300，可以是例如铟镓锌氧化物(IGZO)薄膜晶体管。

如图9至图19所示，所述氧化物薄膜晶体管300形成于所述衬底基板100的顶面。所述氧化物薄膜晶体管300包括第二缓冲绝缘层301，第二半导体层302，栅极绝缘膜层303，第三金属膜层304，第二介电层305，第四金属膜层306和第二钝化层307。

如图9、图16至图19所示，所述第二缓冲绝缘层301覆盖在所述衬底基板100的顶面之上。所述第二缓冲绝缘层301的材料可以为SiOx、SiNx、SiNx/SiOx叠层或SiNOx等。

如图9、图16至图19所示，所述第二半导体层302形成在所述第二缓冲绝缘层301之上。所述第二半导体层302的材料可以为氧化物半导体，如IGZO、IGTO、IGZO、IGO、IZO、AIZO或ATZO等。

如图10、图16至图19所示，所述栅极绝缘膜层303形成在所述第二半导体层302及所述第二缓冲绝缘层301之上，且至少形成位于所述第二半导体层302之上的第二栅极绝缘层3031。例如：在一实施例中，所述栅极绝缘膜层303仅形成有第二栅极绝缘层3031，所述第二栅极绝缘层3031位于所述第二半导体层302之上。在另一实施例中，所述栅极绝缘膜层303除形成有所述第二栅极绝缘层3031以外，还形成有第三栅极绝缘层3032，所述第三栅极绝缘层3032位于所述第二缓冲绝缘层301上、并且设置在所述衬底基板100边缘处(包括边缘附近)、靠近所述侧面导线400的一侧。所述栅极绝缘膜层303的材料可以为SiOx、SiNx、Al₂O₃/SiNx/SiOx叠层或SiOx/SiNx/SiOx叠层等。

如图10、图16至图19所示，所述第三金属膜层304形成在所述栅极绝缘膜层303之上，且至少形成有位于所述第二栅极绝缘层3031之上的第三栅极3041。在一实施例中，所述第三金属膜层304只形成有第三栅极3041(参见图17和图19)，所述第三栅极3041位于所述第二栅极绝缘层3031之上。在另一实施例中，所述第三金属膜层304除形成所述第三栅极3041以外，还形成有第四栅极3042(参见图10、图16和图18)，所述第四栅极3042位于所述第三栅极绝缘层3032之上。所述第三金属膜层304的材料可以为Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

如图11、图16至图19所示，所述第二介电层305覆盖在所述第二缓冲绝缘层301、所述第二半导体层302、所述栅极绝缘膜层303及第三金属膜层304之上。具体地，所述第二介电层305覆盖所述第二缓冲绝缘层301、所述第二半导体层302、所述第二栅极绝缘层3031及所述第三栅极3041(参见图17和图19)；或者所述第二介电层305覆盖所述第二缓冲绝缘层301、所述第二半导体层302、所述第二栅极绝缘层3031、所述第三栅极绝缘层3032、所述第三栅极3041和所述第四栅极3042(参见图4、图16和图18)。所述第二介电层305的材料可以为SiOx、SiNx或SiNOx等。

如图12、图16至图19所示，所述第四金属膜层306形成在所述第二介电层305之上，且至少形成有第二漏极3061、第三源极3062、第二绑定焊盘3063或公共阴极3065、及第四源极3064。所述第四金属膜层306的材料可以为Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层、CuNb等。

如图12、图16至图19所示，所述漏极与所述第二半导体层302连接；所述第三源极3062与所述第二半导体层302连接。可以通过如下方式实现：如图11所示，在所述第二介电层305上开设第四通孔3051和第五通孔3052；使所述第四通孔3051和第五通孔3052皆通向所述第二半导体层302，使所述漏极通过所述第四通孔3051与所述第二半导体层302连接，使所述第三源极3062通过所述第五通孔3052与所述第二半导体层302连接。

如图12、图16至图19所示，所述第四源极3064设置在所述衬底基板100边缘处(包括边缘附近)、且靠近所述侧面导线400的一侧，用于与所述侧面导线400连接。所述第二绑定焊盘3063或所述公共阴极3065用于与其它元件连接。

如图12、图16至图19所示，所述第二钝化层307覆盖在所述第四金属膜层306及所述第二介电层305之上。具体地，是覆盖所述第二介电层305、第三源极3062、第二漏极3061、第二绑定焊盘3063或公共阴极3065、及第四源极3064。所述第二钝化层307的材料可以为SiOx、SiOx/SiNx叠层或Al₂O₃/SiOx叠层等。

如图13、图16至图19所示，所述氧化物薄膜晶体管300还包括像素电极层308。所述像素电极层308形成在所述第二钝化层307之上，且形成有第一像素电极3081和第二像素电极3082。所述第一像素电极3081与所述第二绑定焊盘3063连接。所述第二像素电极3082与所述第三源极3062连接。同样地，可以采用在所述第二钝化层307上图案化形成孔的方式实现连接。所述像素电极层308的材料可以为IZO，ITO或AZO等。

如图13、图16至图19所示，所述氧化物薄膜晶体管300还包括第三保护层309；所述第三保护层309形成在所述第二钝化层307之上、并与所述第四源极3064连接。具体地，是形成在所述第四源极3064的上方或上方附近，即位于所述衬底基板100边缘处(包括边缘附近)，且靠近所述侧面导线400的一侧。所述第三保护层309的材料可以为氧化铟锡，用于抗氧化。

如图16至图19所示，所述显示阵列层的每一所述像素单元还包括发光器件，设置于所述衬底基板100的顶面、且与所述氧化物薄膜晶体管300连接。如图16和图17所示，发光器件可以为微发光二极管500或有机发光二极管600。具体地，所述微发光二极管500分别连接至第一像素电极3081和第二像素电极3082。所述微发光二极管500可以通过绑定粘合材料501(如InAg等)连接至所述第一像素电极3081和所述第二像素电极3082。或者，如图18和图19所示，所述有机发光二极管600与所述第三源极3062、公共阴极3065连接。所述发光器件(如微发光二极管500或有机二极管600)采用现有结构即可，本发明不作具体限定。

如图15至图19所示，所述侧面导线400形成在所述衬底基板100的侧壁，所述驱动电路层的电路单元通过所述侧面导线400电连接所述显示阵列层。具体地，所述侧面导线400形成在所述衬底基板100的侧壁所在面上，并且其一端延伸至所述低温多晶硅薄膜晶体管200的表面与所述低温多晶硅薄膜晶体管200连接、其另一端延伸至所述氧化物薄膜晶体管300的表面与所述氧化物薄膜晶体管300连接。所述侧面导线400可以通过金属化方法形成，例如印刷金属走线或其他金属化方法，此种方法简单牢固，可靠性高，精度高，制作效率高。所述侧面导线400的材料可以采用低熔点金属，例如In、Ag、Ga、Sn或者它们相互间的合金等。

如图15至图19所示，所述侧面导线400可以与所述低温多晶硅薄膜晶体管200的源极或栅极、及氧化物薄膜晶体管300的源极或栅极连接。具体为：所述侧面导线400与所述低温多晶硅薄膜晶体管200的栅极、以及所述氧化物薄膜晶体管300的栅极连接；所述侧面导线400与所述低温多晶硅薄膜晶体管200的源极、以及所述氧化物薄膜晶体管300的源极连接；所述侧面导线400的一端与所述低温多晶硅薄膜晶体管200的栅极连接，其另一端与所述氧化物薄膜晶体管300的源极连接；或者，所述侧面导线400的一端与所述低温多晶硅薄膜晶体管200的源极连接，其另一端与所述氧化物薄膜晶体管300的栅极连接。例如，如图17和图19所示，所述侧面导线400的一端与所述第四源极3064连接，另一端与所述第二源极2074连接，图中在所述侧面导线400和所述第二源极2074之间设置的所述第二保护层2092、及所述侧面导线400和所述第四源极3064之间设置的所述第三保护层309是用于保护连接处防止氧化，其实际目的是使所述侧面导线400最终连接至所述低温多晶硅薄膜晶体管200的源极以及所述氧化物薄膜晶体管300的源极。如图16和图18所示，所述第四源极3064还与所述第四栅极3042连接，所述第二源极2074还与所述第二栅极2052连接，其实际目的是使所述侧面导线400最终连接至所述低温多晶硅薄膜晶体管200的栅极以及所述氧化物薄膜晶体管300的栅极。

如图16至图19所示，所述显示基板还包括驱动芯片800和印刷电路板900。

如图16至图19所示，所述驱动芯片800，连接至所述驱动电路层的至少一绑定焊盘；所述印刷电路板900，连接至所述驱动芯片800。具体地，如图16至图19所示，所述驱动芯片800可以通过薄膜覆晶(Chip on Film，COF)方式设置于柔性线路板700上，再通过所述柔性线路板700连接至所述驱动电路层的至少一绑定焊盘(如第一绑定焊盘2073)；所述印刷电路板900连接至所述柔性线路板700。所述驱动芯片800还可以通过玻璃覆晶(Chip onGlass，COG)方式直接绑定至所述驱动电路层的至少一绑定焊盘(如第一绑定焊盘2073)，并且连接(如通过异方性导电膜连接)至柔性线路板700；所述印刷电路板900连接至所述柔性线路板700。

请参考图1至图19所示，本发明实施例还提供了一种上述显示基板的制备方法，其包括以下步骤：

步骤A、如图1所示，提供一衬底基板100，所述衬底基板100具有相对的顶面与底面以及衔接所述顶面与底面的侧壁；图中A面表示衬底基板100的顶面，B面表示衬底基板100的底面。所述衬底基板100可以为玻璃基板。

步骤B、在所述衬底基板的底面制备驱动电路层，所述驱动电路层包含多个电路单元，其中至少一个电路单元由低温多晶硅薄膜晶体管组成。所述电路单元包含栅极驱动电路(GOA)、解多工器电路(Demux)及扇出电路(fan-out)，皆形成于所述衬底基板100的底面。

如图1至图7所示，所述低温多晶硅薄膜晶体管200的制备方法包括以下步骤：

b1、如图1所示，在所述衬底基板100的底面形成遮光层201。具体地，是在所述衬底基板100的底面镀一金属膜层，图案化得到遮光层201。所述遮光层201的材料可以为Mo、Mo/Al/Mo叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

b2、如图2所示，形成第一缓冲绝缘层202，使其覆盖所述遮光层201及所述衬底基板100。具体地，是在所述遮光层201及所述衬底基板100的底面上镀一缓冲绝缘膜层，形成第一缓冲绝缘层202。所述第一缓冲绝缘层202的材料可以为SiOx、SiNx、SiNx/SiOx叠层或SiNOx等。

b3、如图2所示，在所述第一缓冲绝缘层202上形成第一半导体层203。具体地，是在所述第一缓冲绝缘层202上镀一半导体膜层，图案化得到第一半导体层203。所述半导体材料为多晶硅，多晶硅可以通过非晶硅激光退火晶化或其他晶化方法获得。

b4、如图3所示，在所述第一半导体层203和所述第一缓冲绝缘层202之上形成第一栅极绝缘层204。具体地，是在所述第一半导体层203和所述第一缓冲绝缘层202之上镀一绝缘膜层，形成第一栅极绝缘层204。所述第一栅极绝缘层204的材料可以为SiOx、SiNx、Al₂O₃/SiNx/SiOx叠层或SiOx/SiNx/SiOx叠层等。

b5、如图3所示，在所述第一栅极绝缘层204之上形成第一金属膜层205，且使所述第一金属膜层205至少形成有第一栅极2051，以及对所述第一半导体层203进行掺杂处理。具体地，是在所述第一栅极绝缘层204上镀一金属膜层，形成第一金属膜层205，图案化处理得到第一栅极2051(参见图17和图19)、或者得到第一栅极2051与第二栅极2052(参见图3、图16和图18)。所述第二栅极2052用于与所述侧面导线400连接，其中所述第二栅极2052形成在所述衬底基板100的边缘处(包括边缘附近)、并且设置在靠近所述侧面导线400的一侧。所述掺杂处理是对所述第一半导体进行掺杂磷离子形成N型重掺，以最终形成nMOS晶体管；或者掺杂硼离子形成P型重掺，以最终形成pMOS晶体管。所述掺杂的区域为所述第一半导体上与所述第一源极2071和第一漏极2072对应连接的区域，并且所述掺杂可以是多次掺杂处理和/或多次图案化掺杂处理。所述第一金属膜层205的材料可以为Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

b6、如图4所示，形成第一介电层206，使其覆盖在所述第一金属膜层205及所述第一栅极绝缘层204之上；并对所述第一介电层206进行氢化及活化处理。具体地，是在所述第一金属膜层205及所述第一栅极绝缘层204之上镀一介电膜层，对其进行氢化及活化处理，图案化得到第一介电层206。还可以经过图案化处理形成第一通孔2061、第二通孔2062及第三通孔2063，其中所述第一通孔2061贯穿所述第一介电层206和所述第一栅极绝缘层204并通向至所述第一半导体层203；所述第二通孔2062贯穿所述第一介电层206和所述第一栅极绝缘层204、并且通向至所述第一半导体层203；所述第三通孔2063贯穿所述第一介电层206、所述第一栅极绝缘层204和所述第一缓冲绝缘层202并通向至所述遮光层201。所述第一介电层206的材料可以为SiOx、SiNx、SiNOx或SiOx/SiNx叠层等。所述氢化及活化处理的方法采用现有常规的方法即可。

b7、如图5所示，在所述第一介电层206之上形成第二金属膜层207，且使所述第二金属膜层207至少形成有第一源极2071、第一漏极2072、第一绑定焊盘2073和第二源极2074。并使所述第一源极2071的一端与所述遮光层201连接、另一端与所述第一半导体层203连接；使所述第一漏极2072与所述第一半导体层203连接；使所述第二源极2074设置在所述衬底基板100边缘处(包括边缘附近)、且靠近所述侧面导线400的一侧，用于与所述侧面导线400连接。具体地，是在所述第一介电层206上镀一金属膜层，形成第二金属膜层207，图案化得到第一源极2071、第一漏极2072、第一绑定焊盘2073和第二源极2074；并使所述第一漏极2072通过所述第一通孔2061与所述第一半导体层203连接；所述第一源极2071的一端通过所述第三通孔2063与所述遮光层201连接，另一端通过所述第二通孔2062与所述第一半导体层203连接。所述第一绑定焊盘2073用于与其它元件连接。所述第二金属膜层207的材料可以为：Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

b8、如图6所示，形成第一钝化层208，使其覆盖在所述第二金属膜层207及所述第一介电层206之上。具体地，是在所述第二金属膜层207及所述第一介电层206之上镀一钝化膜层，形成第一钝化层208，并使其覆盖所述第一介电层206、第一源极2071、所述第一漏极2072、所述第一绑定焊盘2073和第二源极2074，还可以根据需求对钝化层进行图案化，如形成用于实现连接的孔等。所述第一钝化层208的材料可以为SiNx或SiOx等。

b9、如图6所示，所述步骤B还可以包括在所述第一钝化层208之上形成第一保护膜层209，且至少形成有第一保护层2091和/或第二保护层2092。具体地，是在所述第一钝化层208之上镀一保护膜层，图案化得到第一保护层2091和/或第二保护层2092。所述第一保护层2091与所述第一绑定焊盘2073连接。所述第二保护层2092与所述第二源极2074连接。可以通过在所述第一钝化层208上图案化形成孔的方式实现连接。所述第一保护膜层209的材料可以为氧化铟锡(ITO)，用于抗氧化。

b10、如图7所示，所述步骤B还可以在所述第一钝化层208及所述第一保护膜层209之上设置底面保护膜层1000，以在后续制程中保护低温多晶硅薄膜晶体管200，防止损伤等。所述底面保护膜层1000的材料可以为SiNx或SiOx等。

如图8所示，制备完所述低温多晶硅薄膜晶体管200后，翻转所述衬底基板100，以在所述衬底基板100的顶面制备所述显示阵列层。

如图16至图19所示，所述显示阵列层的每一所述像素单元还包括发光器件，设置于所述衬底基板100的顶面、且与所述氧化物薄膜晶体管300连接。所述步骤B中还包括b11、在所述衬底基板100的顶面制备发光器件(例如微发光二极管500或有机发光二极管600)，并使所述发光器件与所述氧化物薄膜晶体管300连接。例如，如图16和图17所示，可以在所述衬底基板100的顶面制备一微发光二极管500，使其与第一像素电极3081和第二像素电极3082连接。所述微发光二极管500可以通过绑定粘合材料501(如InAg等)连接至所述第一像素电极3081和所述第二像素电极3082。如图18和图19所示，还可以在所述衬底基板100的顶面制备一有机发光二极管600，使其与所述第三源极3062、公共阴极3065连接。所述发光器件(如微发光二极管500或有机发光二极管600)的制备方法采用现有方法即可，本发明不作具体限定。

步骤C、在所述衬底基板100的顶面制备显示阵列层，所述显示阵列层包含多个阵列分布的像素单元，每一像素单元包含至少一氧化物薄膜晶体管300。

如图9至图13所示，所述氧化物薄膜晶体管300可以为铟镓锌氧化物(IGZO)薄膜晶体管。所述氧化物薄膜晶体管300的制备方法包括如下步骤：

c1、如图9所示，形成第二缓冲绝缘层301，使其覆盖在所述衬底基板100的顶面之上。具体地，是在所述衬底基板100的顶面镀一缓冲绝缘膜层，形成第二缓冲绝缘层301。所述第二缓冲绝缘层301的材料可以为SiOx、SiNx、SiNx/SiOx叠层或SiNOx等。

c2、如图9所示，在所述第二缓冲绝缘层301之上形成第二半导体层302。具体地，是在所述第二缓冲绝缘层301之上镀一半导体膜层，图案化得到第二半导体层302。所述第二半导体层302的材料可以为氧化物半导体，如IGZO、IGTO、IGZO、IGO、IZO、AIZO或ATZO等。

c3、如图10所示，形成栅极绝缘膜层303，使其形成在所述第二半导体层302及所述第二缓冲绝缘层301之上，且至少形成有位于所述第二半导体层302之上的第二栅极绝缘层3031。具体地，是在所述第二半导体层302及所述第二缓冲绝缘层301之上镀一绝缘膜层，形成所述栅极绝缘膜层303，图案化得到第二栅极绝缘层3031(参见图17和图19)、或者得到第二栅极绝缘层3031与第三栅极绝缘层3032(参见图10)。所述栅极绝缘膜层303的材料可以为SiOx、SiNx、Al₂O₃/SiNx/SiOx叠层或SiOx/SiNx/SiOx叠层等。

c4、如图10所示，在所述栅极绝缘膜层303之上形成第三金属膜层304，且至少形成有位于所述第二栅极绝缘层3031之上的第三栅极3041。具体地，是在所述栅极绝缘膜层303之上镀一金属膜层，形成第三金属膜层304，图案化得到第三栅极3041(参见图17和图19)、或者得到第三栅极3041及第四栅极3042(参见图10)。所述第三金属膜层304的材料可以为Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层或CuNb等。

c5、如图11所示，形成第二介电层305，使其覆盖在所述第二缓冲绝缘层301、所述第二半导体层302、所述栅极绝缘膜层303及第三金属膜层304之上。具体地，镀一介电膜层，形成第二介电层305，对所述第二介电层305图案化形成第四通孔3051和第五通孔3052，使所述第四通孔3051和第五通孔3052均通向所述第二半导体层302。所述第二介电层305的材料可以为SiOx，SiNx或SiNOx等。

c6、如图12所示，在所述第二介电层305之上形成第四金属膜层306，且使所述第四金属膜层306至少形成有第三源极3062、第二漏极3061、第二绑定焊盘3063或公共阴极3065、及第四源极3064；其中使所述漏极与所述第二半导体层302连接；使所述第三源极3062与所述第二半导体层302连接；使所述第四源极3064设置在所述衬底基板100边缘处(包括边缘附近)、且靠近所述侧面导线400的一侧，并使所述第四源极3064与所述侧面导线400连接。具体地，是在第二介电层305之上镀一金属膜层，得到第四金属膜层306，图案化得到第三源极3062、第二漏极3061、第二绑定焊盘3063或公共阴极3065、及第四源极3064；使所述漏极通过所述第四通孔3051与所述第二半导体层302连接；使所述第三源极3062通过所述第五通孔3052与所述第二半导体层302连接；所述第四源极3064用于与所述侧面导线400连接；所述第二绑定焊盘3063或所述公共阴极3065用于与其它元件连接。所述第四金属膜层306的材料可以为Mo、Mo/Al叠层、Mo/Cu叠层、Mo/Cu/IZO叠层、IZO/Cu/IZO叠层、Mo/Cu/ITO叠层、Ni/Cu/Ni叠层、MoTiNi/Cu/MoTiNi叠层、NiCr/Cu/NiCr叠层、CuNb等。

c7、如图12所示，形成第二钝化层307，使其覆盖在所述第四金属膜层306及所述第二介电层305之上。具体地，是在所述第四金属膜层306及所述第二介电层305之上镀一钝化膜层，形成第二钝化层307，并可以根据需求进行图案化，如形成孔等。所述第二钝化层307的材料可以为SiOx、SiOx/SiNx叠层或Al₂O₃/SiOx叠层等。

c8、如图13所示，所述步骤B还包括在所述第二钝化层307之上形成像素电极层308，且形成有第一像素电极3081和第二像素电极3082。所述第一像素电极3081与所述第二绑定焊盘3063连接；所述第二像素电极3082与所述第三源极3062连接。具体地，是在所述第二钝化层307上镀一像素电极膜层，得到像素电极层308，图案化得到第一像素电极3081和第二像素电极3082，所述第一像素电极3081与所述第二绑定焊盘3063连接、以及所述第二像素电极3082与所述第三源极3062连接。所述连接可以通过图案化形成孔的方式实现。所述像素电极层308的材料可以为IZO，ITO或AZO等。

c9、如图13所示，所述步骤B还包括在所述第二钝化层307之上形成第三保护层309，所述第三保护层309形成在所述第二钝化层307之上，并使所述第三保护层309与所述第四源极3064连接。具体地，所述第三保护层309形成在所述衬底基板100边缘处(包括边缘附近)，且靠近所述侧面导线400的一侧。所述第三保护层309的材料可以为氧化铟锡，用于抗氧化。

c10、如图14所示，去除所述衬底基板100底部的所述底面保护膜层1000。

步骤D、如图15所示，在所述衬底基板100的侧壁制备侧面导线400，使所述驱动电路层的电路单元通过所述侧面导线400电连接所述显示阵列层。具体地，通过金属化方法(例如印刷金属走线或其他金属化方法)在所述衬底基板100的侧壁所在面形成侧面导线400，并且使所述侧面导线400的一端延伸至所述低温多晶硅薄膜晶体管200的表面与所述低温多晶硅薄膜晶体管200连接、其另一端延伸至所述氧化物薄膜晶体管300的表面与所述氧化物薄膜晶体管300连接。所述侧面导线400的材料可以采用低熔点金属，例如In、Ag、Ga、Sn或者它们相互间的合金等。制备侧面导线400的方法简单，所制备的侧面导线400牢固，可靠性高，精度高，制作效率高。如图15所示，在所述侧面导线400在显示基板的加工过程中还可以覆盖一层侧面导线保护膜层1100，以防止加工过程中受到损伤。

如图15所示，所述侧面导线400可以与所述低温多晶硅薄膜晶体管200的源极或栅极、以及氧化物薄膜晶体管300的源极或栅极连接。例如，如图17和图19所示，所述侧面导线400的一端与所述第四源极3064连接，另一端与所述第二源极2074连接，图中在所述侧面导线400和所述第二源极2074之间设置的所述第二保护层2092、以及所述侧面导线400和所述第四源极3064之间设置的所述第三保护层309是用于保护连接处防止氧化，其实际目的是使所述侧面导线400最终连接至所述低温多晶硅薄膜晶体管200的源极以及所述氧化物薄膜晶体管300的源极。如图16和图18所示，所述第四源极3064还与所述第四栅极3042连接，所述第二源极2074还与所述第二栅极2052连接，实际最终目的是使所述侧面导线400最终连接至所述低温多晶硅薄膜晶体管200的栅极以及所述氧化物薄膜晶体管300的栅极。

如图16至图19所示，所述显示基板的制备方法还包括步骤E、将驱动芯片800连接至所述驱动电路层的至少一绑定焊盘。以及步骤F、将印刷电路板900连接至所述驱动芯片800。如图16至图19所示，所述驱动芯片800可以通过薄膜覆晶(Chip on Film，COF)方式设置于柔性线路板700上，再通过所述柔性线路板700连接至所述驱动电路层的至少一绑定焊盘(如第一绑定焊盘2073)；所述印刷电路板900连接至所述柔性线路板700。具体地，所述驱动芯片800通过所述柔性线路板700连接至所述驱动电路层的低温多晶硅薄膜晶体管200的第一绑定焊盘2073。所述驱动芯片800还可以通过玻璃覆晶(Chip on Glass，COG)方式直接绑定至所述驱动电路层的至少一绑定焊盘(如第一绑定焊盘2073)，并且连接(如通过异方性导电膜连接)至柔性线路板700；所述印刷电路板900连接至所述柔性线路板700。

本实施例将显示阵列层形成于衬底基板100的顶面，而将驱动电路层形成于衬底基板100的底面，再通过侧面导线400连接，由于栅极驱动电路、解多工器电路及扇出电路等电路单元皆制作于衬底基板100的底面的关系，显示阵列层在衬底基板100的顶面上所能提供的显示区域可以最大地延伸到衬底基板100的边缘，故本实施例提供的方案有利于制作高解析度无边框显示基板。此外，驱动电路层采用低温多晶硅薄膜晶体管200，显示阵列层采用氧化物薄膜晶体管300，可以利用氧化物薄膜晶体管300的低漏电流及低温多晶硅薄膜晶体管200的高电流通过能力，降低显示的功耗。在制程上，先在所述衬底基板100的底面制备低温多晶硅薄膜晶体管200用于形成驱动电路，再在所述衬底基板100的顶面制备氧化物薄膜晶体管300用于显示，可以避免将氧化物薄膜晶体管300用于制作衬底基板100底面的驱动电路时受衬底基板100顶面的薄膜晶体管制作的热影响而失效。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。