阅读说明：本技术 一种用于三维封装的soi有源转接板及其制备方法 (SOI active adapter plate for three-dimensional packaging and preparation method thereof ) 是由 朱宝 陈琳 孙清清 张卫 于 2020-06-30 设计创作，主要内容包括：本发明公开一种用于三维封装的SOI有源转接板及其制备方法。采用SOI作为基底,在SOI的顶层硅上采用标准集成电路制造工艺制备CMOS反相器,可以抑制短沟道效应以及闩锁效应。在CMOS反相器的PMOS和NMOS晶体管之间的SOI基底上刻蚀出通孔结构,该通孔结构一方面可以作为连接垂直方向芯片之间的导电通道,另一方面可以作为PMOS和NMOS晶体管之间的电学隔离层。(The invention discloses an SOI active adapter plate for three-dimensional packaging and a preparation method thereof. The SOI is used as a substrate, and the CMOS inverter is prepared on the top silicon of the SOI by adopting a standard integrated circuit manufacturing process, so that the short channel effect and the latch-up effect can be inhibited. A through hole structure is etched on an SOI substrate between a PMOS transistor and an NMOS transistor of a CMOS phase inverter, and the through hole structure can be used as a conductive channel for connecting chips in the vertical direction on one hand and can be used as an electric isolation layer between the PMOS transistor and the NMOS transistor on the other hand.)

一种用于三维封装的SOI有源转接板及其制备方法

技术领域

本发明属于集成电路封装领域，具体涉及一种用于三维封装的SOI有源转接板及其制备方法。

背景技术

随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维系统级封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。

硅通孔(Through Silicon Via，简称TSV)转接板技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔以及后续重布线(Redistribution Layer，简称RDL)来实现不同芯片之间的电互连。此外，TSV转接板技术又分为有源转接板和无源转接板两种技术，其中有源转接板带有有源器件，无源转接板缺少有源器件。TSV转接板技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。然而，在基于硅材料的转接板上制备CMOS器件，比如CMOS反相器，很容易出现短沟道效应、闩锁效应，从而影响器件性能。

发明内容

为了解决上述问题，本发明公开一种用于三维封装的SOI有源转接板，包括：SOI基底；CMOS反相器，包括PMOS晶体管和NMOS晶体管，形成在所述SOI基底上；SOI通孔，形成在所述PMOS晶体管和所述NMOS晶体管之间，贯穿所述SOI基底；第一绝缘介质，包覆所述PMOS晶体管和所述NMOS晶体管；第二绝缘介质，形成在所述SOI通孔侧壁和所述第一绝缘介质表面；源漏栅通孔，分别形成在所述PMOS晶体管和所述NMOS晶体管的源极、漏极和栅极上，贯穿所述第一绝缘介质和所述第二绝缘介质；所述SOI通孔的侧壁形成有铜扩散阻挡层和籽晶层，内部填充有铜，顶部形成有粘附层/种子层叠层薄膜和微凸点，底部形成有粘附层/种子层叠层薄膜和C4凸点；所述源漏栅通孔底部和侧壁形成有铜扩散阻挡层和籽晶层，内部填充有铜，顶部形成有粘附层/种子层叠层薄膜和微凸点。

本发明的用于三维封装的SOI有源转接板中，优选为，所述第一绝缘介质、所述第二绝缘介质为二氧化硅、氮化硅、SiOCH或SiOCFH。

本发明的用于三维封装的SOI有源转接板中，优选为，所述铜扩散阻挡层为TaN、TiN、ZrN、MnSiO₃中的至少一种。

本发明的用于三维封装的SOI有源转接板中，优选为，所述籽晶层为Cu、Co和Ru中的至少一种。

本发明还公开一种用于三维封装的SOI有源转接板的制备方法，包括以下步骤：提供SOI衬底，包括硅衬底，二氧化硅和顶层硅；在SOI衬底表面制备CMOS反相器，包括PMOS晶体管和NMOS晶体管；形成第一绝缘介质，使其包覆所述PMOS晶体管和所述NMOS晶体管；对所述PMOS晶体管和所述NMOS晶体管之间的区域进行光刻、刻蚀，直到刻蚀掉部分所述硅衬底；在上述结构上形成第二绝缘介质；光刻、刻蚀去除所述PMOS晶体管和所述NMOS晶体管的源极、漏极和栅极上的第一绝缘介质和第二绝缘介质，形成源漏栅通孔；形成铜扩散阻挡层、籽晶层和铜，采用化学机械抛光工艺去除第二绝缘介质上方的铜材料、籽晶层和铜扩散阻挡层；形成顶部的粘附层/种子层叠层薄膜和微凸点；采用机械磨削和化学机械抛光联合工艺对SOI基底背面的硅衬底进行减薄，使得铜的底部暴露出来，形成底部的粘附层/种子层叠层薄膜和C4凸点。

本发明的用于三维封装的SOI有源转接板的制备方法中，优选为，所述第一绝缘介质、所述第二绝缘介质为二氧化硅、氮化硅、SiOCH或SiOCFH。

本发明的用于三维封装的SOI有源转接板的制备方法中，优选为，所述铜扩散阻挡层为TaN、TiN、ZrN、MnSiO₃中的至少一种。

本发明的用于三维封装的SOI有源转接板的制备方法中，优选为，所述籽晶层为Cu、Co和Ru中的至少一种。

本发明采用SOI作为制备有源转接板的基底，在SOI的顶层硅上制备CMOS反相器，从而可以抑制短沟道效应以及闩锁效应。此外，在CMOS反相器的PMOS和NMOS晶体管之间的SOI基底上刻蚀形成通孔结构，该通孔结构一方面可以作为连接垂直方向芯片之间的导电通道，另一方面可以作为PMOS晶体管和NMOS晶体管之间的电学隔离层，起到类似短沟槽隔离(STI)的作用。

附图说明

图1是用于三维封装的SOI有源转接板制备方法的流程图。

图2～图13是用于三维封装的SOI有源转接板制备方法各步骤的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

以下结合附图1～13和实施例对本发明的技术方案做进一步的说明。图1是用于三维封装的SOI有源转接板制备方法的流程图，图2～13示出了用于三维封装的SOI有源转接板制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：

步骤S1：在SOI基底表面制备CMOS反相器。选择单晶硅衬底200和顶层单晶硅202均为p型掺杂的SOI作为基底，所得结构如图2所示。其中，位于硅衬底200和顶层硅202之间的材料为二氧化硅201，顶层硅202的厚度范围为100～400nm。接着，采用光刻、刻蚀、离子注入、溅射等集成电路标准工艺在顶层硅202表面制备CMOS反相器，所得结构如图3所示。其中，虚线围住的器件结构为PMOS晶体管203和NMOS晶体管204，PMOS晶体管203和NMOS晶体管204组成CMOS反相器。在本实施方式中，硅衬底和顶层硅均采用p型掺杂，但是本发明不限定于此，也可以采用n型掺杂。采用SOI作为制备有源转接板的基底，在SOI的顶层硅上制备CMOS反相器，可以抑制短沟道效应以及闩锁效应。

步骤S2：刻蚀SOI基底形成SOI通孔结构。首先，采用化学气相沉积工艺在上述结构表面生长一层二氧化硅作为第一绝缘介质205，并能完全包覆CMOS反相器，所得结构如图4所示。然后，旋涂光刻胶并通过曝光和显影工艺定义出SOI通孔结构的图形。接着，采用深度等离子体刻蚀(DRIE)工艺对PMOS和NMOS晶体管之间的SOI区域进行刻蚀，直到刻蚀掉一部分硅衬底200。最后，在溶剂中溶解或灰化去除光刻胶，所得结构如图5所示。该通孔结构一方面可以作为连接垂直方向芯片之间的导电通道，另一方面可以作为PMOS晶体管和NMOS晶体管之间的电学隔离层，起到类似短沟槽隔离(STI)的作用。其中，刻蚀二氧化硅202和第一绝缘介质205所采用的等离子体可以选择CF₄、CHF₃、CF₄/CHF₃、CF₄/O₂或者CHF₃/O₂，刻蚀顶层硅203和硅衬底200可以选择CF₄、SF₆中的至少一种。

步骤S3：在CMOS反相器的源极、漏极和栅极上形成通孔结构。首先，采用化学气相沉积工艺在上述结构表面生长一层二氧化硅作为第二绝缘介质206，厚度范围为200～500nm，从而SOI通孔表面会覆盖一层第二绝缘介质206。该层第二绝缘介质可以作为PMOS晶体管和NMOS晶体管之间的隔离层，也可以作为CMOS反相器、硅衬底与金属互连线之间的隔离层，所得结构如图6所示。然后，旋涂光刻胶并通过曝光和显影工艺定义出CMOS反相器的源极、漏极和栅极的通孔图形。接着，采用DRIE工艺刻蚀第一绝缘介质205和第二绝缘介质206，直到源极、漏极和栅极暴露出来，所得结构如图7所示。在本发明中采用二氧化硅作为绝缘介质，但是本发明不限定于此，可以选择二氧化硅、氮化硅、低介电常数材料(如SiOCH、SiOCFH)等。

步骤S4：沉积铜扩散阻挡层、籽晶层以及电镀铜。首先采用物理气相沉积方法在SOI通孔和源漏栅通孔的内部依次生长TaN薄膜和Cu薄膜分别作为铜扩散阻挡层207和籽晶层208，所得结构如图8所示。然后，以铜薄膜为籽晶层，采用电镀工艺在其上电镀铜材料209，铜材料209完全填充SOI通孔和源漏栅通孔，所得结构如图9所示。最后，采用化学机械抛光工艺去除第二绝缘介质206上方的铜材料209、Cu籽晶层208和TaN铜扩散阻挡层207，所得结构如图10所示。在本实施方式中采用TaN作为铜扩散阻挡层，Cu作为籽晶层，但是本发明不限定于此，可以选择TaN、TiN、ZrN、MnSiO₃中的至少一种作为铜扩散阻挡层，选择Cu、Co和Ru中的至少一种作为籽晶层；铜扩散阻挡层和籽晶层的生长方式可以选择物理气相沉积、化学气相沉积和原子层沉积中的至少一种。

步骤S5：进行金属布线和制作接触凸点。首先，在上述结构表面采用物理气相沉积方法生长Ti薄膜和Cu薄膜所构成的叠层薄膜210。其中，Ti薄膜和Cu薄膜分别作为粘附层和种子层。然后，采用电镀方法在粘附层/种子层叠层薄膜210的表面，电镀Cu材料和Sn材料所构成的叠层金属，作为微凸点211。接着，采用光刻和刻蚀工艺去除不需要的粘附层/种子层叠层薄膜210，保证相邻微凸点之间没有导通，所得结构如图11所示。随后，采用机械磨削和化学机械抛光联合工艺对SOI基底背面的硅衬底进行减薄，使得铜材料209的底部暴露出来，所得结构如图12所示。最后，采用与制作微凸点211相同的工艺在铜材料209的底部依次制作出粘附层/种子层叠层薄膜212和C4凸点213，所得结构如图13所示。

如图13所示，本发明的用于三维封装的SOI有源转接板，包括：SOI基底；CMOS反相器，包括PMOS晶体管203和NMOS晶体管204，形成在SOI基底上；SOI通孔，形成在PMOS晶体管203和NMOS晶体管204之间，贯穿所述SOI基底；第一绝缘介质205，包覆PMOS晶体管203和NMOS晶体管204；第二绝缘介质206，形成在SOI通孔侧壁和第一绝缘介质205表面；源漏栅通孔，分别形成在PMOS晶体管203和NMOS晶体管204的源极、漏极和栅极上，贯穿第一绝缘介质205和第二绝缘介质206；SOI通孔的侧壁形成有铜扩散阻挡层207和籽晶层208，内部填充有铜209，顶部形成有粘附层/种子层叠层薄膜210和微凸点211，底部形成有粘附层/种子层叠层薄膜212和C4凸点213；源漏栅通孔底部和侧壁形成有铜扩散阻挡层207和籽晶层208，内部填充有铜209，顶部形成有粘附层/种子层叠层薄膜210和微凸点211。

优选地，第一绝缘介质、第二绝缘介质为二氧化硅、氮化硅、SiOCH、SiOCFH等。优选地，铜扩散阻挡层为TaN、TiN、ZrN、MnSiO₃中的至少一种。优选地，籽晶层为Cu、Co和Ru中的至少一种。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。