具体实施方式

闪速存储器通常组织成页和块，其中每个块含有多个页。闪速存储器单元可以在页层级的粒度上进行读取和写入，但可以在块层级的粒度上进行擦除。在一些情况下，闪速存储器单元可以在其可以用新数据重写之前擦除。因此，当闪速存储器器件更新数据的页时(例如，响应于来自主机器件的命令)，存储器器件可以将新数据写入到不同的页并将旧页标记为过时，而非擦除存储器的块并在块中重写页。

存储器器件可以从主机器件接收命令，如用于读取或写入数据的读取命令和写入命令。对于写入操作，主机器件可以使用逻辑块地址(LBA)引用存储在存储器器件中的数据的位置，所述逻辑块地址映射到存储数据的存储器器件的存储器页的物理地址。由于数据的物理地址可以改变(例如，当通过将已更新数据写入到不同页而更新数据时)，一些存储器器件维护一或多个逻辑到物理(L2P)表，所述一或多个L2P表将由主机器件生成的LBA映射到存储器器件中的页的对应物理地址。以此方式，即使数据已经被移动到存储器器件的不同物理地址，主机器件也可以使用相同的LBA请求从存储器器件读取数据。

在一些情况下，L2P表中的每个条目可以含有指向存储在存储器器件中的数据的页的单个物理地址。由于L2P条目可以在数据被写入、覆盖、移动等时频繁地更新，所以L2P表通常存储在DRAM或与闪速存储器(支持相对较快的读取和写入)相关联的其它存储器组件中。

然而，对于存储器容量大的存储器器件而言，L2P表可能太大而本身无法在存储器器件上存储。此外，一些存储器件(如通用闪速存储(UFS)器件)可能缺乏用于存储和更新L2P表的片上DRAM。因此，一些存储器器件可以使用驻留在主机器件上的存储器(例如，主机DRAM)来存储L2P映射表，而非在本地存储此类表。在此类情况下，在读取操作期间，主机器件可以生成LBA并在L2P表中查找对应的物理地址，然后在到存储器器件的读取命令中包含物理地址(例如，而非是存储器器件基于来自主机器件的命令中所接收的LBA查找物理地址)。

在一些情况下，L2P表中的每个条目可以包含指向存储器的单个页的单个物理地址。因此，读取多于一页的数据可能使用对L2P表的多次存取来检索多个物理地址，从而潜在地增加了读取等待时间。在一些情况下，主机器件可以读取多页逻辑连续数据——即，针对连续LBA存储的数据(但不一定是在连续的物理地址处)。例如，对手机数据使用的分析表明，大约50％的随机读取流量由单页读取组成，其余50％由多页读取组成。

如本文所描述的，为了减少与读取多页数据相关联的等待时间，存储器器件可以将对应于多个连续LBA的多个物理地址编码(例如，打包、存储)到L2P表的单个条目中。主机可以基于条目的第一LBA检索L2P表的此条目，并且可以在发送给存储器器件的单个读取命令中包含单个条目的多个物理地址(可以是非连续物理地址)。主机器件还可以在读取命令中包含数据传送大小(例如，将从存储器器件读取的页或字节的数量)的指示，以向存储器器件指示有多少个物理地址被包含在读取命令中。存储器器件可以基于接收到读取命令而从多个物理地址读取数据并将数据传输到主机器件。

为了能够存取L2P表中的每个单独LBA和对应的物理地址，在一些情况下，存储器器件可以在生成L2P表时在L2P表的单独条目中重复物理地址。例如，L2P表的第一条目可以包含对应于LBA 1的第一物理地址和对应于LBA 2的第二物理地址。L2P表的第二条目可以包含(例如，重复)对应于LBA 2的第二物理地址和对应于LBA 3的第三物理地址。以此方式，主机器件可能能够单独存取每个LBA，同时还能够从单个条目中检索两个(或两个以上)物理地址。在一些情况下，此L2P表还可以包含含有单个物理地址的L2P条目，从而维持与早期系统的向后兼容性。

首先在如参考图1和2所描述的存储器器件和NAND电路的上下文中描述了本公开的特征。本公开的特征在如参考图3-5所描述的系统、双重编码的L2P表的条目集和用于生成双重编码的L2P表的算法的上下文中作了进一步描述。通过如参考图6-8所描述的与用于L2P映射的双重地址编码有关的装置图和流程图进一步展示了本公开的这些特征和其它特征，并且参考所述装置图和流程图进一步描述了本公开的这些特征和其它特征。

图1展示了根据如本文所公开的实例的存储器管芯100的实例。在一些情况下，存储器管芯100可以被称为通用闪速存储(UFS)器件、固态存储器件、托管存储器器件、存储器芯片或电子存储器装置。存储器管芯100可以包含一或多个存储器单元，如存储器单元105-a和存储器单元105-b(其它存储器单元未标记)。存储器单元105可以是例如闪速存储器单元(如图1中示出的存储器单元105-a的放大图中所描绘的)、DRAM存储器单元、FeRAM存储器单元、PCM存储器单元或另一种类型的存储器单元。

可以对每个存储器单元105进行编程以存储表示一或多个信息位的逻辑状态。不同的存储器单元架构可以以不同的方式存储逻辑状态。在FeRAM架构中，例如，每个存储器单元105可以包含电容器，所述电容器包含用于存储表示可编程状态的电荷和/或极化的铁电材料。在DRAM架构中，每个存储器单元105可以包含电容器，所述电容器包含用于存储表示可编程状态的电荷的介电材料(例如，绝缘体)。在闪速存储器架构中，每个存储器单元105可以包含晶体管，所述晶体管具有用于存储表示逻辑状态的电荷的浮置栅极和/或介电材料。例如，存储器单元105-a的放大图是包含可以用于存储逻辑状态的晶体管110(例如，金属氧化物半导体(MOS)晶体管)的闪速存储器单元。晶体管110具有控制栅极115并且可以包含夹在介电材料125之间的浮置栅极120。晶体管110包含第一节点130(例如，源极或漏极)和第二节点135(例如，漏极或源极)。可以通过在浮置栅极120上放置(例如，写入、存储)一定数量的电子(例如，电荷)来将逻辑状态存储在晶体管110中。待存储在浮置栅极120上的电荷量可以取决于待存储的逻辑状态。存储在浮置栅极120上的电荷可以影响晶体管110的阈值电压，从而影响晶体管110激活时可以流过晶体管110的电流量。存储在晶体管110中的逻辑状态可以通过对控制栅极115(例如，在控制节点140处)施加电压以激活晶体管110并测量(例如，检测、读出)在第一节点130与第二节点135之间流动的最终电流量来读取。

例如，读出组件170可以基于来自存储器单元的电流的存在或不存在，或基于电流是高于还是低于阈值电流来确定存储在闪速存储器单元上的逻辑状态。类似地，闪速存储器单元可以通过对存储器单元施加电压(例如，高于阈值的电压或低于阈值的电压)以将表示可能的逻辑状态之一的电荷存储(或不存储)在浮置栅极上来写入。

电荷俘获闪速存储器单元可以以类似于浮置栅极闪速存储器单元的操作方式的方式操作，但电荷俘获闪速存储器单元并非(或除了)将电荷存储在浮置栅极120上，其可以将表示状态的电荷存储在控制栅极115之下的介电材料中。因此，电荷俘获闪速存储器单元可以或可以不包含浮置栅极120。

在一些实例中，每行存储器单元105连接到字线160，并且每列存储器单元105连接到数位线165。因此，一个存储器单元105可以位于字线160与数位线165的交叉点处。此交叉点可以被称为存储器单元的地址。数位线有时被称为位线。在一些情况下，字线160和数位线165可以基本上相互垂直，并且可以创建存储器单元105的阵列(例如，在存储器阵列中)。在一些情况下，字线160和数位线165可以一般地被称为存取线或选择线。

在一些情况下，存储器管芯100可以包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列彼此堆叠形成。与2D阵列相比，这可以增加可以在单个管芯或衬底上放置或创建的存储器单元的数量，这进而可以降低生产成本或提高存储器阵列的性能或两者。在图1的实例中，存储器管芯100包含多个层级的存储器阵列。在一些实例中，层级可以由电绝缘材料隔开。每个层级都可以被对齐或定位成使得存储器单元105可以跨每个层级彼此对齐(精确地、重叠或大致)，从而形成存储器单元堆叠175。在一些情况下，存储器单元堆叠175可以被称为存储器单元串，所述存储器单元串参考图3进行了更详细地讨论。

可以通过行解码器145和列解码器150来控制对存储器单元105的存取。例如，行解码器145可以从存储器控制器155接收行地址，并且基于接收到的行地址激活适当的字线160。类似地，列解码器150可以从存储器控制器155接收列地址，并且激活适当的数位线165。因此，通过激活一个字线160和一个数位线165，可以对一个存储器单元105进行存取。

在存取后，存储器单元105可以由读出组件170读取或读出。例如，读出组件170可以被配置成基于通过对存储器单元105进行存取生成的信号来确定存储器单元105的所存储逻辑状态。信号可以包含电压或电流或两者，并且读出组件170可以包含电压读出放大器、电流读出放大器或两者。例如，可以(使用对应的字线160和/或数位线165)对存储器单元105施加电流或电压，并且所产生的电流或电压在数位线165上的量值可以取决于由存储器单元105存储的逻辑状态。例如，对于闪速存储器单元而言，存储在存储器单元105中的晶体管的浮置栅极上或绝缘层中的电荷量可以影响晶体管的阈值电压，从而影响在对存储器单元105进行存取时流过存储器单元105中的晶体管的电流量。此类电流差异可以用于确定存储在存储器单元105上的逻辑状态。

读出组件170可以包含各种晶体管或放大器，以便在数位线165上检测并放大信号(例如，电流或电压)。存储器单元105的检测到的逻辑状态然后可以经由输入/输出块180输出。在一些情况下，读出组件170可以是列解码器150或行解码器145的一部分，或者读出组件170可以以其它方式连接到列解码器150或行解码器145，或与所述列解码器或行解码器进行电子通信。

可以通过以类似方式激活相关字线160和数位线165来对存储器单元105进行设置或写入，以使逻辑状态(例如，表示一或多个信息位)能够存储在存储器单元105中。列解码器150或行解码器145可以例如从输入/输出块180接受将写入存储器单元105的数据。如先前所讨论的，在闪速存储器(如用于NAND和3D NAND存储器器件的闪速存储器)的情况下，存储器单元105可以通过将电子存储在浮置栅极或绝缘层中来写入。

存储器控制器155可以通过各种组件，例如行解码器145、列解码器150和读出组件170来控制存储器单元105的操作(例如，读取、写入、重写、刷新、验证、擦除)。在一些情况下，行解码器145、列解码器150和读出组件170中的一或多个可以与存储器控制器155共同定位。存储器控制器155可以生成行地址信号和列地址信号，以激活期望的字线160和数位线165。存储器控制器155还可以生成并控制在存储器管芯100的操作期间使用的各种电压或电流。

在一些情况下，存储器控制器155或存储器管芯100的另一种电子组件可以构建(例如，建立、生成和/或维持)用于将由主机器件生成的LBA映射到存储器管芯100中的物理地址(例如，存储器管芯100中的对应于LBA的物理页的地址)的一或多个L2P表。存储器管芯100可以将此类L2P表传输到主机器件，并且主机器件可以存储L2P表，以用于读取操作的后续查找存取。

在一些情况下，存储器管芯100可以从主机器件中接收包含一或多个物理地址和数据传送长度的指示的读取命令。存储器管芯100可以从读取命令中提取物理地址，并且可以基于读取命令从多个物理地址中检索数据。存储器管芯100可以将检索到的数据传输到主机器件。

图2展示了根据本公开的实例的支持用于逻辑到物理映射的双重地址编码的NAND电路200的实例。NAND电路200可以是存储器器件(如存储器管芯100)的一部分的实例。尽管图2中包含的一些元件用附图标记进行了标记，但是未对其它对应的元件进行标记，但所述其它对应的元件是相同的或者将被理解为是类似的，以增加所描绘特征的可见性和清晰度。

NAND电路200包含以NAND配置连接的多个闪速存储器单元205(其可以是例如，如参考图1所描述的闪速存储器单元)。在NAND存储器配置(称为NAND存储器)中，多个闪速存储器单元205彼此串联连接，以形成存储器单元205的串210，其中串210中每个闪速存储器单元205的漏极与串中另一个闪速存储器单元205的源极耦接。在一些情况下，以NAND配置连接以形成NAND存储器的闪速存储器单元可以被称为NAND存储器单元。

存储器单元205的每个串210可以与由串210中的存储器单元205共享的对应数位线215(例如，数位线215-a、215-b)相关联。串210中的每个存储器单元205可以与单独的字线230(例如，字线230-a、230-i、230-n)相关联，使得字线230的数量可以等于串210中的存储器单元205的数量。

NAND存储器可以分层组织为包含多个存储器单元205的串210、包含连接到相同字线230的存储器单元205(例如，来自多个串210的存储器单元205)的页255，以及包含多个页255的块260。NAND存储器单元可以在其可能被重写之前被擦除。在一些情况下，NAND存储器可以在页层级的粒度上写入和读取(例如，通过激活对应的字线230)，但是在页层级的粒度上可能不可擦除。在一些情况下，相反，NAND存储器可以在更高层级的粒度上(如在块层级的粒度上)可擦除。不同的存储器器件可以具有不同的读取/写入/擦除特性。

NAND电路200中的存储器单元205的每个串210在串210的一个端部处与漏极选择栅极器件(SGD)晶体管220耦接，并且在串210的另一端部处与源极选择栅极器件(SGS)晶体管235耦接。SGD晶体管220和SGS晶体管235可以用于通过分别在SGD晶体管220的栅极245处和/或在SGS晶体管235的栅极240处施加电压来将存储器单元205的串210耦接到数位线215和/或耦接到源极节点250(例如，源极节点250-a、250-b)。

在NAND存储器操作期间，可以施加与源极节点250、与源极节点250相关联的SGS晶体管235的栅极240、字线230、漏极节点225、与漏极节点225相关联的SGD晶体管220的栅极245以及数位线215相关联的各个电压水平来对串210中的至少一些NAND存储器单元执行一或多种操作(例如，编程、擦除或读取)。

在一些情况下，在读取操作期间，可以对连接到漏极节点225的数位线215施加正电压，而源极节点250可以连接到接地或虚拟接地(例如，大约0V)。例如，施加到漏极节点225的电压可以为1V。同时，可以将施加到栅极245和240的电压增加到高于与源极节点250相关联的一或多个SGS 235和与漏极节点225相关联的一或多个SGD 220的阈值电压，使得与串210相关联的通道可以与漏极节点225和源极节点250电连接。通道可以是通过串210中的存储器单元205(例如，通过存储器单元205中的晶体管)的电路径，所述电路径在某些操作条件下可以传导电流。

同时，除被选择的字线外的多个字线230(例如，字线230-a、230-i、230-n，或者在一些情况下所有字线230)(即，与串210中的未被选择的单元相关联的字线)可以连接到高于串210中的存储器单元的最高阈值电压(VT)的电压(例如，VREAD)。VREAD可以使串210中的未被选择的存储器单元中的一些或所有存储器单元“接通”，使得每个未被选择的存储器单元都可以在与其相关联的通道中维持高导电性。在一些实例中，与被选择的单元相关联的字线230可以连接到电压VTarget。VTarget可以以已擦除存储器单元的VT与串210中已编程存储器单元的VT之间的值被选择。当被选择的存储器单元展示出已擦除的VT(例如，VTarget＞被选择的存储器单元的VT)时，被选择的存储器单元205可以响应于VTarget的施加而“接通”并且从而使电流在串210的通道中从数位线215流动到源极250。当被选择的存储器单元展示出已编程的VT(例如，因此VTarget＜被选择的存储器单元的VT)时，被选择的存储器单元可以响应于VTarget而“关断”并且从而禁止电流在串210的通道中从数位线215流动到源极250。电流流动的量(或缺乏电流流动)可以由如参考图1所描述的读出组件170读出，以读取串210内被选择的存储器单元205中所存储的信息。

图3是根据本公开的实例的支持用于逻辑到物理映射的双重地址编码的系统300的实例。系统300包含主机器件305，所述主机器件与存储器器件310耦接。

存储器器件310可以是存储器件、存储器模块或存储器件和存储器模块的混合体。存储器件的实例包含固态驱动器(SSD)、闪存驱动器、通用串行总线(USB)闪存驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用闪速存储(UFS)驱动器和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)和非易失性双列直插式存储器模块(NVDIMM)。

主机器件305可以使用存储器器件310以将数据存储在存储器阵列330中并从存储器阵列330中读取数据。主机器件305可以是计算器件，如台式计算机、膝上型计算机、网络服务器、移动器件、运载工具(例如，飞机、无人机、火车、汽车或其它交通工具)、具备物联网(IoT)功能的器件、嵌入式计算机(例如，包含在运载工具、工业设备或联网商用器件中的计算机)或包含存储器和处理器件的此计算器件。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接的SCSI(SAS)等。

存储器器件310可以包含存储器器件控制器325和用于存储数据的一或多个存储器管芯330。在一些实例中，存储器器件控制器325可以包含在与存储器管芯330分离(例如，不同)的控制器管芯中，并且可以与存储器管芯330一起封装在单个封装中(例如，含有存储器器件310的封装)。

存储器管芯330可以是参考图1所描述的存储器管芯100的实例，并且可以包含例如NAND存储器阵列或用于针对主机器件305进行数据读取和写入的其它类型的存储器阵列。

在一些实例中，存储器器件310中的每个存储器管芯330可以包含本地存储器控制器，所述本地存储器控制器可以负责在读取操作、写入操作、验证操作、擦除操作或可以对存储器管芯330的存储器阵列执行的其它操作期间组织较低层级的操作(如激活行驱动程序和列驱动程序)，如参考图1的存储器控制器155所描述的。

在一些实例中，存储器器件控制器325可以与相应存储器管芯330的本地存储器控制器(例如，存储器控制器155)中的每个本地存储器控制器通信以引导存储器管芯330执行存储器操作。存储器器件控制器325还可以处理存储器器件310的一些较高层级的操作，如垃圾收集或其它操作。在一些实例中，如本文所使用的术语“控制器”可以指存储器器件控制器325、本地存储器控制器155或其组合。

在一些情况下，存储器器件310还可以包含静态随机存取存储器(SRAM)存储器340或可以由存储器器件310用于例如内部存储或计算的其它类型的存储器。对SRAM存储器340的存取可以比对存储器管芯330中的存储器阵列(例如，NAND存储器阵列)的存取快，并且因此理想的是使用SRAM存储器340来存储和更新L2P表。在一些实例中，然而，SRAM存储器340可以与存储器器件控制器325集成在单个管芯上，这可能会限制SRAM存储器340的大小(例如，由于成本或与存储器器件控制器325相关联的其它限制因素)。因此，在一些实例中，SRAM存储器340的大小可能小于存储器器件310使用的L2P表的大小，并且可能因此不足以存储L2P映射信息。因此，在一些实例中，存储器器件310可以生成L2P映射表并将其传输到主机器件305进行存储，而不是将L2P表本地存储在存储器管芯330上。如参考图5更详细地描述的，在一些实例中，SRAM存储器340可以由存储器器件310用于建立一或多个L2P表，所述一或多个L2P表可以传输到主机器件305进行存储。

主机器件305包含主机控制器接口320。主机控制器接口320可以提供用于在主机器件305与存储器器件310之间传递控制、地址、数据和其它信号的接口。主机器件305可以使用主机控制器接口320将存储器存取命令(如读取或写入命令)传输到存储器器件310。

存储器器件控制器325可以经由主机控制器接口320从主机器件305接收信号，并且可以响应于接收到此类信号使存储器器件310执行某些操作。例如，存储器器件控制器325可以从主机器件305接收读取或写入命令，并且作为响应，可以使存储器器件310基于接收到的命令读取数据或将数据写入到存储器管芯330。

主机器件305包含主机存储器315，所述主机存储器可以包含一或多种类型的易失性或非易失性存储器。例如，主机存储器315可以包含SRAM、DRAM、闪存或其它类型的存储器。

在一些实例中，存储器器件310可以建立和维护用于将由主机器件305生成的LBA映射到存储器管芯330的物理地址(例如，页地址)的一或多个条目集(例如，L2P查找表)。此类条目集可以基于从主机器件305中接收到包含用于写入数据的LBA的一或多个写入命令而生成。L2P表中的每个条目都可以包含与一或多个写入命令中的一或多个LBA相对应的一或多个物理地址。在一些情况下，存储器器件310可以将此类条目集传输到主机器件305，使得条目集(L2P表)存储在主机存储器315中。例如，存储器器件控制器325可以将此类条目集传输到主机器件305(例如，经由主机控制器接口320)。

存储器器件310可以包含用于建立条目集的加速器345。在一些情况下，加速器345中的一些或所有加速器可以是被配置成在存储器器件310中执行专用功能的硬件加速器。在一些情况下，加速器345中的一些或所有加速器可以以硬件、软件、固件或其组合的形式实施，所述硬件、软件、固件或其组合由存储器器件控制器325或由存储器管芯330的本地存储器控制器或由存储器器件310的另一种组件或由这些的某种组合来执行。

在一些实例中，条目集中的条目可以通过LBA索引按顺序排序。即，条目集中的第一条目可以对应于LBA 0，条目集中的第二(连续的)条目可以对应于LBA 1，第三条目可以对应于LBA 2，以此类推。在一些实例中，存储器器件310可以将两个或两个以上物理地址(例如，对应于两个或两个以上连续的LBA)编码(例如，打包、存储)到条目集的单个条目中。例如，如果存储器器件310从主机器件305中接收到多个指定连续的(例如，具有数值连续、邻近的索引的LBA)LBA的写入命令，则存储器器件310可以确定(例如，选择、标识)将写入数据的多个对应的物理地址，并且可以在条目集中存储含有所述多个物理地址的单个条目。

当主机器件305从存储器器件310中读取数据时，主机器件305可以标识待读取数据的一或多个LBA，并且可以在驻留在主机存储器315中的条目集中查找对应的物理地址。主机器件305可以基于在条目集中查找条目而将包含一或多个物理地址、LBA和数据传送长度的指示的读取命令传输到存储器器件310(例如，无论读取操作时4kB读取还是8kB读取)。然后，存储器器件310可以在读取命令中指定的一或多个物理地址处检索数据，并将检索到的数据传输到主机器件305。例如，主机器件305可以传输读取命令，所述读取命令包含对应于第一LBA的第一物理地址和对应于第二(连续)LBA的第二物理地址。读取命令可以包含数据传送长度为二(例如，两页)的指示；例如，读取命令包含针对两页的数据传送长度的两个物理地址的指示。存储器器件310可以从第一物理地址检索数据的第一部分，并且从第二物理地址检索数据的第二部分，并将数据的第一部分和数据的第二部分传输到主机器件305。数据的第一部分和数据的第二部分的组合长度可以与所指示的数据传送长度相关联(例如，等于或对应于所述所指示的数据传送长度)。例如，如果所指示的数据传送长度为二，则数据的第一部分和数据的第二部分的组合长度可以为两页(例如，8kB，对于具有4kB页的存储器器件)。

图4展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的条目集400的实例。条目集400可以表示由存储器器件(如存储器器件310)生成的用于将LBA映射到物理地址的L2P表。在一些情况下，条目集400可以由存储器器件生成、传输到如参考图3所描述的主机器件305等主机器件，并存储在驻留在主机器件上的存储器中。

在一些情况下，存储器器件可以基于从主机器件中接收到指定用于将数据写入到存储器器件的多个连续LBA(例如，LBA 1、LBA 2、LBA 3等)的多个写入命令而生成条目集400。基于接收到写入命令，存储器器件可以选择用于写入数据的物理地址、将数据写入到物理地址并在条目集400中生成将由主机器件生成的LBA映射到写入数据的对应物理地址的一或多个条目。条目集400中的条目可以由LBA的索引排序；例如，与LBA 0相关联的第一条目、与LBA 1相关联的第二条目等。对应于LBA并存储在条目集400中的物理地址可以是不连续的。在一些情况下，存储器器件可以包含用于更高效地建立条目集400的加速器，如参考图5所描述的。

在一些情况下，条目集400中的每个条目消耗八(8)个字节，并且可以将每个LBA映射到存储器器件上的物理地址页。存储器页可以是例如4kB的存储器、8kB或其它大小。对于4kB页，可以使用包含1024个条目的条目集(如条目集400)将LBA映射到最多4MB存储器的物理地址。在一些情况下，基于每个条目的第一部分的LBA索引可以(例如，由主机器件)对条目集400中的每个条目进行存取。

条目集400包含第一条目410和第二条目415以及其它条目。第一条目410包含第一部分410-a和第二部分410-b，所述第一部分包含对应于LBA 0的第一物理地址，所述第二部分包含对应于LBA 1的第二物理地址。如先前所提出的，第一物理地址和第二物理地址可以是不连续的，但在一些情况下可以是连续的。

第二条目415包含第一部分415-a和第二部分415-b，所述第一部分包含对应于LBA1的第二物理地址，所述第二部分包含对应于LBA 2的第三物理地址。因此，对应于LBA1的物理地址在第二部分410-b和第一部分415-a中重复。更广义上来说，对应于LBA1-1023的物理地址跨条目重复以能够基于条目的第一部分的LBA索引单独检索每个物理地址。

在一些情况下，条目集400可以包含含有单个物理地址的条目。例如，条目集400中的最终条目420可以包含单个物理地址，并且条目集400中可以有包含单个物理地址的其它条目。

在一些情况下，条目集中的条目可以对另外的信息(例如，除了一或多个物理地址以外)进行编码。例如，条目可以包含一或多个物理地址的数据验证信息。例如，当存储器器件生成条目集时，存储器器件可以为一或多个物理地址确定错误检测值(例如，校验和或异或(XOR)值)，并将错误检测值存储在具有一或多个物理地址的条目中。

尽管条目集400将每个条目(例如，条目410、415)描绘为包含两个物理地址(对应于两个连续的LBA)，但在一些情况下，条目集可以包含三个或三个以上物理地址(对应于三个或三个以上连续的LBA)。

此外，尽管条目集400包含1024个八字节的条目(各自分成两个四字节的部分)，但其它数量的条目、条目长度和/或部分长度都可以在不偏离本公开范围的情况下使用。

图4中所描绘的条目集400的实施可以使主机器件能够基于从条目集400中检索单个条目来针对多个LBA读取数据，从而减少与读取多个数据块相关联的开销和等待时间。

例如，如果主机器件旨在读取对应于LBA 1和LBA 2的数据，则主机器件可以检索第二条目415。主机器件可以在读取命令中包含两个物理地址(例如，第一部分415-a中的第一物理地址和第二部分415-b中的第二物理地址)，以及第一LBA(LBA1)。主机器件还可以在读取命令中包含数据传送长度为2(对应于在两个物理地址处读取数据)的指示。例如，4kB的读取操作可以对应于读取与逻辑块地址相关联的单个物理地址，而8kB的读取操作可以对应于读取与逻辑块地址相关联的两个物理地址。

存储器器件可以接收读取命令，并且可以提取第一物理地址(例如，在第一部分415-a中)、第二物理地址(例如，在第二部分415-b中)以及数据传送长度为2的指示。存储器器件可以基于读取命令和数据传送长度的指示检索存储在第一物理地址处的数据的第一部分和存储在第二物理地址处的数据的第二部分，并且可以将数据的第一部分和数据的第二部分传输到主机器件。

图5展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的过程500的实例。过程500可以用于通过在单个L2P条目中编码多个物理地址来高效地建立用于将LBA映射到物理地址的条目集(如条目集400)。即，过程500可以用于将每条目具有一个物理地址的L2P表转换成每条目具有两个物理地址的L2P表，如图4中所描绘的。

在一些情况下，过程500可以使用硬连线硬件加速器(如图3中所描绘的加速器345)来实施。在一些情况下，过程500可以使用固件或软件来实施。在下文的描述中，过程500被描述为由加速器实施；此描述不应被理解为限制性的。

在505处，存储器器件的加速器(如加速器345)可以开始建立条目集(例如，L2P表)，所述条目集将多个物理地址编码在条目集中的一或多个条目中，以将由主机器件生成的LBA映射到存储器器件的物理地址。

在510处，加速器可以将第一指针初始化到第一值，其中第一指针指向源存储器区域的位置。加速器可以将第二指针初始化到第一值，其中第二指针指向目标存储器区域的位置。在一些情况下，源存储器区域可以含有先前生成的每个条目中具有单个物理地址的L2P表。源存储器区域可以包含存储器器件上的SRAM存储器的一个区(如SRAM 340的一个区)，并且目标存储器区域可以包含存储器器件上的SRAM存储器的另一个区(如SRAM 340的另一个区)。

在515处，加速器可以读取第一指针S的值(例如，第一物理地址)，并将此值保存在条目集的第一条目的第一部分(P0)中，如参考图4所描述的第一部分410-a。加速器可以如通过使第一指针S增值而将第一指针S的值从第一值增加到第二值。

在520处，加速器可以读取第一指针S的(增值后的)值(例如，第二物理地址)，并将此值保存在条目集的条目的第二部分(P1)中，如参考图4所描述的第二部分410-b。加速器可以再次使第一指针S增值。

在525处，加速器可以将第一条目的第一部分(P0)的值写入在由第二指针T所指示的目标存储器中的存储器位置处。加速器可以如通过使第二指针T增值而将第二指针T的值从第一值增加到第二值。

在530处，加速器可以将第一条目的第二部分(P1)的值写入在由(增值后的)第二指针T所指示的目标存储器中的存储器位置处。加速器可以再次使第二指针T增值。

在535处，加速器可以确定存储在源存储器中的条目中的一些条目还是所有条目都已经被读取到P0或P1中；例如，原始的L2P表是否已经充分转换成双重编码的L2P表。

响应于确定条目中的所有条目都已经被读取到P0或P1中，在540处，加速器可以停止处理。在一些情况下，加速器可以基于创建的条目数量满足某个阈值而停止处理。存储器器件然后可以将双重编码的条目集传输到主机器件，以便存储在主机器件上的存储器中。

响应于确定条目中的一些或所有条目尚未被读取到P0或P1中，在545处，加速器可以将条目的第二部分(P1)的值写入到下一个条目的第一部分(P0)(例如，在L2P表的下一个条目的第一部分中重复物理地址)并且继续到源存储器表的下一个条目。在一些情况下，加速器可以基于创建的条目数量不满足某个阈值而继续处理。

图6示出了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的存储器器件605的框图600。存储器器件605可以是如参考图1到5所描述的存储器器件的各方面的实例。存储器器件605可以包含命令接收组件610、数据传输组件615、数据写入组件620、条目生成组件625、LBA标识组件630、表传输组件635和数据读取组件640。这些模块中的每个模块可以(例如，经由一或多个总线)彼此直接或间接通信。

命令接收组件610可以从主机器件接收读取命令，所述读取命令包含存储器器件的对应于由主机器件生成的第一逻辑块地址的第一物理地址以及存储器器件的对应于由主机器件生成的第二逻辑块地址的第二物理地址。在一些情况下，读取命令包含数据传送长度的指示，并且其中第一页数据和第二页数据的组合长度与数据传送长度相关联。在一些情况下，第一物理地址和第二物理地址包含在读取命令的8个字节内。在一些情况下，读取命令包含第一逻辑块地址。在一些情况下，第一逻辑块地址和第二逻辑块地址是连续的逻辑块地址。在一些情况下，第一物理地址和第二物理地址是非连续的物理地址。

在一些实例中，命令接收组件610可以在接收读取命令前在存储器器件处从主机器件接收包含第一逻辑块地址的写入命令，其中写入命令与将第一页数据写入到存储器器件相关联。

数据传输组件615可以基于对第一页数据和第二页数据进行检索而将第一页数据和第二页数据传输到主机器件。

数据传输组件615可以在接收读取命令前向主机器件传输将逻辑块地址集映射到对应的物理地址集的条目集，其中条目集中的第一条目包含第一物理地址和第二物理地址，并且第二条目包含第二物理地址和与第三逻辑块地址相关联的第三物理地址。

条目生成组件625可以存储条目集的第一条目，所述第一条目包含第一物理地址和第二物理地址，所述第一条目用于将第一逻辑块地址映射到第一物理地址和第二物理地址。在一些情况下，条目集的每个条目的长度为8字节。

在一些实例中，条目生成组件625可以存储条目集的第二条目，所述第二条目包含第二物理地址和与第三逻辑块地址相关联的第三物理地址，所述第二条目用于将第二逻辑块地址映射到第二物理地址和第三物理地址。在一些实例中，条目生成组件625可以基于在第一物理地址处将第一页数据写入到存储器器件和在第二物理地址处将第二页数据写入到存储器器件而将条目集中的第一条目存储在存储器器件处。

在一些实例中，条目生成组件625可以基于第一指针的值从第一存储器区域中检索第一物理地址。在一些实例中，条目生成组件625可以将第一物理地址存储在第一条目的第一部分中。

在一些实例中，条目生成组件625可以将第一指针的值增加到第一指针的第二值。在一些实例中，条目生成组件625可以基于第一指针的第二值从第一存储器区域中检索第二物理地址。在一些实例中，条目生成组件625可以将第二物理地址存储在第一条目的第二部分中。

在一些实例中，条目生成组件625可以基于第二指针的第一值将第一物理地址存储在第二存储器区域。在一些实例中，条目生成组件625可以将第二指针的第一值增加到第二指针的第二值。

在一些实例中，条目生成组件625可以基于第二指针的第二值将第二物理地址存储在第二存储器区域中，其中存储第二条目包含将第二物理地址存储在第二条目的第一部分中。在一些实例中，条目生成组件625可以确定与第一物理地址和第二物理地址相关联的错误检测值，其中第一条目包含错误检测值。

LBA标识组件630可以标识与存储器器件的第一物理地址相关联的第一逻辑块地址。在一些实例中，LBA标识组件630可以标识与存储器器件的第二物理地址相关联的第二逻辑块地址。

表传输组件635可以将条目集传输到主机器件。

数据写入组件620可以基于写入命令在与第一逻辑块地址相关联的第一物理地址处将第一页数据写入到存储器器件。在一些实例中，数据写入组件620可以基于第二写入命令在第二物理地址处将第二页数据写入到存储器器件。

数据读取组件640可以从存储器器件的第一物理地址检索第一页数据，并且从存储器器件的第二物理地址检索第二页数据。

图7示出了流程图，所述流程图展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的一或多种方法700。方法700的操作可以由如本文所描述的存储器器件或其组件实施。例如，方法700的操作可以由如参考图1到6所描述的存储器器件执行。在一些实例中，存储器器件可以执行指令集来控制存储器器件的功能元件执行所描述的功能。另外地或可替代地，存储器器件可以使用专用硬件执行所描述的功能的各方面。

在705处，存储器器件可以从主机器件接收读取命令，所述读取命令包含存储器器件的对应于由主机器件生成的第一逻辑块地址的第一物理地址以及存储器器件的对应于由主机器件生成的第二逻辑块地址的第二物理地址。705的操作可以根据本文所描述的方法来执行。在一些实例中，705的操作的各方面可以由如参考图6所描述的命令接收组件来执行。

在710处，存储器器件可以从存储器器件的第一物理地址检索第一页数据，并且从存储器器件的第二物理地址检索第二页数据。710的操作可以根据本文所描述的方法来执行。在一些实例中，710的操作的各方面可以由如参考图6所描述的数据读取组件来执行。

在715处，存储器器件可以基于对第一页数据和第二页数据进行检索而将第一页数据和第二页数据传输到主机器件。715的操作可以根据本文所描述的方法来执行。在一些实例中，715的操作的各方面可以由如参考图6所描述的数据传输组件来执行。

在一些实例中，如本文所描述的装置可以执行一或多种方法，如方法700。所述装置可以包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：用于从主机器件接收读取命令，所述读取命令包含存储器器件的对应于由主机器件生成的第一逻辑块地址的第一物理地址和存储器器件的对应于由主机器件生成的第二逻辑块地址的第二物理地址；从存储器器件的第一物理地址检索第一页数据并从存储器器件的第二物理地址检索第二页数据；以及基于对第一页数据和第二页数据进行检索而将第一页数据和第二页数据传输到主机器件。

在本文所描述的方法700和装置的一些实例中，读取命令包含数据传送长度的指示，并且第一页数据和第二页数据的组合长度可以与数据传送长度相关联。

本文所描述的方法700和装置的一些实例可以进一步包含用于在接收读取命令前向主机器件传输将逻辑块地址集映射到对应的物理地址集的条目集的操作、特征、构件或指令，其中条目集中的第一条目包含第一物理地址和第二物理地址，并且第二条目包含第二物理地址和与第三逻辑块地址相关联的第三物理地址。

在本文所描述的方法700和装置的一些实例中，条目集中的每个条目可以具有8字节的长度。

本文所描述的方法700和装置的一些实例可以进一步包含用于以下的操作、特征、构件或指令：在接收读取命令前在存储器器件处从主机器件接收包含第一逻辑块地址的写入命令，其中写入命令可以与将第一页数据写入到存储器器件相关联；以及基于写入命令在与第一逻辑块地址相关联的第一物理地址处将第一页数据写入到存储器器件。

本文所描述的方法700和装置的一些实例可以进一步包含用于以下的操作、特征、构件或指令：基于在第一物理地址处将第一页数据写入到存储器器件和在第二物理地址处将第二页数据写入到存储器器件而将条目集中的第一条目存储在存储器器件处。

在本文所描述的方法700和装置的一些实例中，第一物理地址和第二物理地址可以包含在读取命令的8个字节内。

在本文所描述的方法700和装置的一些实例中，读取命令包含第一逻辑块地址。

在本文所描述的方法700和装置的一些实例中，第一逻辑块地址和第二逻辑块地址可以是连续的逻辑块地址。

在本文所描述的方法700和装置的一些实例中，第一物理地址和第二物理地址可以是非连续的物理地址。

图8示出了流程图，所述流程图展示了根据本文所公开实例的支持用于逻辑到物理映射的双重地址编码的一或多种方法800。方法800的操作可以由如本文所描述的存储器器件或其组件实施。例如，方法800的操作可以由如参照图6所描述的存储器器件执行。在一些实例中，存储器器件可以执行指令集来控制存储器器件的功能元件执行所描述的功能。另外地或可替代地，存储器器件可以使用专用硬件(如硬件加速器)执行所描述的功能的各方面。

在805处，存储器器件可以标识与存储器器件的第一物理地址相关联的第一逻辑块地址。805的操作可以根据本文所描述的方法来执行。在一些实例中，805的操作的各方面可以由如参考图6所描述的LBA标识组件来执行。

在810处，存储器器件可以标识与存储器器件的第二物理地址相关联的第二逻辑块地址。810的操作可以根据本文所描述的方法来执行。在一些实例中，810的操作的各方面可以由如参考图6所描述的LBA标识组件来执行。

在815处，存储器器件可以存储条目集的第一条目，所述第一条目包含第一物理地址和第二物理地址，所述第一条目用于将第一逻辑块地址映射到第一物理地址和第二物理地址。815的操作可以根据本文所描述的方法来执行。在一些实例中，815的操作的各方面可以由如参考图6所描述的条目生成组件来执行。

在820处，存储器器件可以存储条目集的第二条目，所述第二条目包含第二物理地址和与第三逻辑块地址相关联的第三物理地址，所述第二条目用于将第二逻辑块地址映射到第二物理地址和第三物理地址。820的操作可以根据本文所描述的方法来执行。在一些实例中，820的操作的各方面可以由如参考图6所描述的条目生成组件来执行。

在825处，存储器器件可以将条目集传输到主机器件。825的操作可以根据本文所描述的方法来执行。在一些实例中，825的操作的各方面可以由如参考图6所描述的表传输组件来执行。

在一些实例中，如本文所描述的装置可以执行一或多种方法，如方法800。所述装置可以包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：标识与存储器器件的第一物理地址相关联的第一逻辑块地址；标识与存储器器件的第二物理地址相关联的第二逻辑块地址；存储条目集的第一条目，所述第一条目包含第一物理地址和第二物理地址，所述第一条目用于将第一逻辑块地址映射到第一物理地址和第二物理地址；存储条目集的第二条目，所述第二条目包含第二物理地址和与第三逻辑块地址相关联的第三物理地址，所述第二条目用于将第二逻辑块地址映射到第二物理地址和第三物理地址；以及将条目集传输到主机器件。

在本文所描述的方法800和装置的一些实例中，存储第一条目可以包含用于以下的操作、特征、构件或指令：基于第一指针的值从第一存储器区域中检索第一物理地址；将第一物理地址存储在第一条目的第一部分中；将第一指针的值增加到第一指针的第二值；基于第一指针的第二值从第一存储器区域中检索第二物理地址；以及将第二物理地址存储在第一条目的第二部分中。

本文所描述的方法800和装置的一些实例可以进一步包含用于以下的操作、特征、构件或指令：基于第二指针的第一值将第一物理地址存储在第二存储器区域中；将第二指针的第一值增加到第二指针的第二值；以及基于第二指针的第二值将第二物理地址存储在第二存储器区域中，其中存储第二条目包含将第二物理地址存储在第二条目的第一部分中。

在本文所描述的方法800和装置的一些实例中，第一条目的第一部分和第一条目的第二部分各自具有四字节的大小。

本文所描述的方法800和装置的一些实例可以进一步包含用于以下的操作、特征、构件或指令：确定与第一物理地址和第二物理地址相关联的错误检测值，其中第一条目包含错误检测值。

应当注意，本文所描述的方法是可能的实施方案，并且可以重新布置或以其它方式修改操作或步骤，并且其它实施方案是可能的。此外，可以将方法中的两种或两种以上方法的部分组合。

一种存储器器件可以包含存储器单元阵列和与所述存储器单元阵列耦接的控制器。所述控制器可以可操作以使所述存储器器件：从主机器件接收读取命令，所述读取命令具有所述存储器器件的对应于由所述主机器件生成的第一逻辑块地址的第一物理地址以及所述存储器器件的对应于由所述主机器件生成的第二逻辑块地址的第二物理地址；从所述存储器器件的所述第一物理地址检索第一页数据，并且从所述存储器器件的所述第二物理地址检索第二页数据；并且至少部分地基于对所述第一页数据和所述第二页数据进行检索而将所述第一页数据和所述第二页数据传输到所述主机器件。

所述读取命令可以包含数据传送长度的指示。所述第一页数据和所述第二页数据的组合长度可以与所述数据传送长度相关联。

所述控制器可以进一步可操作以使所述存储器器件：在接收所述读取命令前向所述主机器件传输将逻辑块地址集映射到对应的物理地址集的条目集。所述条目集中的第一条目可以包含所述第一物理地址和所述第二物理地址，并且所述条目集的第二条目可以包含所述第二物理地址和对应于第三逻辑块地址的第三物理地址。

所述条目集的每个条目的长度可以为八字节。

所述控制器可以进一步可操作以使所述存储器器件：在传输所述条目集前从所述主机器件接收包含所述第一逻辑块地址的写入命令。所述写入命令可以与将所述第一页数据写入到所述存储器器件相关联。所述控制器可以进一步可操作以使所述存储器器件：至少部分地基于所述写入命令在对应于所述第一逻辑块地址的所述第一物理地址处将所述第一页数据写入到所述存储器器件。

所述控制器可以进一步可操作以使所述存储器器件：至少部分地基于在所述第一物理地址处将所述第一页数据写入到所述存储器器件和在所述第二物理地址处将所述第二页数据写入到所述存储器器件而将所述条目集中的所述第一条目存储在所述存储器器件处。

所述第一物理地址和所述第二物理地址可以包含在所述读取命令的8个字节内。所述读取命令可以包含所述第一逻辑块地址。所述第一逻辑块地址和所述第二逻辑块地址可以是连续的逻辑块地址。所述第一物理地址和所述第二物理地址可以是非连续的物理地址。

一种存储器器件可以包含存储器单元阵列和与所述存储器单元阵列耦接的控制器。所述控制器可以可操作以使所述存储器器件：标识与所述存储器器件的第一物理地址相关联的第一逻辑块地址；标识与所述存储器器件的第二物理地址相关联的第二逻辑块地址；存储条目集的第一条目；存储所述条目集的第二条目；并且将所述条目集传输到主机器件。所述第一条目可以包含所述第一物理地址和所述第二物理地址，所述第一条目用于将所述第一逻辑块地址映射到所述第一物理地址和所述第二物理地址。所述第二条目可以包含所述第二物理地址和与第三逻辑块地址相关联的第三物理地址，所述第二条目用于将所述第二逻辑块地址映射到所述第二物理地址和所述第三物理地址。

所述控制器可以进一步可操作以通过以下存储所述第一条目：至少部分地基于第一指针的值从第一存储器区域检索所述第一物理地址；将所述第一物理地址存储在所述第一条目的第一部分中；将所述第一指针的所述值增加到所述第一指针的第二值；至少部分地基于所述第一指针的所述第二值从所述第一存储器区域检索所述第二物理地址；并且将所述第二物理地址存储在所述第一条目的第二部分中。

所述控制器可以进一步可操作以使所述存储器器件：至少部分地基于第二指针的第一值将所述第一物理地址存储在第二存储器区域中；将所述第二指针的所述第一值增加到所述第二指针的第二值；并且至少部分地基于所述第二指针的所述第二值将所述第二物理地址存储在所述第二存储器区域中。存储所述第二条目可以包含将所述第二物理地址存储在所述第二条目的所述第一部分中。

所述第一条目的所述第一部分和所述第一条目的所述第二部分可以各自具有四字节的大小。

所述控制器可以进一步可操作以确定与所述第一物理地址和所述第二物理地址相关联的错误检测值。所述第一条目可以包含所述错误检测值。

可以使用各种不同的工艺和技术中的任何工艺和技术表示本文所描述的信息和信号。例如，可以贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些附图可以将多个信号展示为单个信号；然而，本领域的普通技术人员将理解的是，信号可以表示信号总线，其中总线可以具有各种位宽。

术语“电子通信”、“导电触点”、“连接”和“耦接”可以指组件之间的支持组件之间的信号流的关系。如果组件之间存在可以在任何时候支持组件之间的信号流的任何导电路径，则认为组件彼此电子通信(或彼此导电接触、连接或耦接)。在任何给定时间，基于包含所连接组件的器件的操作，彼此电子通信(或彼此导电接触或连接或耦接)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或者所连接组件之间的导电路径可以是间接导电路径，所述间接导电路径可以包含中间组件，如开关、晶体管或其它组件。在一些实例中，可以例如使用一或多个中间组件(如开关或晶体管)中断所连接组件之间的信号流一段时间。

术语“耦接”是指从当前不能通过导电路径在组件之间传送信号的组件间开路关系移动到可以通过导电路径在组件之间传送信号的组件间闭路关系的状况。当如控制器等组件将其它组件耦接在一起时，所述组件引起允许信号通过先前不允许信号流动的导电路径在其它组件之间流动的改变。

本文所讨论的包含存储器阵列的器件可以形成于如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶圆。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，如玻璃上硅(SOG)或蓝宝石上硅(SOS)或另一个衬底上的外延半导体材料层。可以通过使用各种化学物质(包含但不限于磷、硼或砷)进行掺杂来控制衬底或衬底的子区域的导电性。可以在衬底的初始形成或生长期间通过离子注入或任何其它掺杂手段来执行掺杂。

本文所讨论的切换组件或晶体管可以表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端器件。端子可以通过导电材料例如金属连接到其它电子元件。源极和漏极可以是导电的并且可以包括重掺杂的例如简并的半导体区域。源极和漏极可以通过轻掺杂的半导体区域或通道分离。如果通道是n型(即，多数载流子是电子)，则FET可以被称为n型FET。如果通道是p型(即，多数载流子是空穴)，则FET可以被称为p型FET。可以通过绝缘栅极氧化物对通道进行封盖。可以通过将电压施加到栅极来控制通道导电性。例如，分别向n型FET或p型FET施加正电压或负电压可以使得通道变得导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“关断”或“去激活”。

本文所阐述的描述结合附图描述了示例配置并且不表示可以在权利要求的范围内实施的或处于权利要求的范围内的所有实例。本文所使用的术语“示范性”意指“充当实例(example、instance)或说明”，而不是“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的具体细节。然而，这些技术可以在没有这些具体细节的情况下实践。在一些实例中，以框图形式示出了众所周知的结构和器件以免模糊所描述实例的概念。

在附图中，类似组件或特征可以具有相同的附图标记。进一步地，可以通过在附图标记之后加上破折号以及区分类似组件的第二附图标记来区分相同类型的各个组件。如果在说明书中仅使用第一附图标记，则描述适用于具有相同第一附图标记的类似组件中的任何组件，而不论第二附图标记如何。

可以使用各种不同的工艺和技术中的任何工艺和技术表示本文所描述的信息和信号。例如，可以贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。

结合本文的公开描述的各种说明性块和模块可以用被设计成执行本文描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，所述处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以被实施为计算器件的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核的一或多个微处理器或者任何其它此类配置)。

本文所描述的功能可以以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可以作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体进行传输。其它实例和实施方案处于本公开和所附权利要求的范围内。例如，由于软件的性质，可以使用由处理器执行的软件、硬件、固件、硬接线或其中任何项的组合实施上述功能。实施功能的特征还可以物理地位于各位置处，包含被分布从而使得功能的各部分在不同的物理位置处实施。并且，如本文(包含在权利要求中)所使用的，如在项目列表(例如，以如“...中的至少一个”或“...中的一或多个”等短语结尾的项目列表)中使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文所使用的，短语“基于”不应解释为对条件闭集的引用。例如，被描述为“基于条件A”的示范性步骤可以在不脱离本公开的范围的情况下基于条件A和条件B两者。换句话说，如本文所使用的，短语“基于”应与短语“至少部分地基于”以相同的方式解释。

计算机可读媒体包含非暂时性计算机存储媒体和包含促进计算机程序从一个地方到另一个地方的传送的任何媒体的通信媒体两者。非暂时性存储媒体可以是可以由通用计算机或专用计算机进行存取的任何可用媒体。通过举例而非限制的方式，非暂时性计算机可读媒体可以包括RAM、ROM、电可擦可编程只读存储器(EEPROM)、压缩盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储器件或者可以用于以指令或数据结构的形式承载或存储期望的程序代码构件并且可以由通用计算机或专用计算机或通用处理器或专用处理器进行存取的任何其它非暂时性媒体。并且，任何连接都被适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或如红外、无线电和微波等无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或如红外、无线电和微波等无线技术包含在媒体的定义中。如本文所使用的，盘和碟包含CD、激光碟、光碟、数字通用碟(DVD)、软盘和蓝光碟，其中盘通常磁性地复制数据，而碟用激光光学地复制数据。上述内容的组合也包含在计算机可读媒体的范围内。

本文的描述被提供以使本领域的技术人员能够制造或使用本公开。对于本领域的技术人员而言，对本公开的各种修改将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文定义的一般性原理应用于其它变体。因此，本公开不限于本文所描述的实例和设计，而是要符合与本文公开的原理和新颖特征相一致的最广泛范围。