具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

目前，电子产品显示屏的显示区中，通常会挖孔以形成开孔区，并在开孔区内放置各种各样的电子元件，例如摄像头或手表指针等，以实现电子产品的各项功能。其中，显示区的形状以及开孔区的形状均可以为多种多样。

在显示区内的开孔区通常不设置像素电路，且为了给电子元件提供设置空间，显示区内的各种走线需要在开孔区附近进行弧状绕线以避开开孔区。在开孔区附近密集绕线将会在显示区与开孔区的交界处形成黑边，从而使得开孔区的黑色边框过大，影响显示区的正常显示效果。

针对密集绕线影响显示效果的问题，现有的解决方式通常是在与开孔区对应的像素行中，由显示区的两侧分别设置扫描线延伸至开孔区，从而避免单侧延伸的扫描线需要在经过开孔区时进行绕线。

然而，在开孔区对应的像素行中，显示区的两侧分别设置扫描线，也即分别设置有相对应的移位寄存器单元，且移位寄存器单元的数量相等。在不与开孔区对应的像素行中，则是由显示区的一侧进行扫描线的延伸，该扫描线对应的移位寄存器单元仅设置于显示区的一侧。因此，显示区一侧驱动的扫描线多于另一侧驱动的扫描线，相应地，显示区的两侧所分别设置的移位寄存器单元的数量也并不相同。在显示区两侧的时钟信号线与两侧的移位寄存器单元连接时，将会产生相应的走线电容，该走线电容与时钟信号线上连接的移位寄存器单元的级数相关，由于显示区两侧的移位寄存器单元的数量并不一致，则显示区两侧的时钟信号线上的走线电容也并不相同，从而导致显示区两侧输出的扫描信号的波形延迟存在差异，影响显示效果。

为了解决上述技术问题，本申请实施例提供了一种阵列基板及显示面板。下面首先对本申请实施例所提供的阵列基板进行介绍。

图1示出了本申请一个实施例提供的阵列基板的结构示意图。该阵列基板包括显示区1以及显示区1内的开孔区2，阵列基板还包括多条第一扫描线10、多条第二扫描线11、多条第三扫描线12、多个第一移位寄存器单元20、多个第二移位寄存器单元21及补偿单元30。

如图1所示，显示区1的第一侧和第二侧为相对设置的两个侧边。第一扫描线10从显示区1的第一侧沿第一方向延伸并穿过显示区1，第一扫描线10在穿过显示区1时不与显示区1内的开孔区2交叉。即，第一扫描线10垂直于阵列基板的投影与开孔区2垂直于阵列基板的投影不发生交叠。

第二扫描线11从显示区1的第一侧沿第一方向延伸至开孔区2，第三扫描线12则从显示区1的第二侧沿第二方向延伸至开孔区2，且第一方向与第二方向相反。即，第二扫描线11和第三扫描线12均位于开孔区2对应的像素行，开孔区2将相应的像素行分隔为两段，第二扫描线11与显示区1的第一侧至开孔区2的同一行像素连接，第三扫描线12则与显示区 1的第二侧至开孔区2的同一行像素连接。可以理解的是，由于开孔区2 是将穿过开孔区2的每一行像素进行分隔，则开孔区2两侧的像素行的数量相同，而第二扫描线11和第三扫描线12的数量与开孔区2两侧的像素行一一对应，则第二扫描线11的数量与第三扫描线12的数量相等。

第一移位寄存器单元20设置于显示区1的第一侧，第一移位寄存器单元20的输入端与第一时钟信号线40连接，第一移位寄存器单元20的输出端可以为从显示区1的第一侧开始延伸的扫描线提供扫描信号。而第一扫描线10和第二扫描线11均是从显示区1的第一侧延伸，则第一移位寄存器单元20可以分别与第一扫描线10和第二扫描线11连接，以提供相应的扫描信号。可以理解的是，第一移位寄存器单元20的数量为第一扫描线10和第二扫描线11的数量之和。

第一移位寄存器单元20还可以依次级联连接，在设置扫描信号为正扫时，每个第一移位寄存器单元20输出的扫描信号还发送至下一个第一移位寄存器单元20，以使下一个第一移位寄存器单元20根据第一时钟信号线40的时钟信号生成扫描信号并输出至相应的扫描线。同样地，在设置扫描信号为反扫时，每个第一移位寄存器单元20输出的扫描信号发送给上一个第一移位寄存器单元20，以使上一个第一移位寄存器单元20输出相应的扫描信号。

第二移位寄存器单元21设置于显示区1的第二侧，第二移位寄存器单元21的输入端与第二时钟信号线41连接，第二移位寄存器单元21的输出端则可以为从显示区1的第二侧开始延伸的扫描线提供扫描信号，而第三扫描线12即是从显示区1的第二侧开始延伸。因此，第二移位寄存器单元21可以与对应的第三扫描线12连接，以为第三扫描线12上的像素提供相应的扫描信号。可以理解的是，第二移位寄存器单元21的数量可以与第三扫描线12的数量相等。

第二移位寄存器单元21也可以为依次级联设置，根据扫描信号为正扫设置或反扫设置，可以在输出扫描信号时发送给相邻的第二移位寄存器单元21，以触发相邻的第二移位寄存器单元21生成扫描信号。

在多个第一移位寄存器单元20中，每个第一移位寄存器单元20可以接收相邻的第一移位寄存器单元20输出的扫描信号，并通过第一时钟信号线40输出的时钟信号生成扫描信号。第一移位寄存器单元20输出的扫描信号经过第一扫描线10从显示区1的第一侧穿过显示区1至显示区1的第二侧后，可以将第一扫描线10与第二移位寄存器单元21连接，以使第二移位寄存器单元21接收到该扫描信号，从而触发第二移位寄存器单元 21根据第二时钟信号线41上的时钟信号生成相应的扫描信号。即，多个第二移位寄存器单元21中，第一个第二移位寄存器单元21所接收到的扫描信号为第一移位寄存器单元20发送给第一扫描线10，由第一扫描线10 穿过显示区1后发送至第二移位寄存器单元21的扫描信号，而该第二移位寄存器单元21在输出扫描信号后，即可通过依次级联的第二移位寄存器单元21将扫描信号发送至相邻的第二移位寄存器单元21，从而使得所有第二移位寄存器单元21依次接收到扫描信号。

可以理解的是，由于第二扫描线11仅延伸至开孔区2，无法完整穿过显示区1，因此第二移位寄存器单元21所接收到的扫描信号是由第一扫描线10发送。该第一扫描线10可以为与第二移位寄存器单元21的距离在预设范围内的第一扫描线10。第二移位寄存器单元21可以通过第一扫描线 10接收到扫描信号，从而触发依次级联的第二移位寄存器单元21生成扫描信号。

第一移位寄存器单元20是通过第一时钟信号线40接收时钟信号以生成扫描信号，第二移位寄存器单元21则是通过第二时钟信号线41接收时钟信号以生成扫描信号。第一时钟信号线40上的第一移位寄存器单元20 的数量大于第二时钟信号线41上的第二移位寄存器单元21的数量。由于每个移位寄存器单元会产生相应的寄生电容，而时钟信号线上的走线电容与每个移位寄存器单元的寄生电容相关联，在第一移位寄存器单元20多于第二移位寄存器单元21时，第一时钟信号线40上的走线电容也大于第二时钟信号线41上的走线电容。时钟信号线上的走线电容会影响到移位寄存器单元输出的扫描信号的输出延时，在第一时钟信号线40与第二时钟信号线41上的走线电容不同时，将会导致第一移位寄存器单元20输出的扫描信号与第二移位寄存器单元21输出的扫描信号存在延时差异。

补偿单元30接入第二时钟信号线41、第二移位寄存器单元21以及第三扫描线12所组成的扫描信号回路，补偿单元30可以对第二时钟信号线 41上的整体走线电容进行补偿，以使第二时钟信号线41上的走线电容与第一时钟信号线40上的走线电容相等或近似。

在本实施例中，通过在开孔区2以外的像素行设置第一扫描线10，在开孔区2对应的像素行的两侧分别设置第二扫描线11和第三扫描线12，能够避免在开孔区2附近进行绕线而产生围绕开孔区2的黑边，降低显示区1与开孔区2交界的边框的宽度。第一移位寄存器单元20可以向第一扫描线10和第二扫描线11输出相应的扫描信号，第一扫描线10还可以在延伸穿过显示区1后与第二移位寄存器单元21连接，以将扫描信号发送至显示区1另一侧的第二移位寄存器单元21，使得第二移位寄存器单元21 能够向第三扫描线12发送扫描信号。由于第一移位寄存器单元20与第二移位寄存器单元21的数量存在差异，在第二时钟信号线41、第二移位寄存器单元21以及第三扫描线12所组成的扫描信号回路上还可以设置补偿单元30，以对显示区1两侧因移位寄存器单元的数量差异而产生的电容差异进行补偿，使得显示区1两侧的移位寄存器单元能够分别通过第一时钟信号线40和第二时钟信号线41生成波形相同或相近的扫描信号，避免因扫描信号的延时差异而在显示时发生闪烁现象。

在一些实施例中，上述补偿单元30的补偿值可以为所有第一移位寄存器单元20的寄生总电容与所有第二移位寄存器单元21的寄生总电容的差值。

第一时钟信号线40上的走线电容容值与其所驱动的第一移位寄存器单元20的级数相关，对于多个依次级联的第一移位寄存器单元20，每个第一移位寄存器单元20所形成的寄生电容的容值为a，第一移位寄存器单元20的数量为n，则所有第一移位寄存器单元20的寄生总电容为每个第一移位寄存器单元20的单级寄生电容与第一移位寄存器单元20的数量的乘积，即n*a。

第二扫描线11的数量与第三扫描线12的数量相同，第二扫描线11和第一扫描线10的数量之和与第一移位寄存器单元20的数量相同。若第二扫描线11的数量为m，则第一扫描线10的数量为(n-m)，第三扫描线 12的数量为m，第二移位寄存器单元21的数量也为m。在第一移位寄存器单元20所形成的寄生电容与第二移位寄存器单元21所形成的寄生电容相等时，所有第二移位寄存器单元21的寄生总电容为第二移位寄存器单元21的单级寄生电容与数量的乘积，即m*a。

补偿单元30的补偿值可以为补偿单元30的等效电容值，该等效电容值可以设置为所有第一移位寄存器单元20的寄生总电容与所有第二移位寄存器单元21的寄生总电容的差值，即(n-m)*a。在对第二时钟信号线 41上的走线电容进行补偿后，第二时钟信号线41上的实际电容与第一时钟信号线40上的走线电容相同，此时第一移位寄存器单元20和第二移位寄存器单元21所输出扫描信号的延迟相等。

需要说明的是，上述补偿单元30可以设置在由第二时钟信号线41、第二移位寄存器单元21以及第三扫描线12组成的扫描信号回路中，并且设置位置可以为该扫描信号回路中的各个节点。

请参照图2，在一些实施例中，上述第二时钟信号线41可以包括包括 CK时钟信号线和XCK时钟信号线，第二移位寄存器单元21分别与CK 时钟信号线和XCK时钟信号线连接。补偿单元30可以包括：

两个第一补偿电容31，一个第一补偿电容31接入CK时钟信号线，另一个第一补偿电容31接入XCK时钟信号线。

第二移位寄存器单元21在接收到第一扫描线10所发送的扫描信号或者相邻的第二移位寄存器单元21发送的扫描信号时，可以根据CK时钟信号线和XCK时钟信号线所输出的CK时钟信号和XCK时钟信号生成相应的扫描信号，并输出至与第二移位寄存器单元21连接的第三扫描线12。

对于CK时钟信号线，需要通过第一补偿电容31接入该CK时钟信号线，以对第一移位寄存器单元20和第二移位寄存器单元21的寄生电容之差进行补偿。该第一补偿电容31的一端接入CK时钟信号线，另一端则可以接地或与电源信号线连接。同样地，对于XCK时钟信号线，也可以设置另一个第一补偿电容31接入该XCK时钟信号线，以对第一移位寄存器单元20和第二移位寄存器单元21的寄生电容之差进行补偿。可以理解的是，上述两个第一补偿电容31的容值相等，且容值等于所有第一移位寄存器单元20的寄生总电容与所有第二移位寄存器单元21的寄生总电容之差。

请参照图3，在一些实施例中，上述补偿单元30还可以包括：

多个第二补偿电容32，第二补偿电容32可以设置于显示区1外，每个第二补偿电容32与对应的第二移位寄存器单元21的输出端连接。

第二移位寄存器单元21输入端与第二时钟信号线41连接，输出端则与第三扫描线12连接。第三扫描线12位于显示区1内，第二移位寄存器单元21则位于显示区1外，第二补偿电容32可以设置在显示区1外，并与第二移位寄存器单元21的输出端连接。

第二补偿电容32的数量可以设置为与第二移位寄存器单元21的数量相等。每个第二补偿电容32的容值可以设置为相等或不相等，所有第二补偿电容32的等效电容值等于所有第一移位寄存器单元20的寄生总电容与所有第二移位寄存器单元21的寄生总电容之差。每个第二补偿电容32 的一端与对应的第二移位寄存器单元21的输出端连接，另一端则可以接地或与电源信号线连接。

请参照图4，在一些实施例中，上述补偿单元30还可以包括：

多个第三补偿电容33，第三补偿电容33设置于显示区1靠近开孔区 2的一侧，每个第三补偿电容33与对应的第三扫描线12连接。

第三补偿电容33的数量可以设置为与第三扫描线12的数量相等，每个第三补偿电容33的容值可以设置为相等或不相等，且所有第三补偿电容33的等效电容之和等于所有第一移位寄存器单元20的寄生总电容与所有第二移位寄存器单元21的寄生总电容之差。第三补偿电容33可以设置在显示区1内靠近开孔区2的一侧，以利用显示区1与开孔区2交界的区域进行布设。第三补偿电容33的一端可以与对应的第三扫描线12连接，另一端则可以接地或与电源信号线连接。

在上述多个实施例中，补偿单元30可以分别设置在第二时钟信号线 41上、第二移位寄存器单元21的输出端与显示区1之间以及靠近开孔区2 一侧的第三扫描线12上。设置在不同的位置时，补偿电容的数量可以进行适应性调整。通过多个补偿电容可以对显示器两侧的时钟信号线上的走线电容的差值进行补偿，从而避免显示器两侧的移位寄存器单元输出的扫描信号存在延时差异。

在一些实施例中，上述第二移位寄存器单元21的尺寸可以设置为小于第一移位寄存器单元20的尺寸。移位寄存器单元的尺寸可以包括组成电路结构的薄膜晶体管的数量。如图5所示，第一移位寄存器单元20可以为由16个薄膜晶体管组成的电路结构。如图6所示，第二移位寄存器单元21则可以设置为由12个薄膜晶体管组成的电路结构。

可以理解的是，在组成移位寄存器单元的薄膜晶体管的数量降低时，该移位寄存器单元所输出的扫描信号的延迟相应增大。由于时钟信号线上的走线电容与走线电阻将会产生一个等效延时电路，而在第一时钟信号线 40上的走线电容大于第二时钟信号线41上的走线电容时，第一时钟信号线40上的信号波形的延迟也大于第二时钟信号线41上的第二波形的延迟。通过将第二移位寄存器单元21的尺寸相对于第一移位寄存器单元20 进行缩小，能够使得第二移位寄存器单元21输出的扫描信号的波形延迟增大，从而使得第二移位寄存器单元21输出的扫描信号的延迟增大至与第一移位寄存器单元20输出的扫描信号的延迟一致。

需要说明的是，上述设置第二移位寄存器单元21的尺寸小于第一移位寄存器单元20的尺寸，可以单独实现第二移位寄存器单元21输出的扫描信号的延迟增大。设置第二移位寄存器单元21的尺寸小于第一移位寄存器单元20的尺寸还可以与补偿单元30进行结合，例如补偿单元30仅对第一时钟信号线40和第二时钟信号线41的走线电容之差进行部分补偿，此时第二移位寄存器单元21输出的扫描信号的波形延迟仍小于第一移位寄存器单元20输出的扫描信号的波形延迟，而通过调整第二移位寄存器单元21的尺寸，即可通过进一步对第二移位寄存器单元21输出的扫描信号进行延时调整，以实现两个移位寄存器单元输出的扫描信号的波形延迟相一致。可以理解的是，在不设置补偿单元30，也不对第一移位寄存器单元20和第二移位寄存器单元21的尺寸进行调整时，显示区1两侧的扫描信号存在延时差异，从而影响实际显示效果。

在一些实施例中。在阵列基板中的像素电路呈阵列排布时，扫描线的长度与该扫描线上的像素电路的数量为正相关，由于第一扫描线10可以穿过显示区1，而第二扫描线11则仅能够延伸至开孔区2，因此靠近开孔区2的第一扫描线10上的像素电路数量大于第二扫描线2上的像素电路数量。

根据对像素电路数量不同的多条扫描线进行扫描信号波形的采样后，可以确定的是，在两条扫描线上的像素电路数量比值达到0.7倍时，两条扫描线上的扫描信号所产生的延时差异达到30纳秒，发光亮度差异达到 2.86％，此时两条扫描线上的像素电路存在较为明显的发光差异，从而影响到显示面板的整体显示效果。并且，在两条扫描线上的像素电路数量差异逐渐增大时，两条扫描信号的延迟差异和发光亮度差异也将进一步增大。其中，像素电路数量较低的扫描线上的扫描信号的门延迟时间Gate Delay较小，而像素电路数量较高的扫描线上的扫描信号的门延迟时间较大。

在像素电路接收到的扫描信号的门延迟时间增大时，像素电路的馈通电压减小，像素电压与馈通电压为正相关，即像素电压也发生减小，从而使得该像素电路的发光亮度因像素电压的减小而降低。在对像素电路数量不同的扫描线进行亮度测试后，得到扫描线上像素电路的个数与亮度差异的对应关系如下表所示：

如上表所示，在一条扫描线上的像素电路的个数为n时，发光电流为- 1.6E-09，以此时像素电路的发光亮度作为基准，亮度差异为0。在扫描线上的像素电路的数量逐渐降低时，像素电路的发光电流也在不断增大，在像素电路的数量逐渐降低至0.7倍及以下时，亮度差异较为明显，将会影响显示面板的整体显示效果。因此，在扫描线上的像素电路的个数存在较大差异时，需要进行相应的像素补偿，以避免不同扫描线上像素电路的亮度差异较大而影响整体显示效果。其中，像素补偿的方式可以是在扫描线靠近开孔区的一侧串联相应的等效补偿电容，以使补偿后的扫描线上的等效延时电路与作为补偿目标的扫描线的等效延时电路相一致。等效补偿电容除设置在靠近开孔区的一侧，还可以设置在其他位置，在此不做限制。

在对像素电路的个数进行像素补偿时，补偿到0.8n～n的范围内，即将像素电路的数量补偿至0.8倍～1倍时，此时亮度差异较小，可以视为亮度一致，从而通过像素补偿避免不同扫描线上的像素电路的发光亮度存在较大差异。

可以理解的是，上述对像素电路的数量差异较大的扫描线上进行像素补偿的实施例可以单独实施，还可以与上述实施例中调整移位寄存器单元的尺寸的实施例以及设置补偿单元30的实施例中选择至少两个进行组合，例如补偿单元30结合像素补偿、补偿单元30结合移位寄存器单元尺寸调整、像素补偿结合移位寄存器单元尺寸调整等，从而对扫描线上的像素电路个数差异以及扫描信号的波形延迟进行补偿，保障显示面板的显示效果。

在一些实施例中，上述依次级联的多个第二移位寄存器单元21中，可以包括首级第二移位寄存器单元21。对于首级移位寄存器单元，可以确定满足第一预设条件的第一扫描线10，该第一扫描线10穿过显示区1后与首级移位寄存器单元连接。该第一预设条件可以为首级移位寄存器单元在阵列基板上的正投影与第一扫描线10在阵列基板上的正投影的距离为第一预设范围内。

在一些实施例中，上述依次级联的多个第二移位寄存器还可以包括末级第二移位寄存器单元21，对于末级移位寄存器单元，可以确定满足第二预设条件的第一扫描线10，并将该第一扫描线10穿过显示区1后与末级移位寄存器单元连接。第二预设条件可以为末级移位寄存器单元在阵列基板上的正投影与第一扫描线10在阵列基板上的正投影的距离为第二预设范围内。

可以理解的是，若满足第一预设条件的第一扫描线10有多个，则可以选择任一第一扫描线10与首级第二移位寄存器单元21连接。同样地，若满足第二预设条件的第一扫描线10有多个，则可以选择任一第一扫描线10与末级第二移位寄存器单元21连接。

满足第一预设条件的第一扫描线10在接收到第一移位寄存器单元20 输出的扫描信号后，将该扫描信号传输至首级第二移位寄存器单元21，首级第二移位寄存器单元21将扫描信号依次传输至级联连接的其他第二移位寄存器单元21，末级移位寄存器单元在接收到该扫描信号后，能够将扫描信号发送至满足第二预设条件的第一扫描线10，该满足第二预设条件的第一扫描线10可以通过其对应第一移位寄存器单元20与末级移位寄存器单元实现扫描信号双边驱动。

在上述实施例中，第一预设条件还可以是与首级移位寄存器单元的距离最接近，即与开孔区2的距离最接近且靠近首级移位寄存器单元一侧的第一扫描线10。第二预设条件还可以是与末级移位寄存器单元的距离最接近，即与开孔区2的距离最接近且靠近末级移位寄存器单元的一侧的第一扫描线10。

在一些实施例中，阵列基板还可以包括发光控制线，发光控制线的数量与扫描线的数量相同，且每条发光控制线与对应的扫描线接入同一像素行。对于同一行像素，可以接收发光控制线的发光控制信号和扫描线的扫描信号，并通过发光控制信号和扫描信号共同控制该行像素进行发光。发光控制线的延伸方向可以与扫描线的延伸方向相反，以实现同一行像素的双边驱动。

请参照图7，在上述实施例中，发光控制线可以包括第一发光控制线 50、第二发光控制线51和第三发光控制线52。第一发光控制线50从显示区1的第二侧沿第二方向延伸并穿过显示区1，第一发光控制线50不与开孔区2交叉。第二发光控制线51从显示区1的第二侧沿第二方向延伸至开孔区2。第三发光控制线52则从显示区1的第一侧沿第一方向延伸至开孔区2，第一方向与第二方向相反。可以理解的是，第一发光控制线50、第二发光控制线51和第三发光控制线52的数量分别与第一扫描线10、第二扫描线11和第三扫描线12的数量一一对应。

阵列基板还可以包括多个第三移位寄存器单元60、多个第四移位寄存器单元61以及第二补偿单元70。

第三移位寄存器单元60设置于显示区1的第二侧，第三移位寄存器单元60的输入端与第三时钟信号线80连接，第三移位寄存器单元60的输出端分别与对应的第一发光控制线50和第二发光控制线51连接，多个第三移位寄存器单元60依次级联连接。

第四移位寄存器单元61设置于显示区1的第一侧，第四移位寄存器单元61的输入端与第四时钟信号线81连接，第四移位寄存器单元61的输出端与对应的第三发光控制线52连接，多个第四移位寄存器单元61依次级联连接。

第三移位寄存器单元60的数量为第一发光控制线50和第二发光控制线51之和，第四移位寄存器单元61的数量则与第三发光控制线52相等。

在多个第一发光控制线50中，与第四移位寄存器单元61的距离为预设范围以内的第一发光控制线50可以在穿过显示区1后与第四移位寄存器单元61连接，以将发光控制信号发送至第四移位寄存器单元61，使得位于显示区1第一侧的第四移位寄存器单元61能够输出相应的发光控制信号。

可以理解的是，发光控制线的布线连接方式与扫描线的布线连接方向互为镜像，两种布线方式沿第三方向轴对称，第三方向垂直于第一方向和第二方向。因此，第三时钟信号线80上的第三移位寄存器单元60的数量大于第四时钟信号线81上的第四移位寄存器单元61的数量，通过设置第二补偿单元70，可以对第四时钟信号线81上的走线电容进行补偿，以使得显示区1两侧输出的发光控制信号的信号延时保持一致，从而避免发光控制信号的延时差异。

请参照图8，图8示出了由扫描线和发光控制线共同控制同一行像素的结构示意图，每一行像素分别与一条扫描线和一条发光控制线连接，并通过接收到的扫描信号和发光控制信号控制发光器件进行发光。。

需要说明的是，上述涉及到补偿单元30、扫描线、第一移位寄存器单元20及第二移位寄存器单元21的实施例中所对应的技术特征，均能够对应地应用于第二补偿单元70、发光控制线、第三移位寄存器单元60及第四移位寄存器单元61中，并实现相同的技术效果。具体内容不再一一赘述。

基于相同的发明构思，如图9所示，本申请实施例还提供一种显示面板，该显示面板包括本申请实施例提供的任意一种阵列基板。

由于本申请实施例提供的显示面板包括本申请实施例提供的任意一种阵列基板，该显示面板具备其所包含的阵列基板对应的技术特征，并能够实现相同的效果，在此不再赘述。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、 ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本申请的方法及其核心思想。以上仅是本申请的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本申请的保护范围。