一种字线建立方法
阅读说明：本技术 一种字线建立方法 (Word line establishing method ) 是由 冯国友 于 2020-12-31 设计创作，主要内容包括：本发明公开了一种字线建立方法,包括：根据字节的位数将存储器中每一存储单元中的字线划分为若干页；在所述字线的首页和所述首页的相邻页之间连接字线缓冲电路,以加快所述字线的建立速度。本发明通过在字线的首页和首页的相邻页之间连接字线缓冲电路,可以加快字线首页的建立速度,从而减少字线切换时字线的建立时间,进而在增加尽可能小的版图面积的基础上,有效地解决SPI闪存存储器中字线建立的瓶颈。(The invention discloses a word line establishing method, which comprises the following steps: dividing word lines in each storage unit in the memory into a plurality of pages according to the bit number of the bytes; and connecting a word line buffer circuit between the first page of the word line and the adjacent page of the first page to accelerate the establishment speed of the word line. According to the invention, the word line buffer circuit is connected between the first page of the word line and the adjacent page of the first page, so that the establishment speed of the first page of the word line can be accelerated, the establishment time of the word line during the switching of the word line is reduced, and the bottleneck of establishing the word line in the SPI flash memory is effectively solved on the basis of increasing the layout area as small as possible.)
技术领域
本发明涉及半导体集成电路存储技术领域，尤其涉及一种具有串行外设接口的闪存存储器的字线建立方法。
背景技术
随着存储器容量的增大，字线(Word Line，WL)越来越长，负载越来越大，同时各应用端对存储器读写速度也有着更快的需求，这就对字线的建立速度及建立时间提出了更高的要求，可以说字线的建立速度已成为高速大容量存储器发展的一个瓶颈。目前，在具有串行外设接口(SPI)的闪存(Flash)存储器的电路设计中，提高字线建立速度的传统方法主要有两种：一是更新SPI协议即在指令中加入等待时钟，但这种方法要求应用端上进行对应的修改，存在无法兼容旧应用端的问题；二是将存储器阵列隔离成两个或多个区块，但这种方法需要配备两套或多套外围电路，会导致存储器版图面积增大而降低存储器产品的市场竞争力。
然而对于闪存存储器，SPI协议读取数据时真正的瓶颈在于第一个字节(例如由8个比特组成)读取某一字线的最后一个比特数据(也可称为最后一页)，第二个字节则读取下一字线的第一页，此时对两个字线的建立速度的要求很高，因此需要根据SPI协议读取数据的特点提出加快闪存存储器字线建立速度的方法。
发明内容
本发明的目的在于提供一种字线建立方法，可以在字线的首页和其相邻页之间连接字线缓冲电路，从而加快字线的建立速度。
为了达到上述目的，本发明通过以下技术方案实现：
一种字线建立方法，包括：
根据字节的位数将存储器中每一存储单元中的字线划分为若干页；
在所述字线的首页和所述首页的相邻页之间连接字线缓冲电路，以加快所述字线的建立速度。
优选地，所述字线缓冲电路包括：第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2；
所述第一PMOS管MP1的栅极与所述字线的首页的输出端连接；
所述第一PMOS管MP1的源极与所述第二PMOS管MP2的源极连接；
所述第一PMOS管MP1的漏极分别与所述第二PMOS管MP2的栅极和所述第二NMOS管MN2的栅极连接；
所述第二PMOS管MP2的漏极与所述字线的首页的相邻页的输入端连接；
所述第一NMOS管MN1的栅极与所述字线的首页的输出端连接；
所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极连接；
所述第一NMOS管MN1的漏极分别与所述第二PMOS管MP2的栅极和所述第二NMOS管MN2的栅极连接；
所述第二NMOS管MN2的漏极与所述字线的首页的相邻页的输入端连接。
优选地，所述字线建立方法，还包括：将行解码电路与所述字线的首页的输入端连接，以对输入的行地址信号进行解码并选择对应的所述字线。
优选地，所述字线建立方法，还包括：将驱动电路的输入端与所述行解码电路连接，所述驱动电路的输出端与所述字线的首页的输入端连接，以对解码后的所述行地址信号进行放大处理。
优选地，所述字线的每一所述页存储一个比特。
本发明与现有技术相比至少具有以下优点之一：
本发明提供的一种字线建立方法，结合SPI协议读取数据的特点，通过在存储单元中字线的首页和首页的相邻页之间连接字线缓冲电路，可以加快字线首页的建立速度，从而减少字线切换时字线的建立时间。
本发明可以在增加尽可能小的版图面积的基础上，减少字线的建立时间并加快字线的建立速度，从而有效地解决SPI闪存存储器中字线建立的瓶颈。
附图说明
图1是本发明一实施例提供的一种字线建立方法的结构示意图；
图2是本发明一实施例提供的一种字线建立方法的字线缓冲电路示意图；
图3是本发明一实施例提供的一种字线建立方法的效果图。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种字线建立方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
结合附图1～3所示，本实施例提供一种字线建立方法，包括：根据字节的位数将存储器中每一存储单元中的字线划分为若干页；在所述字线的首页和所述首页的相邻页之间连接字线缓冲电路，以加快所述字线的建立速度。
请继续参考图1，所述字线的每一所述页存储一个比特。
具体的，在本实施例中，闪存存储器可以包括若干个所述存储单元，每一所述存储单元可以由若干个更小的存储单位即存储元组成，每一所述字线则可以连接至每一所述存储单元中所有所述存储元的控制栅极，使得位于每一所述存储单元中的所述字线可以被划分为若干所述页，所述页的数量则与所述存储元的数量保持一致。通常每一所述存储单元可以存储一个字节，且所述字线的每一所述页可以存储一个比特，则若一个字节包括八个比特，便可以将每一所述存储单元中所述字线划分为八个所述页，但本发明不以此为限。
请继续参考图1、图2和图3，所述字线缓冲电路包括：第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2；所述第一PMOS管MP1的栅极与所述字线的首页的输出端连接；所述第一PMOS管MP1的源极与所述第二PMOS管MP2的源极连接；所述第一PMOS管MP1的漏极分别与所述第二PMOS管MP2的栅极和所述第二NMOS管MN2的栅极连接；所述第二PMOS管MP2的漏极与所述字线的首页的相邻页的输入端连接；所述第一NMOS管MN1的栅极与所述字线的首页的输出端连接；所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极连接；所述第一NMOS管MN1的漏极分别与所述第二PMOS管MP2的栅极和所述第二NMOS管MN2的栅极连接；所述第二NMOS管MN2的漏极与所述字线的首页的相邻页的输入端连接。
可以理解的是，在一些其他的实施例中，所述字线建立方法，还包括：将行解码电路与所述字线的首页的输入端连接，以对输入的行地址信号进行解码并选择对应的所述字线。
在一些实施例中，所述字线建立方法，还包括：将驱动电路的输入端与所述行解码电路连接，所述驱动电路的输出端与所述字线的首页的输入端连接，以对解码后的所述行地址信号进行放大处理。
具体的，在本实施例中，所述行解码电路可以接收由CPU发出的行地址信号并对其进行解码，同时所述行解码电路还可以与闪存存储器中所有所述存储单元中的所述字线进行连接，以根据解码后的所述行地址信号选择对应的所述字线，从而使CPU可以读取到所述字线所在的所述存储单元中的数据，进而完成CPU对闪存存储器中存储数据的读取，但本发明不以此为限。
具体的，在本实施例中，所述驱动电路可以对由所述行解码电路输出的解码后的所述行地址信号进行放大处理，并与闪存存储器中所有所述存储单元中的所述字线进行连接，以使选择对应的所述字线的动作可以顺利完成，从而使CPU可以成功读取到所述字线所在的所述存储单元中的数据，进而完成CPU对闪存存储器中存储数据的读取，但本发明不以此为限。
具体的，所述字线的首页(即第1页)的输入端可以与所述驱动电路的输出端连接，所述字线的首页(即第1页)的输出端可以与所述字线缓冲电路的输入端连接，所述字线缓冲电路的输出端则可以与所述字线的首页的相邻页(即第2页)的输入端连接，且所述字线的首页的相邻页至所述字线的尾页(即第2页至第n页)则可以依序连接，但本发明不以此为限。
更具体的，根据闪存存储器的SPI协议，在接收到已进行解码及放大处理后的所述行地址信号后，且根据已进行解码及放大处理后的所述行地址信号完成上一所述字线的选择并切换至下一所述字线时，都是读取下一所述字线中的首地址即下一所述字线的所述首页(即第1页)。由于在每一所述字线的首页(即第1页)和所述首页的相邻页(即第2页)之间连接有所述字线缓冲电路，则所述驱动电路的负载只有每一所述字线的首页(即第1页)和对应的所述字线缓冲电路中的第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2，使得每一所述字线的首页(即第1页)可以快速充电或放电，从而加快字线切换时所述字线中所述首页(即第1页)的建立速度；所述字线缓冲电路的负载则为每一所述字线的所述首页的相邻页(即第2页)至尾页(即第n页)，由于所述字线缓冲电路的负载较大，则每一所述字线的所述首页的相邻页(即第2页)至尾页(即第n页)的建立速度较为缓慢。因此在所述字线的首页(即第1页)和所述首页的相邻页(即第2页)之间连接所述字线缓冲电路，可以明显加快字线切换时所述字线中所述首页(即第1页)的建立速度，从而解决SPI闪存存储器中字线切换时所述字线建立时间过长的问题，但本发明不以此为限。
在本实施例中，如图3所示，当所述行地址信号从信号A切换到信号B时，信号A对应的字线a从高(即选中)到低(即非选中)，信号B对应的字线b则从低(即非选中)到高(即选中)；由于在每一所述字线的首页(即第1页)和所述首页的相邻页(即第2页)之间均连接有所述字线缓冲电路，字线a和字线b的首页(即第1页)的建立速度都比较快，字线a和字线b的所述首页的相邻页(即第2页)至尾页(即第n页)的建立速度则都较为缓慢。
综上所述，本实施例提供的一种字线建立方法，可以根据字节的位数将存储器中每一存储单元中的字线划分为若干页；结合SPI协议读取数据的特点，通过在字线的首页和首页的相邻页之间连接字线缓冲电路，可以加快字线首页的建立速度，从而减少字线切换时字线的建立时间。本实施例提供的一种字线建立方法，在增加尽可能小的版图面积的基础上，减少了字线的建立时间，加快了字线的建立速度，从而有效地解决SPI闪存存储器中字线建立的瓶颈。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种存储器译码方法