具体实施方式

本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，显示设备制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。

在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包含两个结构都可移动，或者两个结构都固定之情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。虽然诸如“第一”、“第二”、“第三”等术语可用来描述或命名不同的构件，而此些构件并不以此些术语为限。此些术语仅用以区别说明书中的一构件与其他构件，无关于此些构件的制造顺序。权利要求中可不使用相同术语，并可依照权利要求中组件宣告的顺序，以“第一”、“第二”、“第三”等来取代。据此，在以下说明书中，第一构件在权利要求中可能为第二构件。

须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。

图1为本揭露的一实施例的读出电路的方块示意图。参考图1，读出电路100包含开关电路110、电容120、放大电路130以及电流转电压电路140。读出电路100用以读出感测单元100P的感测结果。感测单元100P可例如是电子装置当中的一个或多个感测单元，并且感测单元100P可例如为主动式像素传感器(Active pixel sensor，APS)或被动式像素传感器(Passive pixel sensor，PPS)。本实施例的读出电路100可设于与显示区相邻的周边区。值得注意的是，于本揭露的实施例中，感测单元100P与读出电路100设置于相同的基板(例如数组基板上)上，举例而言，感测单元100P中的至少一层(例如的导电层或绝缘层)可与读出电路100的至少一层为相同层，相同层意即可由同一道的制作工艺形成，或者，感测单元100P的至少一层与读出电路100中的至少一层可由相同的制作工艺(例如微影制程或蚀刻制程)形成。

所述基板可为硬质基板或为可挠性基板。基板的材料可以例如包括金属、塑料、玻璃、石英、蓝宝石、陶瓷、碳纤维、其它合适的作为基板材料、或前述的组合，但本揭露不以此为限。在一些实施例中，电子装置还可以包含多个发光单元，且感测单元100P与发光单元可以设置于相同或是不相同的基板上，举例而言，发光单元可包含任何种类的显示介质或发光组件(element)，例如有机发光二极管(organic light-emitting diode，OLED)、微型发光二极管(micro light-emitting diode，micro-LED)、次毫米发光二极管(mini-LED)、量子点发光二极管(quantum dot LED，QLED)、纳米线发光二极管(nano wire LED)或棒状发光二极管(bar type LED)，但不以此为限。电子装置可以是具有屏下生物表征识别功能的电子装置，例如手机、平板电脑等。并且，所述感测单元100P可例如用于指纹传感器(Fingerprint sensor)虹膜传感器、视网膜传感器、面部传感器、静脉传感器、移动传感器、手势传感器、邻近传感器或其他合适的传感器，但本揭露并不限于此。

在本实施例中，开关电路110耦接在感测单元100P以及电容120之间。电容120的第一端通过电路节点101耦接至开关电路110。电容120的第二端耦接定电压VA，并且定电压VA的范围例如介于0～5V之间，但不以此为限。在一些实施例中，定电压VA可以为一接地电压，在另一些实施例中，定电压VA可以连接一电源装置，但本揭露不以此为限。放大电路130耦接在电路节点101、102之间。电流转电压电路140耦接在放大电路130以及接地电压VSS之间，并且通过电路节点102耦接至放大电路130。

在本实施例中，当感测单元100P进行感测时，感测单元100P可产生电流信号Is，并且开关电路110可选择性地将电流信号Is提供至电容120，以使电容120可存储感测单元100P所提供的电流信号Is。对此，由于电容120存储的电量大小对应于存储感测单元100P所提供的电流信号Is，因此电容120可在电路节点101提供相对应的电压Vs，以使放大电路130可依据电路节点101的电压Vs来取得相对应的读出电流Iout。接着，电流转电压电路140可通过电路节点102接收读出电流Iout，并且将读出电流Iout转换为读出电压Vout。电流转电压电路140可通过电路节点102来输出读出电压Vout。因此，由于本实施例的读出电路100与感测单元100可设置于相同基板上，且读出电路100可提供电压形式的读出信号至后端信号处理电路，因此本实施例的读出电路100可读出感测单元100P较低或无噪声的感测结果。

图2A为本揭露的第一实施例的读出电路的电路图。图2B为本揭露的图2A实施例的读出电路的操作时序图。参考图2A以及图2B，读出电路200包含开关电路210、电容220、放大电路230以及电流转电压电路240。读出电路200用以读出感测单元200P的感测结果。感测单元200P可例如是电子装置当中的一个或多个感测像素。在本实施例中，开关电路210包含开关晶体管Mro以及重置晶体管Mrst。开关晶体管Mro的第一端耦接感测单元200P。开关晶体管Mro的第二端耦接电路节点201。开关晶体管Mro的控制端接收切换信号RO。重置晶体管Mrst的第一端耦接开关晶体管Mro的第一端。重置晶体管Mrst的第二端耦接定电压VA。重置晶体管Mrst的控制端接收重置信号RO_RST。电容202通过电路节点201耦接至开关晶体管Mro的第二端。放大电路230包含开关晶体管Mamp。开关晶体管Mamp的控制端耦接电路节点201，开关晶体管Mamp的第一端耦接定电压VB，并且开关晶体管Mamp的第二端耦接电流转电压电路240。在本实施例中，开关晶体管Mro、重置晶体管Mrst以及开关晶体管Mamp可为低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon Thin Film Transistors，LTPS TFT)或金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)，但本揭露并不限于此。

在本实施例中，读出电路200将先进行重置，接着读出感测单元200P的感测结果。如图2B的时序，在期间P21，读出电路200通过切换信号RO以及重置信号RO_RST来同时开启开关晶体管Mro以及重置晶体管Mrst，以使电路节点201以及从电容220至感测单元200P的整条信号传递路径的电位可被重置为定电压VA在另一些实施例中，电路节点201以及从电容220至感测单元200P的整条信号传递路径的电位可以为趋近于定电压VA。在期间P22，读出电路200通过切换信号RO开启开关晶体管Mro，并且通过重置信号RO_RST关闭重置晶体管Mrst，以使电容220存储感测单元200P提供的电流信号Is，即开关晶体管Mro可以控制感测单元200P的电流信号Is至电容220。在期间P23，读出电路200通过切换信号RO以及重置信号RO_RST关闭开关晶体管Mro以及重置晶体管Mrst，以使电路节点201可具有对应于电容220所存储的电量的一电压Vs，以开启开关晶体管Mamp。对此，开关晶体管Mamp可依据电路节点201的电压Vs来经由定电压VB提供相应的读出电流Iout至电流转电压电路240。接着，电流转电压电路240可将读出电流Iout转换为读出电压Vout，且再通过电路节点202来输出读出电压Vout。因此，由于本实施例的读出电路200与感测单元200P可设置于相同基板上，且读出电路200可提供电压形式的读出信号至后端信号处理电路，因此本实施例的读出电路200可读出感测单元200P较低或无噪声的感测结果。

在一实施例中，图2A的电流转电压电路240可例如具有图2C的电流转电压电路240’的电路架构。图2C为本揭露的图2A实施例的一种电流转电压电路的电路图。参考图2C，图2A的电流转电压电路240可例如是图2C的电流转电压电路240’。电流转电压电路240’可包含电阻Res，电阻Res例如可以大于或等于1M奥姆及小于或等于10M奥姆，但本揭露不以此为限。电阻Res的第一端耦接电路节点202。电阻Res的第二端耦接接地电压VSS。因此，当开关晶体管Mamp依据电路节点201的电压Vs来经由定电压VB提供相应的读出电流Iout至电阻Res时，读出电流Iout流经电阻Res，并且电阻Res依据读出电流Iout产生跨压，而使电路节点202产生相应的读出电压Vout。

在另一实施例中，图2A的电流转电压电路240可例如具有图2D的电流转电压电路240”的电路架构。图2D为本揭露的图2A实施例的另一种电流转电压电路的电路图。参考图2D，电流转电压电路240”包含负载晶体管Mres，负载晶体管Mres例如可为接成二极管形式(Diode-connected)的负载晶体管。在一些实施例中，电流转电压电路240”可以同时包含至少一负载晶体管Mres及至少一电阻Res，但本揭露不以此为限。负载晶体管Mres的第一端耦接负载晶体管Mres的控制端。负载晶体管Mres的第一端耦接至接地电压VSS。负载晶体管Mres可等效为一个负载或一电阻。因此，当开关晶体管Mamp依据电路节点201的电压Vs来经由定电压VB提供相应的读出电流Iout至负载晶体管Mres时，读出电流Iout流经负载晶体管Mres，并且负载晶体管Mres依据读出电流Iout产生跨压，而使电路节点202产生相应的读出电压Vout。

图3A为本揭露的第二实施例的读出电路的电路图。图3B为本揭露的图3A实施例的读出电路的操作时序图。参考图3A以及图3B，读出电路300包含开关电路310、电容320、放大电路330、电流转电压电路340以及重置晶体管Mrc。读出电路300用以读出感测单元300P的感测结果。感测单元300P可例如是电子装置当中的一个或多个感测像素。在本实施例中，开关电路310包含开关晶体管Mro。开关晶体管Mro的第一端耦接感测单元200P。开关晶体管Mro的第二端耦接电路节点301。开关晶体管Mro的控制端接收切换信号RO。重置晶体管Mrc的第一端耦接电容320的第一端。重置晶体管Mrc的第二端耦接电容320的第二端以及定电压VA。重置晶体管Mrc的控制端接收重置信号RO_RST_C。电容320通过电路节点301耦接至开关晶体管Mro的第二端。放大电路330包含开关晶体管Mamp。开关晶体管Mamp的控制端耦接电路节点301，开关晶体管Mamp的第一端耦接定电压VB，并且开关晶体管Mamp的第二端耦接电流转电压电路340。在本实施例中，开关晶体管Mro、重置晶体管Mrc以及开关晶体管Mamp可为低温多晶硅薄膜晶体管或金属氧化物半导体场效晶体管，但本揭露并不限于此。并且，本实施例的电流转电压电路340亦可例如具有上述的图2C的电流转电压电路240’或图2D的电流转电压电路240”的电路架构，于此不再赘述。

在本实施例中，读出电路300将先进行重置操作，接着读出感测单元300P的感测结果。如图3B的时序，在期间P31，读出电路300通过切换信号RO以及重置信号RO_RST_C来同时开启开关晶体管Mro以及重置晶体管Mrc，以使电路节点301以及从电容320至感测单元300P的整条信号传递路径的电位可被重置为定电压VA。在另一些实施例中，电路节点301以及从电容320至感测单元300P的整条信号传递路径的电位可趋近于为定电压VA。在期间P32，读出电路300通过切换信号RO开启开关晶体管Mro，并且重置信号RO_RST_C关闭重置晶体管Mrc，以使电容320存储感测单元300P提供的电流信号Is。在期间P33，读出电路300通过切换信号RO以及重置信号RO_RST_C关闭开关晶体管Mro以及重置晶体管Mrc，以使电路节点301可具有对应于电容320所存储的电量，以开启开关晶体管Mamp。对此，开关晶体管Mamp可依据电路节点301的电压Vs来经由定电压VB提供相应的读出电流Iout至电流转电压电路340。接着，电流转电压电路340可读出电流Iout转换为读出电压Vout，且再通过电路节点302来输出读出电压Vout。因此，由于本实施例的读出电路300与感测单元300P可设置于相同基板上，且读出电路300可提供电压形式的读出信号至后端信号处理电路，因此本实施例的读出电路300可读出感测单元300P较低或无噪声的感测结果。

图4A为本揭露的第三实施例的读出电路的电路图。图4B为本揭露的图4A实施例的读出电路的操作时序图。参考图4A以及图4B，读出电路400包含开关电路410、电容420、放大电路430、电流转电压电路440以及重置晶体管Mrc。读出电路400用以读出感测单元400P的感测结果。感测单元400P可例如是电子装置当中的一个或多个感测像素。在本实施例中，开关电路410包含开关晶体管Mro以及重置晶体管Mrst。开关晶体管Mro的第一端耦接感测单元400P。开关晶体管Mro的第二端耦接电路节点401。开关晶体管Mro的控制端接收切换信号RO。重置晶体管Mrst的第一端耦接开关晶体管Mro的第一端。重置晶体管Mrst的第二端耦接定电压VA。重置晶体管Mrst的控制端接收重置信号RO_RST。重置晶体管Mrc的第一端耦接电容420的第一端。重置晶体管Mrc的第二端耦接电容420的第二端以及定电压VA。重置晶体管Mrc的控制端接收重置信号RO_RST_C。电容420通过电路节点401耦接至开关晶体管Mro的第二端。放大电路430包含开关晶体管Mamp。开关晶体管Mamp的控制端耦接电路节点401，开关晶体管Mamp的第一端耦接定电压VB，并且开关晶体管Mamp的第二端耦接电流转电压电路440。在本实施例中，开关晶体管Mro、重置晶体管Mrc以及开关晶体管Mamp可为低温多晶硅薄膜晶体管或金属氧化物半导体场效晶体管，但本揭露并不限于此。并且，本实施例的电流转电压电路440亦可例如具有上述的图2C的电流转电压电路240’或图2D的电流转电压电路240”的电路架构，于此不再赘述。

在本实施例中，读出电路400将先进行重置操作，接着读出感测单元400P的感测结果。如图4B的时序，在期间P41，读出电路400通过切换信号RO、重置信号RO_RST以及重置信号RO_RST_C来同时开启开关晶体管Mro、重置晶体管Mrst以及重置晶体管Mrc，以使电路节点401以及从电容420至感测单元400P的整条信号传递路径的电位可被重置为定电压VA。在期间P42，读出电路400通过切换信号RO开启开关晶体管Mro，并且重置信号RO_RST、RO_RST_C关闭重置晶体管Mrst以及重置晶体管Mrc，以使电容420存储感测单元400P提供的电流信号Is，其中期间P42的时间长度可大于期间P41的时间长度的两倍。在期间P43，读出电路400通过切换信号RO、重置信号RO_RST以及重置信号RO_RST_C关闭开关晶体管Mro、重置晶体管Mrst以及重置晶体管Mrc，以使电路节点401可具有对应于电容420所存储的电量，以开启开关晶体管Mamp。对此，开关晶体管Mamp可依据电路节点401的电压Vs来经由定电压VB提供相应的读出电流Iout至电流转电压电路440。接着，电流转电压电路440可读出电流Iout转换为读出电压Vout，且再通过电路节点402来输出读出电压Vout。因此，本实施例的读出电路400可以降低提供给定电压VA的电源损耗,并且可提供电压形式的400P的读出信号至后端信号处理电路，以得到感测单元400P较低或无噪声的感测结果。

然而，图4A的开关晶体管Mro、重置晶体管Mrst以及重置晶体管Mrc不限于图4B的操作时序。图4C为本揭露的图4A实施例的读出电路的另一操作时序图。参考图4C，在一实施例中，重置晶体管Mrst及重置晶体管Mrc可在同时间开启，并且重置晶体管Mrst及重置晶体管Mrc与开关晶体管Mro在不同时间开启，以分别对电路节点401以及从电容420至感测单元400P的整条信号传递路径的电位进行重置。如图4C的时序，在期间P41’，读出电路400通过重置信号RO_RST以及重置信号RO_RST_C来同时开启重置晶体管Mrst以及重置晶体管Mrc，并且通过切换信号RO来关闭开关晶体管Mro，以使感测单元400至开关晶体管Mro的第一端的信号传递路径、电路节点401以及从电容420至开关晶体管Mro的第二端的信号传递路径的电位可分别被重置为定电压VA。在期间P42’，读出电路400通过重置信号RO_RST以及重置信号RO_RST_C来同时关闭重置晶体管Mrc以及重置晶体管Mrst，并且通过切换信号RO来开启开关晶体管Mro，以使电容420存储感测单元400P提供的电流信号Is。在期间P43’，读出电路400通过切换信号RO、重置信号RO_RST以及重置信号RO_RST_C关闭开关晶体管Mro、重置晶体管Mrst以及重置晶体管Mrc，以使电路节点401可具有对应于电容420所存储的电量，以开启开关晶体管Mamp。对此，开关晶体管Mamp可依据电路节点401的电压Vs来经由定电压VB提供相应的读出电流Iout至电流转电压电路440。接着，电流转电压电路440可读出电流Iout转换为读出电压Vout，且再通过电路节点402来输出读出电压Vout。因此，本实施例的读出电路400可读出较低或无噪声的读出电流Iout，并且可提供电压形式的感测单元400P的读出结果至后端信号处理电路。此外，在另一实施例中，重置晶体管Mrc及重置晶体管Mrst在期间P41’的开启期间亦可部分重迭或者完全不重迭，本揭露并不加以限制。

图4D为本揭露的图4A实施例的读出电路的又一操作时序图。参考图4D，在一实施例中，重置晶体管Mrst及重置晶体管Mrc可在不同时间开启，以对电路节点401以及从电容420至感测单元400P的信号传递路径的电位进行重置。如图4D的时序，在期间P41”，读出电路400通过切换信号RO以及重置信号RO_RST_C来同时关闭开关晶体管Mro以及重置晶体管Mrc，并且通过重置信号RO_RST来开启重置晶体管Mrst，以使感测单元400P至开关晶体管Mro的第一端的信号传递路径的电位可先被重置为定电压VA。在期间P42”，读出电路400通过切换信号RO以及重置信号RO_RST_C来同时开启开关晶体管Mro以及重置晶体管Mrc，并且通过重置信号RO_RST来关闭重置晶体管Mrst，以使电路节点401及开关晶体管Mro的第一端至电容420的信号传递路径的电位可接着被重置为定电压VA。

在期间P43”，读出电路400通过切换信号RO开启开关晶体管Mro，并且通过重置信号RO_RST以及重置信号RO_RST_C关闭重置晶体管Mrst以及重置晶体管Mrc，以使电容420存储感测单元400P提供的电流信号Is。在期间P44”，读出电路400通过切换信号RO以及重置信号RO_RST以及重置信号RO_RST_C关闭开关晶体管Mro、重置晶体管Mrst以及重置晶体管Mrc，以使电路节点401可具有对应于电容420所存储的电量，以开启开关晶体管Mamp。对此，开关晶体管Mamp可依据电路节点401的电压Vs来经由定电压VB提供相应的读出电流Iout至电流转电压电路440。接着，电流转电压电路440可将读出电流Iout转换为读出电压Vout，且再通过电路节点402来输出读出电压Vout。因此，本实施例的读出电路400可读出较低或无噪声的读出电流Iout，并且可提供电压形式的感测单元400P的读出结果至后端信号处理电路。此外，读出电路400在期间P41”还可先开启重置晶体管Mrc且关闭重置晶体管Mrst，接着在期间P42”再开启重置晶体管Mrst且关闭重置晶体管Mrc。

图5为本揭露的一实施例的电子装置的上视示意图。参考图5，电子装置500包含数组基板510、列驱动器(Row driver)520以及行驱动器(Column driver)530。列驱动器520配置在数组基板510的一侧，并且行驱动器530配置在数组基板510的另一侧。图5中列驱动器520及行驱动器530的配置位置仅为示例，并不以此为限。数组基板510的材料可与上述基板的材料相同或相似，于此不再赘述。在本实施例中，数组基板510包含数组排列的多个感测单元P(1,1)～P(N,M)，其中N、M为大于1的正整数。列驱动器520通过多个列信号线C_1～C_M耦接感测单元P(1,1)～P(N,M)，并且行驱动器530通过多个行信号线D_1～D_N耦接感测单元P(1,1)～P(N,M)。多个列信号线C_1～C_M及多个行信号线D_1～D_N可分别例如为扫描线或数据线，但本揭露不以此为限。在本实施例中，行驱动器530包含多个读出电路530_1～530_N，并且读出电路530_1～530_N可各别具有上述图1、图2A、图3A或图4A的读出电路100、200、300、400的电路架构。在本实施例中，感测单元P(1,1)～P(N,M)将会由列驱动器520通过多个列信号线C_1～C_M来逐列分时驱动，以使读出电路530_1～530_N可对感测单元P(1,1)～P(N,M)逐列进行如上述图2B、图3B、图4B或图4C的操作时序。因此，读出电路530_1～530_N经由重置操作的执行，可有效地重置列信号线D_1～D_N上的电位而降低感测单元P(1,1)～P(N,M)的每一个读出信号的噪声。

图6A为本揭露的第四实施例的读出电路的电路图。图6B为本揭露的图6A实施例的读出电路的操作时序图。参考图6A以及图6B，读出电路600包含重置晶体管Mrst、开关电路610、开关电路650、电容620、电容660、放大电路630、放大电路670、电流转电压电路640、电流转电压电路680、重置晶体管Mrc1以及重置晶体管Mrc2。在另一些实施例中，也可以选择性不设置重置晶体管Mrc1以及重置晶体管Mrc2。在本实施例中，读出电路600用以读出感测单元600P的感测结果，并且还读出感测单元600P在未进行感测时的背景信号。感测单元600P可例如是电子装置面板当中的一个或多个感测像素。在本实施例中，开关电路610包含开关晶体管Mro1。开关晶体管Mro1的第一端耦接感测单元600P。开关晶体管Mro1的第二端耦接电路节点601。开关晶体管Mro1的控制端接收切换信号RO_1。重置晶体管Mrst的第一端耦接开关晶体管Mro1的第一端及感测单元600P。重置晶体管Mrst的第二端耦接定电压VA。重置晶体管Mrst的控制端接收重置信号RO_RST。重置晶体管Mrc1的第一端耦接电容620的第一端。重置晶体管Mrc1的第二端耦接电容620的第二端以及定电压VA。重置晶体管Mrc1的控制端接收重置信号RO_RST_C_1。电容620通过电路节点601耦接至开关晶体管Mro1的第二端。放大电路630包含开关晶体管Mamp1。开关晶体管Mamp1的控制端耦接电路节点601，开关晶体管Mamp1的第一端耦接定电压VB，并且开关晶体管Mamp1的第二端耦接电流转电压电路640。

开关电路650包含重置晶体管Mro2。开关晶体管Mro2的第一端耦接感测单元600P、重置晶体管Mrst的第一端及开关电路610。开关晶体管Mro2的第二端耦接电路节点602。开关晶体管Mro2的控制端接收切换信号RO_2。重置晶体管Mrst的第一端耦接开关晶体管Mro2的第一端。重置晶体管Mrc2的第一端耦接电容660的第一端。重置晶体管Mrc2的第二端耦接电容660的第二端以及定电压VA。重置晶体管Mrc2的控制端接收重置信号RO_RST_C_2。电容660通过电路节点603耦接至开关晶体管Mro2的第二端。放大电路670包含开关晶体管Mamp2。开关晶体管Mamp2的控制端耦接电路节点604，开关晶体管Mamp2的第一端耦接定电压VB，并且开关晶体管Mamp2的第二端耦接电流转电压电路680。

在本实施例中，开关晶体管Mro1、开关晶体管Mro2、重置晶体管Mrst、重置晶体管Mrc1、重置晶体管Mrc2、开关晶体管Mamp1以及开关晶体管Mamp2可为低温多晶硅薄膜晶体管或金属氧化物半导体场效晶体管，但本揭露并不限于此。并且，本实施例的电流转电压电路640以及电流转电压电路680亦可例如具有上述的图2C的电流转电压电路240’或图2D的电流转电压电路240”的电路架构，于此不再赘述。

在本实施例中，读出电路600可先读出感测单元600P在未进行感测时的背景噪声信号，再接着读出感测单元600P的影像感测结果，但本揭露并不限于此。如图6B的时序，在期间P61，读出电路600通过切换信号RO_1、重置信号RO_RST以及重置信号RO_RST_C_1来同时开启开关晶体管Mro1、重置晶体管Mrst以及重置晶体管Mrc1，以使电路节点601以及从电容620至感测单元600P的整条信号传递路径的电位可被重置为定电压VA，在一些实施例中，电路节点601以及从电容620至感测单元600P的整条信号传递路径的电位可被重置为趋近于定电压VA。在期间P62，感测单元600P未进行感测。读出电路600通过切换信号RO_1开启开关晶体管Mro1，并且通过重置信号RO_RST以及重置信号RO_RST_C_1关闭重置晶体管Mrst以及重置晶体管Mrc1，以使电容620存储感测单元600P提供未具有感测结果的电流信号In，其中此电流信号In即为背景信号。在期间P63，读出电路600通过切换信号RO_1、重置信号RO_RST_1以及重置信号RO_RST_C_1关闭开关晶体管Mro1、重置晶体管Mrst以及重置晶体管Mrc1，以使电路节点601可具有对应于电容620所存储的电量，以开启开关晶体管Mamp1。对此，开关晶体管Mamp1可依据电路节点601的电压Vn来经由定电压VB提供相应的读出电流Iout1至电流转电压电路640。接着，电流转电压电路640可读出电流Iout1转换为读出电压Vout1，且再通过电路节点602来输出读出电压Vout1。因此，读出电路600可有效地读出感测单元600P所提供的不具有感测结果的背景信号。接着，在期间P64，读出电路600通过切换信号RO_2、重置信号RO_RST以及重置信号RO_RST_C_2来同时开启开关晶体管Mro2、重置晶体管Mrst以及重置晶体管Mrc2，以使电路节点603以及从电容660至感测单元600P的整条信号传递路径的电位可被重置为定电压VA，在一些实施例中，电路节点603以及从电容660至感测单元600P的整条信号传递路径的电位可被重置为趋近于定电压VA。在期间P65，感测单元600P进行感测。读出电路600通过切换信号RO_2开启开关晶体管Mro2，并且重置信号RO_RST以及重置信号RO_RST_C_2关闭重置晶体管Mrst以及重置晶体管Mrc2，以使电容660存储感测单元600P提供具有感测结果的电流信号Is。在期间P66，读出电路600通过切换信号RO_2、重置信号RO_RST以及重置信号RO_RST_C_2关闭开关晶体管Mro2、重置晶体管Mrst以及重置晶体管Mrc2，以使电路节点603可具有对应于电容660所存储的电量，以开启开关晶体管Mamp2。对此，开关晶体管Mamp2可依据电路节点603的电压Vs来经由定电压VB提供相应的读出电流Iout2至电流转电压电路640。接着，电流转电压电路640可读出电流Iout2转换为读出电压Vout2，且再通过电路节点604来输出读出电压Vout2。因此，读出电路600可有效地读出感测单元600P所提供的感测结果。在另一些实施例中，读出电路600亦可先读出感测单元600P的感测结果，再接着读出感测单元600P在未进行感测时的背景信号。

因此，本实施例的读出电路600可在不同时间分别读出同一个感测单元600P的感测结果以及背景信号，并且通过后端处理电路将读出电压Vout2与读出电压Vout1相减后，即可取得去背景噪声的读出电压。对此，在一实施例中，所述后端处理电路可例如包含图6C的差动放大器电路。图6C为本揭露的图6A实施例的差动放大器电路的电路图。参考图6C，差动放大器电路690包含放大器691、电阻R1～R4。在本实施例中，电阻R1的一端接收读出电压Vout1，并且电阻R1的另一端耦接放大器691的反相输入端。电阻R2的一端耦接放大器691的反相输入端，并且电阻R2的另一端耦接放大器691的输出端。电阻R3的一端接收读出电压Vout2，并且电阻R3的另一端耦接放大器691的正相输入端。电阻R4的一端耦接放大器691的正相输入端，并且电阻R4的另一端耦接至接地端。在本实施例中，差动放大器电路690可满足以下关系式(1)～(4)的推导，而使放大器691的输出端可输出读出电压Vout2与读出电压Vout1相减后的去背景噪声的读出电压Vout3。在以下关系式(1)～(4)中，Ra为电阻R1的电阻值。Rb为电阻R2的电阻值。Rc为电阻R3的电阻值。Rd为电阻R4的电阻值。

Ra＝Rc……………关系式(2)

Rb＝Rd……………关系式(3)

在本实施例中，图6C的差动放大器电路可例如是直接制作在感测单元100P的数组基板上，或是设置在另外的电路板上来耦接至被制造在感测单元100P的数组基板上的读出电路600。并且，本揭露取得读出电压Vout1与读出电压Vout2的差值的方式亦不限于图6C的差动放大器电路。在一实施例中，电路节点602以及电路节点604亦可耦接至另一切换电路或多任务器，而以单一条电路路径来分时输出读出电压Vout1以及读出电压Vout2至设置在另外的电路板上的后端处理电路，以进行差值运算。

值得注意的是，上述图5实施例的电子装置500的行驱动器530的读出电路530_1～530_N的每一个亦可具有如图6A的读出电路600的电路架构。也就是说，图5的读出电路530_1～530_N可对感测单元P(1,1)～P(N,M)的每一列逐列进行如上述图6B的图6B的操作时序，以取得感测单元P(1,1)～P(N,M)的每一个的具有去背景噪声的读出电压。

图7为本揭露的另一实施例的电子装置700的上视示意图。参考图7，电子装置700包含数组基板710、列驱动器720以及行驱动器730。列驱动器720配置在数组基板710的一侧，并且行驱动器730配置在数组基板710的另一侧。数组基板710的材料可与上述基板的材料相同或相似，于此不再赘述。在此另一实施例中，数组基板710包含数组排列的多个感测单元P(1,0)’～P(N,M)’，其中N、M为大于1的正整数。列驱动器720通过多个列信号线C_0～C_M耦接感测单元P(1,0)’～P(N,M)’，并且行驱动器730通过多个行信号线D_1～D_N耦接感测单元P(0,1)’～P(N,M)’。在本实施例中，行驱动器730包含多个读出电路730_1～730_N，并且读出电路730_1～730_N可各别具有上述图6A的读出电路600的电路架构。在此另一实施例中，第0行的感测单元P(1,0)’～P(N,0)’可分别作为每一列的参考感测单元。并且，这些感测单元P(1,0)’～P(N,0)’可例如是位于电子装置面板的主动区(Active area)内的一侧，且分别被边框遮蔽、被涂布有金属层而遮蔽或未耦接有感光单元，以提供可最接近背景值的背景信号。具体而言，在数组基板710进行感测前，读出电路730_1～730_N可各别进行如上述图6B的期间P61～P63的操作时序，来取得第0行的参考感测单元P(1,0)’～P(N,0)’的每一个的背景信号。接着，在数组基板710进行感测时，读出电路730_1～730_N的每一个可对应于感测单元P(1,1)’～P(N,M)’的每一列来分别反复执行如上述图6B的期间P64～P66的操作时序，以取得感测单元P(1,1)’～P(N,M)’的每一个的未去除背景噪声的读出电压。因此，电子装置面板700的后端处理电路可将感测单元P(1,1)’～P(N,M)’的每一个的未去除背景噪声的读出电压与对应列的感测单元P(1,0)’～P(N,0)’的每一个的背景信号相减，以取得感测单元P(1,1)’～P(N,M)’的每一个的去除背景噪声的读出电压。另外，本揭露的数组基板710亦可具有多行的参考感测单元，并且可配置在数组基板710当中的其他行列位置，而不限于图7的形式。于本实施例中，因第0行的感测单元P(1,0)’～P(N,0)’可分别作为每一列的参考感测单元，故读出电路600中的电容620及电容660可以具有不同的电容值，举例而言，电容620可存储感测单元P(1,0)’～P(N,0)’所提供背景信号，电容660可以存储感测单元P(1,1)’～P(N,M)’的每一个的未去除背景噪声的电流信号，则电容620的电容值可以大于电容660的电容值，或是电容620的电容值大于或等于M倍的电容660的电容值。

综上所述，本揭露的电子装置具有一种读出电路可包含一个或多个重置晶体管的配置，以使读出电路的信号传输路经的电位在进行读出操作前可被一致性地重置至固定电位，因此可有效降低读出电路所输出的读出信号的噪声。在本揭露的一些实施例中，本揭露的感测单元与读出电路设置于相同基板上或是由相同工艺形成，且将感测单元的感测结果以电压形式输出，以得到感测单元较低噪声或是较准确的感测结果。在本揭露的另一些实施例中，本揭露的读出电路或可额外读出背景信号，以搭配可进行差值运算的运算电路来产生去背景噪声的读出信号。

最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。