阅读说明：本技术 一种控制编程噪声的方法和装置 (Method and device for controlling programming noise ) 是由 李琪 于 2019-09-04 设计创作，主要内容包括：本发明提供了一种控制编程噪声的方法。所述方法包括：对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压,使得选通管导通,在选通管导通的情况下,对Nand flash存储器中存储链所处的位线施加第二预设电压,其中,通过施加第二预设电压,使得Nand flash存储器中存储链的沟道电压从0变为第一初始电压。本发明在预备编程的阶段使得不需要编程的存储链的沟道电压变高,就可以使得在编程的过程中不需要编程的存储单元的浮栅与沟道之间的电压差变得更低,消除了编程过程中引入的编程噪声,提高了Nand Flash的读取精度。(The invention provides a method for controlling programming noise. The method comprises the following steps: applying a first preset voltage to a gate tube between a memory chain in the Nand flash memory and a bit line where the memory chain is located to enable the gate tube to be conducted, and applying a second preset voltage to the bit line where the memory chain in the Nand flash memory is located under the condition that the gate tube is conducted, wherein the channel voltage of the memory chain in the Nand flash memory is changed from 0 to the first initial voltage by applying the second preset voltage. In the pre-programming stage, the voltage of the channel of the memory chain which does not need to be programmed is increased, so that the voltage difference between the floating gate and the channel of the memory unit which does not need to be programmed in the programming process is reduced, programming noise introduced in the programming process is eliminated, and the reading precision of the Nand Flash is improved.)

一种控制编程噪声的方法和装置

技术领域

本发明涉及存储领域，尤其涉及一种控制编程噪声的方法和装置。

背景技术

Nand Flash存储器是一种非易失存储器，其存储容量较大，市面常见的有1Gb/2Gb/4Gb/16Gb/32Gb等。Nand Flash按照page(页)容量来进行读、写存储阵列单元，常见的Page容量有1KB/2KB/4KB/16KB等。当用户所需写入数据的大小小于page容量时，就需要对一个Page分段多次编程才能填满整个page，例如：假设用户第一次写入数据的大小为2KB，但是用户使用的Nand Flash的page容量是4KB，因此，第一次将这2KB的数据写入NandFlash的page0(假设page0为Nand Flash的第一页)，之后，用户第二次写入数据的大小为4KB，根据Nand Flash的特性，这4KB的数据中有2KB会写入page0，而剩下的2KB会写入page1。

但多次对同一个page进行编程将会引入较大的编程噪声使得“1”存储单元(cell)的阈值变高，进而影响Nand Flash的读取精度，另外，当用户连续上万次对Nand Flash交替进行编程、擦除时由于在cell中引入了“缺陷”，使得cell更容易被编程、更难被擦除，当编程变得更加容易时，也会引入较大的编程噪声使得“1”cell的阈值变高，进而影响NandFlash的读取精度。

发明内容

鉴于上述问题，本发明提供一种控制编程噪声的方法，解决了编程过程中引入编程噪声使得“1”存储单元的阈值变高的问题。

为了解决上述技术问题，本发明实施例提供了一种控制编程噪声的方法，所述方法应用于Nand flash存储器，所述Nand flash存储器包括：寄存器和存储单元，所述寄存器为临时存储所需编程数据的器件，所述方法包括：

在所需编程的数据已经存储在所述寄存器中，预备写入所述存储单元的情况下：

对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间的选通管导通；

在存储链与其所处的位线之间的选通管导通的情况下，对所述Nand flash存储器中存储链所处的位线施加第二预设电压；

其中，通过施加所述第二预设电压，使得所述Nand flash存储器中存储链的沟道电压从0变为第一初始电压。

可选地，在对所述Nand flash存储器中存储链所处的位线施加第二预设电压之后，所述方法还包括：

接收编程指令，对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加选通工作电压；

对所述不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得不需要编程的存储链与其所处的位线之间的选通管关断；

在所述不需要编程的存储链与其所处的位线之间的选通管关断的情况下，对所述不需要编程的存储链所处的字线施加导通电压，所述导通电压和所述第一初始电压共同作用，使得所述不需要编程的存储链的沟道电压变为第一高沟道电压，进而降低所述不需要编程的存储单元的浮栅与沟道之间的电压差。

可选地，所述第一高沟道电压为所述第一初始电压与第一原始电压之和，所述第一原始电压为未对所述不需要编程的存储链所处的位线施加所述第二预设电压，且所述不需要编程的存储链与其所处的位线之间的选通管关断的情况下，直接对所述不需要编程的存储链所处的位线施加电源电压，且对所述不需要编程的存储链所处的字线施加所述导通电压时，所述不需要编程的存储链的沟道电压。

可选地，所述方法还包括：

接收使能信号，所述使能信号用于开启或者关闭对所述Nand flash存储器中存储链所处的字线施加第三预设电压的功能，所述第三预设电压用于提高所述Nand flash存储器中存储链的沟道电压；

在所述使能信号为高电平的情况下，对所述Nand flash存储器中存储链所处的字线施加第三预设电压；

其中，在既施加所述第二预设电压且施加所述第三预设电压的情况下，所述第二预设电压和所述第三预设电压共同作用，使得所述不需要编程的存储链的沟道电压从0变为第二初始电压，所述第二初始电压由所述第三预设电压和所述Nand flash存储器中存储单元的阈值电压的绝对值之和，与所述Nand flash存储器中存储单元的阈值电压的绝对值之间的大小决定。

可选地，在对所述Nand flash存储器中存储链所处的位线施加第二预设电压之后，所述方法还包括：

接收编程指令，对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加所述选通工作电压；

对所述不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得所述不需要编程的存储链与其所处位线之间的选通管关断；

在所述不需要编程的存储链与其所处位线之间的选通管关断的情况下，对所述不需要编程的存储链所处的字线施加导通电压，所述导通电压和所述第二初始电压共同作用，使得所述不需要编程的存储链的沟道电压变为第二高沟道电压，进而降低所述不需要编程的存储单元的浮栅与沟道之间的电压差。

可选地，所述第二高沟道电压为所述第二初始电压与第二原始电压之和，所述第二原始电压为未对所述不需要编程的存储链所处的位线施加所述第二预设电压，且所述不需要编程的存储链与其所处位线之间的选通管关断的情况下，直接对所述不需要编程的存储链所处的位线施加电源电压，且对所述不需要编程的存储链所处的字线施加所述导通电压与所述第三预设电压之差时，所述不需要编程的存储链的沟道电压。

可选地，所述第二初始电压大于所述第一初始电压；

在所述第三预设电压与所述不需要编程的存储单元的阈值电压的绝对值之和大于所述第二预设电压的情况下，所述第二初始电压等于所述不需要编程的存储单元的阈值电压的绝对值；

在所述第三预设电压与所述不需要编程的存储单元的阈值电压的绝对值之和不大于所述第二预设电压的情况下，所述第二初始电压等于所述第三预设电压与所述不需要编程的存储单元的阈值电压的绝对值之和。

本发明实施例还提供了另一种控制编程噪声的方法，所述方法应用于Nand flash存储器，所述Nand flash存储器包括：寄存器和存储单元，所述寄存器为临时存储所需编程数据的器件，所述方法包括：

在所需编程的数据已经存储在所述寄存器中，预备写入所述存储单元的情况下：

对所述Nand flash存储器中存储链所处的字线施加第一预设电压，所述第一预设电压用于提高所述Nand flash存储器中存储链的沟道电压；

对所述Nand flash存储器中存储链与其所处位线之间的选通管施加第二预设电压，使得所述Nand flash存储器中存储链与其所处位线之间的选通管导通；

在所述Nand flash存储器中存储链与其所处位线之间的选通管导通的情况下，对所述Nand flash存储器中存储链所处的位线施加第三预设电压，使得所述Nand flash存储器中存储链的沟道电压从0变为初始电压，所述初始电压由所述第一预设电压和Nandflash存储器中存储单元的阈值电压的绝对值之和决定。

本发明实施例还提供了一种控制编程噪声的装置，所述装置应用于Nand flash存储器，所述Nand flash存储器包括：寄存器和存储单元，所述寄存器为临时存储所需编程数据的器件，所述装置包括：

在所需编程的数据已经存储在所述寄存器中，预备写入所述存储单元的情况下：

选通管加压模块，用于对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间选通管导通；

位线加压模块，用于在存储链与其所处的位线之间的选通管导通的情况下，对所述Nand flash存储器中存储链所处的位线施加第二预设电压；

其中，通过施加所述第二预设电压，使得所述Nand flash存储器中存储链的沟道电压从0变为第一初始电压。

可选地，所述装置还包括：

编程位线选通管加压模块，用于接收编程指令，对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加选通工作电压；

未选中位线加电源电压模块，用于对所述不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得不需要编程的存储链与其所处的位线之间的选通管关断；

字线加压导通模块，用于在所述不需要编程的存储链与其所处的位线之间的选通管关断的情况下，对所述不需要编程的存储链所处的字线施加导通电压，所述导通电压和所述第一初始电压共同作用，使得所述不需要编程的存储链的沟道电压变为第一高沟道电压，进而降低所述不需要编程的存储单元的浮栅与沟道之间的电压差。

可选地，所述装置还包括：

第一高沟道电压取值模块，用于所述第一高沟道电压的取值，所述第一高沟道电压为所述第一初始电压与第一原始电压之和，所述第一原始电压为未对所述不需要编程的存储链所处的位线施加所述第二预设电压，且所述不需要编程的存储链与其所处的位线之间的选通管关断的情况下，直接对所述不需要编程的存储链所处的位线施加电源电压，且对所述不需要编程的存储链所处的字线施加所述导通电压时，所述不需要编程的存储链的沟道电压。

可选地，所述装置还包括：

使能模块，用于接收使能信号，所述使能信号用于开启或者关闭对所述Nandflash存储器中存储链所处的字线施加第三预设电压的功能，所述第三预设电压用于提高所述Nand flash存储器中存储链的沟道电压；

高电平字线加压模块，用于在所述使能信号为高电平的情况下，对所述Nandflash存储器中存储链所处的字线施加第三预设电压；

其中，在既施加所述第二预设电压且施加所述第三预设电压的情况下，所述第二预设电压和所述第三预设电压共同作用，使得所述Nand flash存储器中存储链的沟道电压从0变为第二初始电压，所述第二初始电压由所述第三预设电压和所述Nand flash存储器中存储单元的阈值电压的绝对值之和，与所述Nand flash存储器中存储单元的阈值电压的绝对值之间的大小决定。

可选地，所述装置还包括：

高电平编程位线选通管加压模块，用于接收编程指令，对所述Nand flash存储器中存储链与其所处位线之间的选通管施加所述选通工作电压；

高电平未选中位线加电源电压模块，用于对所述不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得所述不需要编程的存储链与其所处位线之间的选通管关断；

高电平字线加压导通模块，用于在所述不需要编程的存储链与其所处位线之间的选通管关断的情况下，对所述不需要编程的存储链所处的字线施加导通电压，所述导通电压和所述第二初始电压共同作用，使得所述不需要编程的存储链的沟道电压变为第二高沟道电压，进而降低所述不需要编程的存储单元的浮栅与沟道之间的电压差。

可选地，所述装置还包括：

第二高沟道电压取值模块，用于所述第二高沟道电压的取值，所述第二高沟道电压为所述第二初始电压与第二原始电压之和，所述第二原始电压为未对所述不需要编程的存储链所处的位线施加所述第二预设电压，且所述不需要编程的存储链与其所处位线之间的选通管关断的情况下，直接对所述不需要编程的存储链所处的位线施加电源电压，且对所述不需要编程的存储链所处的字线施加所述导通电压与所述第三预设电压之差时，所述不需要编程的存储链的沟道电压。

可选地，所述装置还包括：

第二初始电压取值模块，用于所述第二初始电压的取值，所述第二初始电压大于所述第一初始电压；

在所述第三预设电压与所述Nand flash存储器中存储单元的阈值电压的绝对值之和大于所述第二预设电压的情况下，所述第二初始电压等于所述Nand flash存储器中存储单元的阈值电压的绝对值；

在所述第三预设电压与所述Nand flash存储器中存储单元的阈值电压的绝对值之和不大于所述第二预设电压的情况下，所述第二初始电压等于所述第三预设电压与所述Nand flash存储器中存储单元的阈值电压的绝对值之和。

本发明实施例还提供了另一种控制编程噪声的装置，所述装置应用于Nand flash存储器，所述Nand flash存储器包括：寄存器和存储单元，所述寄存器为临时存储所需编程数据的器件，所述装置包括：

在所需编程的数据已经存储在所述寄存器中，预备写入所述存储单元的情况下：

字线加压模块，用于对所述Nand flash存储器中存储链所处的字线施加第一预设电压，所述第一预设电压用于提高所述Nand flash存储器中存储链的沟道电压；

位线选通管加压模块，用于对所述Nand flash存储器中存储链与其所处位线之间的选通管施加第二预设电压，使得Nand flash存储器中存储链与其所处位线之间的选通管导通；

未选中位线加压模块，用于在所述Nand flash存储器中存储链与其所处位线之间的选通管导通的情况下，对所述Nand flash存储器中存储链所处的位线施加第三预设电压，使得所述Nand flash存储器中存储链的沟道电压从0变为初始电压，所述初始电压由所述第一预设电压和所述Nand flash存储器中存储单元的阈值电压的绝对值之和决定。

本发明提供的一种控制编程噪声的方法，在所需编程的数据预备写入存储单元的情况下，对Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间的选通管导通；在存储链与其所处的位线之间的选通管导通的情况下，对Nand flash存储器中存储链所处的位线施加第二预设电压；使得Nandflash存储器中存储链的沟道电压从0变为第一初始电压。即，在预备编程的阶段使得Nandflash存储器中存储链的沟道电压变高，就可以使得在编程的过程中不需要编程的存储单元的浮栅与沟道之间的电压差变得更低，消除了编程过程中引入的编程噪声，提高了NandFlash的读取精度。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是目前Nand flash存储器中存储单元的两个位线(BL)连接的cell示意图及其等效电容示意图；

图2是目前Nand flash存储器中不需要编程的存储单元的编程过程的时序图；

图3是目前编程噪声对cell阈值分布的影响的示意图；

图4是本发明实施例的一种控制编程噪声方法的流程图；

图5是本发明实施例第一种控制编程噪声的方法中不需要编程的存储单元的时序图；

图6是本发明实施例第二种控制编程噪声的方法中不需要编程的存储单元的时序图；

图7是本发明实施例一种控制编程噪声的装置的框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

发明人发现目前Nand flash存储器存储单元在编程操作过程中会引入编程噪声，导致Nand flash存储器的读操作的精度较低，产生这个问题的原因是：“1”cell的浮栅与沟道之间的电压差较高使得“1”cell的阈值变高，从而导致Nand flash存储器的读操作的精度降低。

首先对目前Nand flash存储器存储单元编程操作过程分析如下：

参照图1，示出了目前Nand flash存储器中存储单元的两个位线(BL)连接的cell示意图及其等效电容示意图；参照图2，示出了目前Nand flash存储器中不需要编程的存储单元的编程过程的时序图。假设两个BL上分别串联了m个cell(m个cell组成存储链)，需要对BL1上第n个cell进行编程，则在编程时，在该cell的浮栅施加编程电压Vpgm，即，WLn＝Vpgm，其他不需要编程的cell施加导通电压Vpass，即WL0～WLn-1＝Vpass，WLn+1～WLm＝Vpass，该Vpass使得其他不需要编程的cell导通，从而使得同一个BL串联的cell的沟道(channel)全部连接在一起，在编程过程中：

因需要对BL1中第n个cell进行编程，所以需要对BL1施加电压0，对BL1的选通管(Sgd)施加选通工作电压，使得选通管(该选通管即为存储链与其所处的位线BL1之间的选通管)导通，其在需要编程的cell的浮栅加压编程电压WLn＝Vpgm，其他不需要编程的cell加压导通电压WL_unsel＝Vpass的情况下，BL1串联的cell的沟道(Channel)电压为0，则需要编程的cell的浮栅与沟道的电压差为Vpgm，需要编程的cell的沟道中的电子在电压Vpgm的作用下从其沟道中遂穿到浮栅中，此时需要编程的cell阈值升高为正值，需要编程的cell被编程。不需要编程的cell的浮栅与沟道的电压差为Vpass，但电压Vpass不足以使得不需要编程的cell的沟道中的电子遂穿到浮栅中，不需要编程的cell依然保持负值，即，不需要编程的cell不会被编程。

根据Nand flash存储器存储单元的特性，对BL1中第n个cell施加WLn，也同时会对BL2中第n个cell施加WLn。因为BL2上串联的cell均不需要编程，所以需要对BL2施加电源电压vdd，同样的，BL2的选通管(Sgd)上被施加的也是选通工作电压，这样就使得BL2的选通管关断，在BL2的第n个cell的浮栅加压编程电压WLn＝Vpgm，其他不需要编程的cell的浮栅加压导通电压WL_unsel＝Vpass的情况下，BL2串联的cell的沟道上的原始电压vch＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]，其中，c1为BL2串联的cell的浮栅对沟道的等效电容，c2为BL2串联的cell的沟道对衬底的等效电容。此时，BL2中第n个cell的浮栅与沟道的电压差为Vpgm-vch，BL2中第n个cell的沟道中的电子在Vpgm-vch电压的作用下无法遂穿到浮栅，BL2中第n个cell的阈值保持为负数，BL2中第n个cell的没有被编程。

基于以上编程过程，发明人进一步发现编程操作过程中引入编程噪声问题的具体原因及其影响是：

当采取多次对同一page编程时，对于不需要编程的cell在浮栅与沟道之间连续多次加压Vpgm-vch，也会使得少量电子从沟道中遂穿到浮栅中，使得原本不需要的编程的“1”cell的阈值增加，此即为引入编程噪声。可以理解的是，对同一page第2次编程时会对第1次编程的数据造成编程噪声，第3次编程时会对第1次、第2次编程的数据造成编程噪声，以此类推，而为了保证读取数据的可靠性，业界统一规定对同一page多次编程的次数不超过4次，这限制了大容量的Nand Flash存储器有效的在单位数据量比较小的应用场所下的使用。

另外，当用户上万次对Nand Flash存储器交替进行编程、擦除时会在cell的浮栅与沟道之间的氧化层中引入“缺陷”，这同样使得不需要编程的cell在电压差Vpgm-vch下仍然有少量电子从沟道移动到浮栅，从而导致不需要编程的cell阈值增加，此也为引入编程噪声。受此影响，目前业界大多Nand Flash存储器的编程、擦除的次数一般在几百至几万次不等。

参照图3，示出了目前编程噪声对cell阈值分布的影响的示意图，图3中“1”表示不需要编程的cell，“0”表示编程的cell，编程噪声会使得Nand Flash存储器的cell的阈值分布向右偏移，即，“1”cell的阈值变大，假设Nand Flash存储器读取数据时的电压为Vrd，当“1”cell的阈值电压变大时，“1”cell的阈值分布的最大值与Vrd的差值V_m将被变小为图3所示的V_m1，从而使得Nand Flash存储器读数据时误差变大，精度降低。

基于以上问题，发明人经过深入研究，结合Nand flash存储器中cell的特性，经过大量实地测试和仿真计算，大胆地、创造性的提出在预备编程的阶段，在不需要编程的cell的位线上施加一个预设电压，提高不需要编程的cell的沟道电压，降低编程过程中不需要编程的cell的浮栅与沟道之间的电压差，解决了上述问题。以下对发明人提出的解决方案进行详细解释和说明。

图4示出了本发明实施例的一种控制编程噪声方法的流程图。该方法应用于Nandflash存储器，Nand flash存储器包括：寄存器和存储单元，寄存器为临时存储所需编程数据的器件，控制编程噪声的方法包括如下步骤：

在所需编程的数据已经存储在寄存器中，预备写入存储单元的情况下：

步骤101：对Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间的选通管导通。

本发明实施例中，根据Nand flash存储器的特性，Nand flash存储器在整个编程操作的过程中，首先会将所需编程的数据放在寄存器中，之后再接收到相关的指令，才从寄存器中将所需编程数据写入对应的cell，这个阶段称之为预备编程阶段。

在预备编程阶段，对Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间的选通管导通，该第一预设电压大于一般情况下导通选通管的选通工作电压，第一预设电压大于选通工作电压的原因和此阶段导通选通管的目的在下文对应处解释，在此先不做赘述。

步骤102：在存储链与其所处的位线之间的选通管导通的情况下，对Nand flash存储器中存储链所处的位线施加第二预设电压。

本发明实施例中，在预备编程阶段，在存储链与其所处的位线之间的选通管导通的情况下，对Nand flash存储器中存储链所处的位线施加第二预设电压Vbl。因为存储链与其所处的位线之间的选通管导通，又由于Nand flash存储器中存储单元的阈值均为负值，Nand flash存储器中存储单元所处的字线不施加电压(0)，所以第二预设电压Vbl通过导通的选通管加载到Nand flash存储器中存储单元上，使得Nand flash存储器中的存储单元均被导通，则Nand flash存储器中的存储单元的沟通均连接导通，此时Nand flash存储器中存储链的沟通电压由0变为第一初始电压，第一初始电压的值为Nand flash存储器中存储单元的阈值电压的绝对值：|Vth|。

因为对Nand flash存储器中存储链所处的位线施加了第二预设电压Vbl，所以要使得Nand flash存储器中存储链所处的位线上的选通管的电压提高，才能保证不需要编程的存储链所处的位线上的选通管导通，所以第一预设电压大于一般情况下导通选通管的选通工作电压。第一预设电压的具体取值由第二预设电压Vbl决定，而第二预设电压Vbl的具体取值是经过大量的实际测试和仿真计算得到的经验值，其值小于电源电压且大于0，不同的Nand flash存储器根据各自工艺的不同，可能导致第二预设电压Vbl的不同。

上述过程中，通过对Nand flash存储器中存储链所处的位线施加第二预设电压Vbl，使得Nand flash存储器中存储链的沟道电压从0变为第一初始电压，即，在还未进入编程过程的阶段，Nand flash存储器中存储链的沟道电压就变高。

可选地，在对Nand flash存储器中存储链所处的位线施加第二预设电压，提高了Nand flash存储器中存储链的沟道电压之后，控制编程噪声的方法还包括如下步骤：

步骤103：接收编程指令，对Nand flash存储器中存储链与其所处的位线之间的选通管施加选通工作电压。

本发明实施例中，在预备阶段完成上述操作后，进入正式编程阶段，即，将所需编程的数据写入Nand flash存储器中cell的阶段。该阶段与目前编程阶段的操作方法一直，接收编程指令，对Nand flash存储器中存储链与其所处的位线之间的选通管施加选通工作电压，使得需要编程的cell所处的位线上的选通管导通。

步骤104：对不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得不需要编程的存储链与其所处的位线之间的选通管关断。

本发明实施例中，编程阶段，对不需要编程的存储链所处的位线需要施加电源电压，该电源电压和选通工作电压使得不需要编程的存储链所处的位线上的选通管关断。

步骤105：在不需要编程的存储链与其所处的位线之间的选通管关断的情况下，对不需要编程的存储链所处的字线施加导通电压，导通电压和第一初始电压共同作用，使得不需要编程的存储链的沟道电压变为第一高沟道电压，进而降低不需要编程的存储单元的浮栅与沟道之间的电压差。

本发明实施例中，在不需要编程的存储链所处的位线上的选通管关断的情况下，对不需要编程的存储链所处的字线施加导通电压，根据以上所述的工作原理可知，此时不需要编程的存储链的沟道电压本应该为第一原始电压vch＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]，但因为在预备编程阶段，不需要编程的存储链的沟道电压由0变为第一初始电压|Vth|，所以此时不需要编程的存储链的沟道电压变为第一高沟道电压vch1，第一高沟道电压vch1的取值为第一初始电压与第一原始电压vch之和，第一高沟道电压vch1的取值为vch1＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]+|Vth|。

而需要编程的存储链所处的位线上的选通管导通，且需要编程的存储链所处的位线上施加的电压为0，因此，预备阶段被升高的沟道电压又被放电降为0。

综上所述，该种方法可以减少|Vth|的编程噪声，即，在编程阶段，不需要编程的存储链的沟道电压变高，而不需要编程的存储链的沟道电压变高，就使得不需要编程的存储单元的浮栅与沟道之间的电压差降低，相较于目前不需要编程的存储单元的浮栅与沟道之间的电压差Vpgm-vch，本发明不需要编程的存储单元的浮栅与沟道之间的电压差Vpgm-vch1更低，更低的电压差就不会使得不需要编程的存储单元的电子从沟道中遂穿到浮栅中，从而就不会在编程过程中引入编程噪声。

可选地，上述方法可以解决Nand Flash存储器一般情况下编程过程中引入编程噪声的问题，但是当用户上万次对Nand Flash存储器交替进行编程、擦除时会在cell的浮栅与沟道之间的氧化层中引入“缺陷”，导致原本不需要编程的cell的阈值会逐渐由负值接近0，即，不需要编程的cell的阈值的绝对值|Vth|变小，甚至就变为0，此时用上一种方法就不能解决编程噪声的问题，因此，本申请实施例在上一种方法的基础上，提出了第二种控制编程噪声的方法，解决了编程噪声的问题，该方法具体包括：

步骤201：接收使能信号，使能信号用于开启或者关闭对Nand flash存储器中存储链所处的字线施加第三预设电压的功能，第三预设电压用于提高Nand flash存储器中存储链的沟道电压。

步骤202：在使能信号为高电平的情况下，对Nand flash存储器中存储链所处的字线施加第三预设电压；

其中，在既施加第二预设电压且施加第三预设电压的情况下，第二预设电压和第三预设电压共同作用，使得Nand flash存储器中存储链的沟道电压从0变为第二初始电压，第二初始电压由第三预设电压和Nand flash存储器中存储单元的阈值电压的绝对值之和，与Nand flash存储器中存储单元的阈值电压的绝对值之间的大小决定。

本发明实施例中，由于在Nand Flash存储器使用初期，各个cell的性能指标都是正常的，可以只使用上一种方法就达到目的，因此可以设置一个使能信号，该使能信号用于开启或者关闭对Nand flash存储器中存储链所处的字线施加第三预设电压V1的功能，即，当对Nand flash存储器中存储链所处的字线施加第三预设电压的功能开启时，就是采用第二种控制编程噪声的方法。可以定义使能信号为高电平时，开启该功能，使能信号为低电平时，关闭该功能，当然也可以定义使能信号为低电平时，开启该功能，使能信号为高电平时，关闭该功能，本发明实施例对此不做限制。

对Nand flash存储器中存储链所处的字线施加第三预设电压V1的目的是提高Nand flash存储器中存储链的沟道电压，上一种方法中，当存储单元的阈值均为负值时，第二预设电压Vbl通过导通的选通管加载到存储单元上，此时Nand flash存储器中存储链所处的字线不施加电压(0)，可以使得存储单元均被导通，但是当存储单元的阈值变大，逐渐接近甚至等于0时，第二预设电压Vbl通过导通的选通管加载到存储单元上，就无法使得存储单元均被导通，因此，对Nand flash存储器中存储链所处的字线施加第三预设电压V1，即提高了Nand flash存储器中存储链所处的字线的电压，就会使得存储单元均被导通，这样，通过第二预设电压Vbl和第三预设电压V1共同作用，使得Nand flash存储器中存储链的沟道电压从0变为第二初始电压。

其中，第二初始电压由第三预设电压V1和不需要编程的存储单元的阈值电压的绝对值|Vth|之和，与不需要编程的存储单元的阈值电压的绝对值|Vth|之间的大小决定。当V1+|Vth|>Vbl时，第二初始电压等于Vbl；当V1+|Vth|<＝Vbl时，第二初始电压等于V1+|Vth|。第三预设电压V1的具体取值是经过大量的实际测试和仿真计算得到的经验值，其值小于导通电压且大于0，不同的Nand flash存储器根据各自工艺的不同，可能导致第三预设电压V1的不同。

同理，在预备编程阶段之后，进入编程过程的阶段，其步骤如下：

步骤203：接收编程指令，对Nand flash存储器中Nand flash存储器中存储链与其所处位线之间的选通管施加选通工作电压；

步骤204：对不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得不需要编程的存储链与其所处位线之间的选通管关断；

步骤205：在不需要编程的存储链与其所处位线之间的选通管关断的情况下，对不需要编程的存储链所处的字线施加导通电压，导通电压和第二初始电压共同作用，使得不需要编程的存储链的沟道电压变为第二高沟道电压，进而降低不需要编程的存储单元的浮栅与沟道之间的电压差。

本发明实施例中，在编程过程的阶段，在不需要编程的存储链所处的位线上的选通管关断的情况下，对不需要编程的存储链所处的字线施加的导通电压变为Vpass-V1，而需要编程的存储链所处的字线施加的编程电压为Vpgm-V1，根据以上所述的工作原理可知，此时不需要编程的存储链的沟道电压本应该为第二原始电压δVch＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]-V1*[c1/(c1+c2)]，但因为在预备编程阶段，不需要编程的存储链的沟道电压由0变为第二初始电压，所以此时不需要编程的存储链的沟道电压变为第二高沟道电压vch2，第二高沟道电压vch2的取值为第二初始电压与第二原始电压δVch之和，第二高沟道电压vch2的取值为：

当V1+|Vth|>Vbl时：

vch2＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]+Vbl-V1*[c1/(c1+c2)]；

当V1+|Vth|<＝Vbl时：

vch2＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]+|Vth|+V1-V1*[c1/(c1+c2)]。

综上所述，第二种方法在V1+|Vth|>Vbl时，可以减少Vbl-V1*[c1/(c1+c2)]的编程噪声；在V1+|Vth|<＝Vbl时，可以减少|Vth|+V1*[c2/(c1+c2)]的编程噪声，即，在编程阶段，不需要编程的存储链的沟道电压变高，而不需要编程的存储链的沟道电压变高，就使得不需要编程的存储单元的浮栅与沟道之间的电压差降低，相较于目前上一种方法中不需要编程的存储单元的浮栅与沟道之间的电压差Vpgm-vch1，本发明不需要编程的存储单元的浮栅与沟道之间的电压差比Vpgm-vch1更低，更低的电压差就不会在不需要编程的存储单元的阈值变高趋近甚至变成于0时，使得不需要编程的存储单元的电子从沟道中遂穿到浮栅中，从而就不会在编程过程中引入编程噪声。

下面结合时序图，分别对第一种方法和第二种方法做解释和说明。

参照图5，示出了本发明实施例第一种控制编程噪声的方法中不需要编程的的存储单元的时序图，其中，阶段一指预备编程阶段，阶段二指编程过程的阶段，sgd指存储链与位线之间的选通管，vsg指第一预设电压，vsgd指选通电压，WLn指编程电压，WL_unsel指导通电压，sgs指，csc指存储链共用的源端，1data channel指不需要编程的存储链的沟道电压，0data channel指需要编程的存储链的沟道电压。

该种方法下，Nand flash存储器中的存储单元的阈值保持正常，为负值，在阶段一：对Nand flash存储器中存储链与其所处的位线的选通管施加vsg，使得存储链与其所处的位线之间的选通管导通，对Nand flash存储器中存储链所处的位线施加第二预设电压Vbl，Nand flash存储器中存储链的WLn以及WL_unsel均为0，由于Nand flash存储器中存储单元的阈值为负数，Nand flash存储器中存储链中的存储单元均导通，Nand flash存储器中存储单元的channel相连接。在sgd导通时，根据Nand flash存储器中存储单元的特性可知，1data channel电压从0变为Nand flash存储器中存储单元的阈值的绝对值：|Vth|。

在阶段二：对Nand flash存储器中存储链与其所处的位线之间的选通管施加vsgd，对不需要编程的存储链所处的位线施加电源电压vdd，使得sgd关段，与需要编程的存储单元同一字线的不需要编程的存储单元的字线施加电压Vpgm，剩余不需要编程的存储单元的字线施加电压Vpass，则1data channel电压变为：Vch＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]。

由于在阶段一，1data channel上加载了初始值|Vth|，因此最终编程过程中的阶段1data channel的电压为：vch1＝Vch+|Vth|＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]+|Vth|；

即，编程过程中的阶段不需要编程的存储单元的浮栅与沟道之间的电压差为Vpgm-vch1，降低了不需要编程的存储单元的浮栅与沟道之间的电压差，更低的电压差就不会使得不需要编程的存储单元的电子从沟道中遂穿到浮栅中，从而就不会在编程过程中引入编程噪声。

参照图6，示出了本发明实施例第二种控制编程噪声的方法中不需要编程的存储单元的时序图，其中，阶段一指预备编程阶段，阶段二指编程过程的阶段，sgd指存储链与位线之间的选通管，vsg指第一预设电压，vsgd指选通电压，WLn指编程电压，WL_unsel指导通电压，sgs指，csc指存储链共用的源端，1data channel指不需要编程的存储链的沟道电压，0data channel指需要编程的存储链的沟道电压。

该种方法下，Nand flash存储器中存储单元的阈值趋近于0，采用第一种方法无法使得Nand flash存储器中存储单元均导通，因此，在阶段一：对Nand flash存储器中存储单元的浮栅均施加第三预设电压V1，其他与第一种方法一样，使得Nand flash存储器中存储单元均导通，所有Nand flash存储器中存储单元的channel相连接。在sgd导通时，根据Nandflash存储器中存储单元的特性可知，1data channel电压为：当V1+|Vth|>Vbl时，1datachannel电压等于Vbl；当V1+|Vth|<＝Vbl时，1data channel电压等于V1+|Vth|。

在阶段二：对Nand flash存储器中存储链与其所处的位线之间的选通管施加vsgd，对不需要编程的存储链所处的位线施加电源电压vdd，使得sgd关段，与需要编程的存储单元同一字线的不需要编程的存储单元的字线施加电压Vpgm-V1，剩余不需要编程的存储单元的字线施加电压Vpass-V1，则1data channel电压变为：δVch＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]-V1*[c1/(c1+c2)]。由于在阶段一，1data channel上加载了初始值，因此最终编程过程中的阶段1data channel的电压为：当V1+|Vth|>Vbl时：vch2＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]+Vbl-V1*[c1/(c1+c2)]；当V1+|Vth|<＝Vbl时：vch2＝[1/m*Vpgm+(m-1)/m*Vpass]*[c1/(c1+c2)]+|Vth|+V1-V1*[c1/(c1+c2)]。

即，编程过程中的阶段不需要编程的存储单元的浮栅与沟道之间的电压差比第一种方法的电压差Vpgm-vch1更低，降低了不需要编程的存储单元的浮栅与沟道之间的电压差，更低的电压差就不会使得不需要编程的存储单元的电子从沟道中遂穿到浮栅中，从而就不会在编程过程中引入编程噪声。

需要说明的是，在实际的Nand flash存储器应用时，可以不设置使能信号来控制是否采用第二种控制编程噪声的方法，因为直接对Nand flash存储器中存储链的字线施加第三预设电压并不影响Nand flash存储器的正常使用，所以可以从一开始使用Nand flash存储器时，就采用上述第二种控制编程噪声的方法，即，不设置使能信号，直接对Nandflash存储器中存储链的字线施加预设电压，该方法具体包括：

在所需编程的数据已经存储在寄存器中，预备写入存储单元的情况下：

对Nand flash存储器中存储链所处的字线施加第一预设电压，第一预设电压用于提高Nand flash存储器中存储链的沟道电压；

对Nand flash存储器中存储链与其所处位线之间的选通管施加第二预设电压，使得Nand flash存储器中存储链与其所处位线之间的选通管导通；

在Nand flash存储器中存储链与其所处位线之间的选通管导通的情况下，对Nandflash存储器中存储链所处的位线施加第三预设电压，使得Nand flash存储器中存储链的沟道电压从0变为初始电压，初始电压由第一预设电压和Nand flash存储器中存储单元的阈值电压的绝对值之和决定。

需要说的是，以上实施中例举的数据只是为了更好的解释本发明实施例而例举的简单数据，并不代表Nand flash存储器实际的具体数据。

本发明实施例还提供了一种控制编程噪声的装置，参照图7，示出了本发明实施例一种控制编程噪声的装置的框图，该装置应用于Nand flash存储器，Nand flash存储器包括：寄存器和存储单元，寄存器为临时存储所需编程数据的器件，控制编程噪声的装置包括：

在所需编程的数据已经存储在寄存器中，预备写入存储单元的情况下：

选通管加压模块310，用于对Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间选通管导通；

位线加压模块320，用于在存储链与其所处的位线之间的选通管导通的情况下，对Nand flash存储器中存储链所处的位线施加第二预设电压；

其中，通过施加所述第二预设电压，使得所述Nand flash存储器中存储链的沟道电压从0变为第一初始电压。

可选地，控制编程噪声的装置还包括：

编程位线选通管加压模块，用于接收编程指令，对Nand flash存储器中存储链与其所处的位线之间的选通管施加选通工作电压；

未选中位线加电源电压模块，用于对不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得不需要编程的存储链与其所处的位线之间的选通管关断；

字线加压导通模块，用于在不需要编程的存储链与其所处的位线之间的选通管关断的情况下，对不需要编程的存储链所处的字线施加导通电压，导通电压和第一初始电压共同作用，使得不需要编程的存储链的沟道电压变为第一高沟道电压，进而降低不需要编程的存储单元的浮栅与沟道之间的电压差。

可选地，控制编程噪声的装置还包括：

第一高沟道电压取值模块，用于第一高沟道电压的取值，第一高沟道电压为第一初始电压与第一原始电压之和，第一原始电压为未对不需要编程的存储链所处的位线施加第二预设电压，且不需要编程的存储链与其所处的位线之间的选通管关断的情况下，直接对不需要编程的存储链所处的位线施加电源电压，且对不需要编程的存储链所处的字线施加导通电压时，不需要编程的存储链的沟道电压。

可选地，控制编程噪声的装置还包括：

使能模块，用于接收使能信号，使能信号用于开启或者关闭对Nand flash存储器中存储链所处的字线施加第三预设电压的功能，第三预设电压用于提高Nand flash存储器中存储链的沟道电压；

高电平字线加压模块，用于在使能信号为高电平的情况下，对Nand flash存储器中存储链所处的字线施加第三预设电压；

其中，在既施加第二预设电压且施加第三预设电压的情况下，第二预设电压和第三预设电压共同作用，使得Nand flash存储器中存储链的沟道电压从0变为第二初始电压，第二初始电压由第三预设电压和Nand flash存储器中存储单元的阈值电压的绝对值之和，与Nand flash存储器中存储单元的阈值电压的绝对值之间的大小决定。

可选地，控制编程噪声的装置还包括：

高电平编程位线选通管加压模块，用于接收编程指令，对Nand flash存储器中不需要编程的存储链与其所处位线之间的选通管施加选通工作电压；

高电平未选中位线加电源电压模块，用于对不需要编程的存储链所处的位线施加电源电压，其中，通过施加的选通工作电压和电源电压，使得不需要编程的存储链与其所处位线之间的选通管关断；

高电平字线加压导通模块，用于在不需要编程的存储链与其所处位线之间的选通管关断的情况下，对不需要编程的存储链所处的字线施加导通电压，导通电压和第二初始电压共同作用，使得不需要编程的存储链的沟道电压变为第二高沟道电压，进而降低不需要编程的存储单元的浮栅与沟道之间的电压差。

可选地，控制编程噪声的装置还包括：

第二高沟道电压取值模块，用于第二高沟道电压的取值，第二高沟道电压为第二初始电压与第二原始电压之和，第二原始电压为未对不需要编程的存储链所处的位线施加第二预设电压，且不需要编程的存储链与其所处位线之间的选通管关断的情况下，直接对不需要编程的存储链所处的位线施加电源电压，且对不需要编程的存储链所处的字线施加导通电压与第三预设电压之差时，不需要编程的存储链的沟道电压。

可选地，控制编程噪声的装置还包括：

第二初始电压取值模块，用于第二初始电压的取值，第二初始电压大于第一初始电压；

在第三预设电压与Nand flash存储器中存储单元的阈值电压的绝对值之和大于第二预设电压的情况下，第二初始电压等于Nand flash存储器中存储单元的阈值电压的绝对值；

在第三预设电压与Nand flash存储器中存储单元的阈值电压的绝对值之和不大于第二预设电压的情况下，第二初始电压等于第三预设电压与Nand flash存储器中存储单元的阈值电压的绝对值之和。

本发明实施例还提供了另一种控制编程噪声的装置，该装置应用于Nand flash存储器，Nand flash存储器包括：寄存器和存储单元，寄存器为临时存储所需编程数据的器件，控制编程噪声的装置包括：

在所需编程的数据已经存储在寄存器中，预备写入存储单元的情况下：

字线加压模块，用于对Nand flash存储器中存储链所处的字线施加第一预设电压，第一预设电压用于提高Nand flash存储器中存储链的沟道电压；

位线选通管加压模块，用于对Nand flash存储器中存储链与其所处位线之间的选通管施加第二预设电压，使得Nand flash存储器中存储链与其所处位线之间的选通管导通；

未选中位线加压模块，用于在Nand flash存储器中存储链与其所处位线之间的选通管导通的情况下，对Nand flash存储器中存储链所处的位线施加第三预设电压，使得Nand flash存储器中存储链的沟道电压从0变为初始电压，初始电压由第一预设电压和Nand flash存储器中存储单元的阈值电压的绝对值之和决定。

通过上述实施例，本发明在所需编程的数据预备写入存储单元的情况下，对Nandflash存储器中存储链与其所处的位线之间的选通管施加第一预设电压，使得存储链与其所处的位线之间的选通管导通；在存储链与其所处的位线之间的选通管导通的情况下，对Nand flash存储器中存储链所处的位线施加第二预设电压；使得Nand flash存储器中存储链的沟道电压从0变为第一初始电压。即，在预备编程的阶段使得Nand flash存储器中存储链的沟道电压变高，就可以使得在编程的过程中不需要编程的存储单元的浮栅与沟道之间的电压差变得更低，消除了编程过程中引入的编程噪声，提高了Nand Flash的读取精度。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。