具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

为了更好理解本申请，在介绍本申请的具体实施之前，首先对相关技术进行简介。

在充满电解液的腔内，带有纳米级小孔的绝缘渗透膜将腔体分成2个室，当电压作用于电解液室，离子或其它小分子可穿过纳米孔，形成稳定的可检测的离子电流。

由于组成脱氧核糖核酸（DeoxyriboNucleic Acid，DNA）的四种碱基腺嘌呤(A)、鸟嘌呤(G)、胞嘧啶(C)和胸腺嘧啶(T)的分子结构及体积大小均不同，当单链DNA(ssDNA)在电场驱使下通过纳米孔时，不同碱基的差异导致穿越纳米孔时引起的电流的变化幅度不同，从而得到所测DNA的序列信息。

具体地，纳米孔基因测序装置通过测量流过薄膜纳米孔的电流信号，来推定通过薄膜纳米孔的基因序列。该电流信号十分微弱，通常为几十皮安数量级。在测序电路中，通常采用跨阻放大电路，将电流信号转换为电压信号，并将电压信号进行放大。放大后的电压信号经过模数转换电路进行采样，得到相应的测量结果。

然而，由于流过薄膜纳米孔的电流信号非常微弱，测序电路中的跨阻放大电路通常需要将微电流信号放大至数百毫伏以上，再进行电压采集测量。如此，通常在跨阻放大电路中，需要使用阻值足够大的电阻，如电阻的阻值为几百兆欧至若干吉欧数量级，才可以将薄膜纳米孔的微电流信号放大至数百毫伏。在集成电路设计中，使用无源器件难以实现阻值高达吉欧数量级的电阻；而如果使用有源器件，例如金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）作为电阻使用，虽然阻值可以达到吉欧数量级，但相比无源器件，有源器件会带来更大的噪声，从而降低了系统信噪比及电流测量精度。

此外，本领域技术人员还采用一种电容跨阻放大电路对电流进行放大。虽然其无需使用高阻值电阻，便于在集成电路中实现，但由于电容跨阻放大电路具有无限增益，需要定期对电容进行放电操作，限制了测序电路的最高采样频率。同时，电容放电操作形成的瞬时电流，有可能对相邻被测电流信号造成干扰，影响电流测量精度。

有鉴于此，本申请实施例提供一种纳米孔测序电路、测序方法及装置，能够通过信号检测电路中的电流放大电路对流经纳米孔的微电流进行放大，并通过信号检测电路中的电压转换电路将放大后的电流转换成电压，并通过模数转换电路对电压信号进行采样。如此，通过对流经纳米孔的微电流信号直接放大，并将电流信号转换成电压信号进行采样，得到测序结果，既可以使得测序结果更加精确，又无需使用高阻值电阻对微电流信号进行跨阻放大。同时，该纳米孔测序电路的信号测量带宽也高于普通跨阻放大电路。

此外，本申请实施例提供的一种纳米孔测序电路，与电容跨阻放大电路相比，由于无需对电容进行频繁的放电操作，从而消除了电容放电对相邻电流信号的干扰，提高了测序电路的测量精度，同时也便于将测序电路与薄膜纳米孔进行集成。

并且，电容跨阻放大电路为离散时间放大电路，而本申请实施例提出一种纳米孔测序电路属于连续时间放大电路，可以消除离散时间放大电路对测序装置最高采样频率的限制。

下面具体介绍本申请实施例提供的一种纳米孔测序电路。图1示出了本申请实施例提供的一种纳米孔测序电路的结构示意图。如图1所示，该纳米孔测序电路包括至少一个信号检测电路10和模数转换电路20。

信号检测电路用于检测纳米孔测序通道30中产生的电流信号，并将该电流信号输入至模数转换电路20。

本申请实施例中，纳米孔测序通道30是分布在绝缘膜的若干纳米孔结构，若干纳米孔结构形成纳米孔阵列，每个纳米孔可以作为一个纳米孔测序通道。需要说明的是，本申请实施例涉及的“测序”可以是指对穿过纳米孔测序通道的核酸链进行测序。

这里，纳米孔测序通道30可以包括纳米孔传感器。该纳米孔传感器用于采集生物分子经过纳米孔时产生的电信号。在一些实施例中，该电信号可以是电流信号。

这里，该信号检测电路10的输入端与纳米孔测序通道30连接。信号检测电路10的输出端与模数转换电路20的输入端相连。

具体地，该信号检测电路10包括电流放大电路11和电压转换电路12。

这里，该电流放大电路11的输入端与纳米孔测序通道30连接。该电流放大电路11用于将纳米孔测序通道中产生的电流信号放大。

电压转换电路12的输入端与电流放大电路11的输出端连接。电压转换电路12的输出端与模数转换电路20的输入端连接。该电压转换电路12用于将放大后的电流信号转换成电压信号。

这里，电压转换电路12可以为任意一种将电流信号转换为电压信号的电路。在本申请实施例中，对电压转换电路的结构不做限定。

该模数转换电路20用于将电压转换电路12输出的电压信号转换成数字信号。模数转换电路20的输入端连接电压转换电路12的输出端。

这里，模数转换电路20对电压转换电路12输出的电压信号进行采样，并将采样后的电压信号转换成数字信号。

在上述实施例，纳米孔测序电路包括至少一个信号检测电路和模数转换电路，通过信号检测电路中的电流放大电路对纳米孔测序通道中的微电流信号进行放大，从而放大测量流经薄膜纳米孔的电流信号，并且通过信号检测电路中的电压转换电路将放大后电流信号转换成电压信号，以及通过模数转换电路将所述电压信号转换成数字信号。如此，通过对流经纳米孔的微电流信号直接放大，并将电流信号转换成电压信号进行采样，得到测序结果，既可以使得测序结果更加精确，又无需使用高阻值电阻对微电流信号进行跨阻放大。

在一些实施例中，模数转换电路20可以包括模数转换器。模数转换器可以为至少一个信号检测电路所用。在本申请实施例中，对模数转换电路20的具体形式不做限制。

在实际测序过程中，纳米孔测序仪的纳米孔阵列有成百上千个纳米孔，然而并不是每个纳米孔在生成出来后或者在测序过程中都保持可用，为了提高数据采集效率、降低成本以及节省空间，可以将多个纳米孔测序通道分为一组，并从中选取目标纳米孔测序通道对应的电压信号进行测序。

图2示出本申请实施例提供的又一种纳米孔测序电路的结构示意图。如图2所示，该纳米孔测序电路包括至少一个信号检测电路10、多通道选择电路40和模数转换电路20。

多通道选择电路40设置在信号检测电路10与模数转换电路之间。具体地，多通道选择电路40中的每个输入端与一个信号检测电路10的输出端相连。多通道选择电路40的输出端与模数转换电路20相连。

这里，多通道选择电路40，用于从与多通道选择电路40中的输入端中相连的至少一个信号检测电路中，选择一个信号检测电路作为目标信号检测电路，并将所述目标信号检测电路的电压信号输入模数转换电路20。

在一些实施中，如图2所示，多通道选择电路40可以包括多路选择开关（Multiplexer，Mux）。

这里，多个信号检测电路10输出电压经过多通道选择电路40，输入至模数转换电路20中。在一个时间段内，模数转换电路20对多通道选择电路40输出的一个信号检测电路10的信号进行采样测量。

需要说明的是，多通道选择电路40还可以为其它电路元件组成的多路复用电路。在本申请实施例中，对于多通道选择电路40的类型不做限制。

在上述实施例中，通过多通道选择电路40可以将多个信号检测电路复用，并从中选择一个目标信号检测电路输出的电压信号进行采样，如此，既可以提高采样效率，又可以减少电路的空间大小。

发明人在实践中发现，流经晶体管的电流信号的大小与晶体管的PN结面积成正比关系，如此，通过控制晶体管的PN结面积可以控制流经晶体管的电流信号。电流信号大小与PN结面积的具体关系如下：

其中，A为晶体管的PN结面积，晶体管的输入电压为，晶体管的输出电压为， I为流经晶体管的电流信号大小，V_T为热电压常数。

需要说明的是，在本申请实施例中，涉及的“PN结”是指将P型半导体与N型半导体制作在同一块半导体（通常是硅或锗）基片上，在它们的交界面形成的空间电荷区。

在一些实施例中，该电流放大电路11可以采用晶体管构成电流放大电路11，以达到精确控制电流放大倍数的目的。

本申请实施列涉及的“晶体管”是指由P型半导体和N型半导体构成的晶体管。这里，对于晶体管的类型不做限定，晶体管可以为二极管、三极管和MOSFET。

需要说明的是，在晶体管为三极管时，PN结包括集电结和发射结。在晶体管为MOSFET时，PN结可以为漏极区域与半导体之间的交界面形成的空间电荷区，以及源极区域与半导体之间的交界面形成的空间电荷区。

在本申请实施例中，在二极管、三极管和MOSFET处于导通状态时，二极管、三极管和MOSFET可以等效为开关。

图3示出了本申请实施例提供的又一种纳米孔测序电路的结构示意图。如图3所示，电流放大电路11包括至少一个电流放大单元111。该电流放大单元111包括第一电流放大单元111a。

如图3所示，第一电流放大单元111a包括第一晶体管1111a、第二晶体管1112a和第一运算放大器1113a，其中，第二晶体管1112a的PN结面积为第一晶体管1111a的PN结面积的M倍，M为正数。

该第一运算放大器1113a的反相输入端与纳米孔测序通道30连接。该第一运算放大器1113a的正相输入端与偏置电压V_bias相连。

该第一晶体管1111a可以反向连接在第一运算放大器1113a的反相输入端和输出端之间。具体地，第一晶体管1111a的输入端与第一运算放大器1113a的输出端相连。第一晶体管1111a的输出端与第一运算放大器1113a的反相输入端相连，还与纳米孔测序通道30相连。也就是说，第一晶体管1111a的输出端连接于第一运算放大器1113a的反相输入端与纳米孔测序通道30之间的连接线上。

该第二晶体管1112a的输入端与第一运算放大器1113a的输出端相连，还与第一晶体管1111a的输入端相连。也就是说，第二晶体管1112a的输入端连接于第一运算放大器1113a的输出端与第一晶体管1111a的输入端之间的连接线上。第二晶体管1112a的输出端作为第一电流放大单元的输出端。

在本申请实施例中，第一电流放大单元111a的输出端可以连接电压转换电路的输入端。或者第一电流放大单元111a的输出端可以连接第二电流放大单元111b，具体连接关系可以根据电流放大电路中包括的第一电流放大单元与第二电流放大单元的个数确定。

由于第一晶体管1111a、第二晶体管1112a和第一运算放大器1113a构成了电流放大电路，并且第二晶体管1112a的PN结面积为第一晶体管1111a的PN结面积的M倍。因此，流经第二晶体管的第二电流信号I₂为流经第一晶体管的第一电流信号I₁的M倍。

其中，

由此可知，纳米孔测序通道中产生的电流信号经过第一电流放大单元111a后，可以放大M倍。

需要说明的是，上述计算仅表示各电流信号的大小，并不涉及电流方向。

在上述实施例中，基于两个晶体管和一个运算放大器构成第一电流放大单元，并且通过控制两个晶体管PN结面积之比可以达到精确放大电流信号的目的。同时，无需使用高阻抗的电阻对纳米孔测序通道中产生的电流信号放大。

在一些实施例中，如图3所示，纳米孔测序通道30可以包括纳米孔的等效电阻R1和等效电容C1，其中，等效电阻和等效电容并联后接地。

在一些实施例中，第一晶体管1111a和第二晶体管1112a可以分别为二极管、三极管以及MOSFET中的一种。也就是说，第一晶体管1111a和第二晶体管1112a的类型可以相同。例如，第一晶体管1111a与第二晶体管1112a均可以为二极管。或者，第一晶体管1111a和第二晶体管1112a均可以为三极管。或者，第一晶体管和第二晶体管1112a均为MOSFET。

这里，第一晶体管1111a和第二晶体管1112a的类型也可以不相同。例如，第一晶体管为二极管，第二晶体管1112a为三极管。或者，第一晶体管为三极管，第二晶体管1112a为MOSFET。或者，第一晶体管为MOSFET，第二晶体管1112a为二极管，等等。

以第一晶体管1111a和第二晶体管1112a均为二极管为例，说明基于二极管构成的第一电流放大单元的具体电路结构。图4a示出本申请实施例提供的一种第一电流放大单元的结构示意图。如图4a所示，第一晶体管1111a为二极管D1，第二晶体管1112a为二极管D2，第一运算放大器1113a为运算放大器U1。

这里，运算放大器U1的反相输入端作为第一电流放大单元111a的输入端，与纳米孔测序通道30连接。运算放大器U1的正相输入端与偏置电压Vbias相连。

二极管D1的阳极与运算放大器U1的输出端相连。二极管D1的阴极与运算放大器U1的反相输入端相连，还与纳米孔测序通道30连接。

二极管D2的阳极与运算放大器U1的输出端相连，还与二极管D1的阳极相连。二极管D2的阴极作为第一电流放大单元的输出端。

以第一晶体管1111a和第二晶体管1112a均为N型三极管为例，说明基于三极管构成的第一电流放大单元的具体电路结构。图4b示出本申请实施例提供的又一种第一电流放大单元的结构示意图。如图4b所示，第一晶体管1111a为三极管VT1，第二晶体管1112a为三极管VT2，第一运算放大器1113a为运算放大器U1。

运算放大器U1的反相输入端作为第一电流放大单元111a的输入端，与纳米孔测序通道30连接。运算放大器U1的正相输入端与偏置电压Vbias相连。

三极管VT1的基极和三极管VT1的集电极连接在一起，并与运算放大器U1的输出端相连。三极管VT1的发射极与运算放大器U1的反相输入端相连，还与纳米孔测序通道30连接。

三极管VT2的基极和三极管VT2的集电极连接在一起，并与运算放大器U1的输出端相连，还与三极管VT1的基极和三极管VT1的集电极相连。三极管VT2的发射极作为第一电流放大单元的输出端。

以第一晶体管1111a和第二晶体管1112a均为MOSFET为例，说明基于MOS管构成的第一电流放大单元的具体电路结构。图4c示出本申请实施例提供的又一种第一电流放大单元的结构示意图。如图4c所示，第一晶体管1111a为MOS管T1，第二晶体管1112a为MOS管T2，第一运算放大器1113a为运算放大器U1。

运算放大器U1的反相输入端作为第一电流放大单元111a的输入端，与纳米孔测序通道30连接。运算放大器U1的正相输入端与偏置电压Vbias相连。

MOS管T1的栅极和MOS管T1的漏极与运算放大器U1的输出端相连。MOS管T1的源极与运算放大器U1的反相输入端相连，还与纳米孔测序通道30相连。

MOS管T2的栅极和MOS管T2的漏极与运算放大器U1的输出端相连，还与MOS管T1的栅极和MOS管T1的漏极相连。MOS管T2的源极作为第一电流放大单元的输出端。

同时，由于晶体管之间的PN面积比有限，从而第一电流放大单元111a的放大能力有限。因此，为了增加电流放大倍数，可以采用两级电流放大电路放大电流。图5示出了本申请实施例提供的又一种纳米孔测序电路的结构示意图。如图5所示，电流放大电路11包括至少一个电流放大单元111。电流放大单元111可以包括第一电流放大单元111a和第二电流放大单元111b。

如图5所示，第一电流放大单元111a的输出端连接第二电流放大单元111b的输入端，第二电流放大单元111b连接电压转换电路12，从而使得电流放大单元实现两级放大。

具体地，第二电流放大单元111b可以包括第三晶体管1111b、第四晶体管1112b和第二运算放大器1113b，其中，第四晶体管1112b的PN结面积为第三晶体管1111b的PN结面积的N倍，N为正数。

该第二运算放大器1113b的反相输入端与第一电流放大单元111a的输出端相连，即与第二晶体管1112a的输出端相连。第二运算放大器1113b的正相输入端与偏置电压V_bias相连。

该第三晶体管1111b可以正向连接在第二运算放大器1113b的反相输入端与输出端之间。具体地，第三晶体管1111b 的输入端与第二运算放大器1113b的反相输入端相连，还与第一电流放大单元111a的输出端相连。也就是说，第三晶体管1111b 的输入端连接于第二运算放大器1113b的反相输入端与第一电流放大单元111a的输出端之间的连线上。

第三晶体管1111b的输出端与第二运算放大器1113b的输出端相连。

第四晶体管1112b的输出端与第二运算放大器1113b的输出端相连，还与第三晶体管1111b的输出端相连。也就是说，第四晶体管1112b的输出端连接于第二运算放大器1113b的输出端与第三晶体管1111b的输出端之间的连线上。第四晶体管1112b的输入端作为第二电流放大单元的输出端。

在本申请实施例中，第二电流放大单元111b的输出端可以连接电压转换电路12的输入端。或者第二电流放大单元111b的输出端可以连接第一电流放大单元111a，具体连接关系可以根据电流放大电路中包括的第一电流放大单元与第二电流放大单元的个数确定。

由于第三晶体管1111b、第四晶体管1112b和第二运算放大器1113b构成了第二电流放大单元111b，并且第四晶体管1112b的PN结面积为第三晶体管1111b的PN结面积的N倍。因此，流经第四晶体管的第四电流信号I₄为流经第三晶体管的第三电流信号I₃的N倍。

其中，

由此可知，纳米孔测序通道中产生的电流信号经过第一电流放大单元111a和第二 电流放大单元111b后，可以放大倍。

需要说明的是，上述计算仅表示各电流信号的大小，并不涉及电流方向。

在上述实施例中，电流放大单元111可以包括第一电流放大单元111a和第二电流放大单元111b。经过电流放大单元可以将纳米孔测序通道中产生的电流信号进行2级放大。如此，可以增大电流信号的放大倍数，并且通过控制晶体管之间的PN结面积之比，可以精确控制放大倍数，避免采用高阻抗的电阻对电流进行放大。

在一些实施例中，第三晶体管和第四晶体管1112b可以分别为二极管、三极管以及MOSFET中的一种。

这里，第三晶体管1111b和第四晶体管1112b的类型可以相同。例如，第三晶体管1111b与第四晶体管1112b均可以为二极管。或者，第三晶体管1111b和第四晶体管1112b均可以为三极管。或者，第三晶体管1111b和第四晶体管1112b均可以为MOSFET。

以及，第三晶体管1111b和第四晶体管1112b的类型也可以不相同。例如，第三晶体管1111b为二极管，第四晶体管1112b为三极管。或者，第三晶体管1111b为三极管，第四晶体管1112b为MOSFET。或者，第三晶体管1111b为MOSFET，第四晶体管1112b为二极管，等等其它形式组合。

以第三晶体管1111b和第四晶体管1112b均为二极管为例，说明基于二极管构成的第二电流放大单元的具体电路结构。图6a示出本申请实施例提供的一种第二电流放大单元的结构示意图。如图6a所示，第三晶体管1111b为二极管D3，第四晶体管1112b为二极管D4，第二运算放大器1113b为运算放大器U2。

运算放大器U2的反相输入端与第一电流放大单元111a的输出端相连。运算放大器U2的正相输入端与偏置电压Vbias相连。

二极管D3 的阳极与运算放大器U2的反相输入端相连，还与第一电流放大单元111a的输出端相连。二极管D3的阴极与运算放大器U2的输出端相连。

二极管D4的阴极与运算放大器U2的输出端相连， 还与二极管D3的阴极相连。二极管D4的阳极作为第二电流放大单元的输出端。

以第三晶体管1111b和第四晶体管1112b均为N型三极管为例，说明基于三极管构成的第二电流放大单元的具体电路结构。图6b示出本申请实施例提供的又一种第二电流放大单元的结构示意图。如图6b所示，第三晶体管1111b为三极管VT3，第四晶体管1112b为三极管VT4，第二运算放大器1113b为运算放大器U2。

运算放大器U2的反相输入端与第一电流放大单元111a的输出端相连。运算放大器U2的正相输入端与偏置电压Vbias相连。

三极管VT3的基极和三极管VT3的集电极连接在一起，并与运算放大器U2的反相输入端相连，还与第一电流放大单元111a的输出端相连。三极管VT3的发射极与运算放大器U2的输出端相连。

三极管VT4的基极和三极管VT4的集电极连接，作为第二电流放大单元的输出端。三极管VT4的发射极与运算放大器U2的输出端相连，还与三极管VT3的发射极相连。

以第三晶体管1111b和第四晶体管1112b均为MOSFET为例，说明基于MOS管构成的第二电流放大单元的具体电路结构。图6c示出本申请实施例提供的又一种第二电流放大单元的结构示意图。如图6c所示，第三晶体管1111b为MOS管T3，第四晶体管1112b为MOS管T4，第二运算放大器1113b为运算放大器U2。

运算放大器U2的反相输入端与第一电流放大单元111a的输出端相连。运算放大器U2的正相输入端与偏置电压Vbias相连。

MOS管T3的栅极和MOS管T3的漏极连接在一起，并与运算放大器U2的反相输入端，还与第一电流放大单元111a的输出端相连。MOS管T3的源极与运算放大器U2的输出端相连。

MOS管T4的栅极和MOS管T4的漏极连接，作为第二电流放大单元的输出端。MOS管T4的源极与运算放大器U2的输出端相连，还与MOS管T3的源极相连。

为了增大电流放大倍数，可以利用多级电流放大电路实现，在一些实施例中，电流放大电路11可以包括多个电流放大单元。其中，电流放大单元有两种类型，第一种电流放大单元可以包括第一电流放大单元111a，第二种电流放大单元可以包括第一电流放大单元111a和第二电流放大单元111b。

图7a示出了本申请实施例提供的一种多级放大的电流放大电路的结构示意图，如图7a所示，电流放大电路11可以包括L个第二种电流放大单元。在这种电流放大电路11中，第一电流放大单元111a的个数和第二电流放大单元111b的个数相等，且第一电流放大单元111a的个数为L个，L为正整数。

这里，在L等于1的情况下，电流放大单元中的第一电流放大单元111a的输入端与纳米孔测序通道30连接，电流放大单元中的第二电流放大单元111b的输出端作为电流放大单元的输出端，与电压转换电路12的输入端相连。

在L大于1的情况下，第1个电流放大单元中的第一电流放大单元111a的输入端与纳米孔测序通道30连接。第1个电流放大单元中的输出端与第二个电流放大单元中的输入端连接。依次类推，第L个电流放大单元的输入端与第L-1个电流放大单元的输出端相连，第L个电流放大单元中的第二电流放大单元111b的输出端作为第L个电流放大单元的输出端，也为电流放大电路11的输出端，与电压转换电路12的输入端相连。

图7b示出了本申请实施例提供的又一种多级电流放大电路的结构示意图，如图7b所示，该电流放大电路11可以包括L个第二种电流放大单元以及1个第一种电流放大单元。在这种电流放大电路11中，第一电流放大单元111a的个数比第二电流放大单元111b的个数多一个，且第一电流放大单元111a的个数为L+1个。

这里，在L等于1的情况下，第1个第一电流放大单元111a的输入端与纳米孔测序通道30连接。第1个第一电流放大单元111a的输出端与第1个第二电流放大单元111b的输入端相连。第1个第二电流放大单元111b的输出端与第2个第一电流放大单元111a的输入端相连。第2个第一电流放大单元111a的输出端作为电流放大单元的输出端，与电压转换电路12的输入端相连。

在L大于1的情况下，第1个电流放大单元中的第一电流放大单元111a的输入端与纳米孔测序通道30连接。第1个电流放大单元中的输出端与第二个电流放大单元中的输入端连接。依次类推，第L个电流放大单元的输入端与第L-1个电流放大单元的输出端相连，且在第L个电流放大单元中，第L个第一电流放大单元111a的输出端与第L个第二电流放大单元111b的输入端相连。

这里，第L个第二电流放大单元的输出端与第L+1个第一电流放大单元的输入端相连。第L+1个第一电流放大单元的输出端作为电流放大电路11的输出端，与电压转换电路12的输入端相连。

在上述实施例中，电流放大电路包括多个电流放大单元，可以实现电流的多级放大。如此，可以将微电流信号放大至所需电流值，从而避免采用高阻值的电阻对微电流信号进行放大。

为了进一步放大电流放大电路输出的电流信号，电压转换电路12还可以具有放大电流信号的作用。也就是说，电压转换电路12可以为放大电路。图8示出本申请实施例提供的又一种纳米孔测序电路的结构示意图，如图8所示。该电压转换电路包括无源元件121和第三运算放大器122。

这里，第三运算放大器122的反相输入端与电流放大电路11的输出端相连。第三运算放大器122的正相输入端与偏置电压Vbias相连。第三运算放大器122的输出端作为电压转换电路12的输出端。

需要说明的是，在纳米孔测序电路不包括多通道选择电路40的情况下，第三运算放大器122可以与模数转换电路20的输入端相连。在纳米孔测序电路包括多通道选择电路40的情况下，第三运算放大器122可以与多通道选择电路40的一个输入端相连。

以及，无源元件121的第一端与第三运算放大器122的反相输入端相连。无源元件121的第二端与第三运算放大器122的输出端相连。

这里，由无源元件121与第三运算放大器122构成放大电路，用于将电流放大电路11输出的电流信号再次进行放大，并产生电压信号。

在上述实施例中，基于无源元件121和第三运算放大器122构成的电压转换电路，既可以对电流放大电路11输出的电流信号再次进行放大，并且将放大后的电流信号转换成电压信号，便于后续模数转换电路的采集。

在一些实例中，如图8所示，该无源元件121可以包括电阻R2。第三运算放大器122可以包括运算放大器U3。电阻R2与运算放大器U3组成跨阻放大电路。

在上述实施例中，纳米孔测序电路经过电流放大电路，将纳米孔测序通道中产生的电流信号放大，从而电压转换电路无需采用高阻值的电阻对电流信号进行放大。

此外，无源元件121可以包括电容和电阻。由电容、电阻和运算放大器组成电容跨阻放大电路。

需要说明的是，无源元件121和第三运算放大器122还可以构成其它类型的放大电路。在本申请实施例中，对无源元件121和第三运算放大器122构成的电路不做限制。

基于上述实施例提供的纳米孔测序电路，相应的本申请实施例还提供一种纳米孔测序方法。图9示出本申请实施例提供的一种纳米孔测序方法的流程示意图。如图9所示，该纳米孔测序方法可以包括以下步骤。

S91，通过信号检测电路中的电流放大电路，放大纳米孔测序通道中的电流信号。

S92，通过信号检测电路中的电压转换电路，将放大后的电流信号转换成电压信号。

S93，通过模数转换电路，将电压信号转换成数字信号。

在上述实施例中，通过信号检测电路中的电流放大电路对纳米孔测序通道中的微电流信号进行放大，从而放大测量流经薄膜纳米孔的电流信号，并且通过信号检测电路中的电压转换电路将放大后的电流信号转换成电压信号，以及通过模数转换电路将所述电压信号转换成数字信号。如此，通过对流经纳米孔的微电流信号直接放大，并将电流信号转换成电压信号进行采样，得到测序结果，既可以使得测序结果更加精确，又无需使用高阻值电阻对微电流信号进行跨阻放大。

在一些实施例中，在电流放大电路包括至少一个电流放大单元，所述电流放大单元包括第一电流放大单元的情况下，S91具体可以包括：

在第二晶体管的PN结面积为所述第一晶体管的PN结面积的M倍的情况下，将纳米孔测序通道产生的电流信号放大M倍。

在上述实施例中，通过控制两个晶体管PN结面积之比可以达到精确放大电流信号的目的。同时，无需使用高阻抗的电阻对纳米孔测序通道中产生的电流信号放大。

在一些实施中，在电流放大单元包括第一电流放大单元和第二电流放大单元的情况下，S91具体可以包括：

在第二晶体管的PN结面积为所述第一晶体管的PN结面积的M倍，且所述第四晶体管的PN结面积为所述第三晶体管的PN结面积的N倍的情况下，将纳米孔测序通道产生的电流信号放大N*M倍。

在上述实施例中，电流放大单元111可以包括第一电流放大单元111a和第二电流放大单元111b。经过电流放大单元可以将纳米孔测序通道中产生的电流信号进行2级放大。如此，可以增大电流信号的放大倍数，并且通过控制晶体管之间的PN结面积之比，可以精确控制放大倍数，避免采用高阻抗的电阻对电流进行放大。

同理，在电流放大单元包括L+1个第一电流放大单元和L个第二电流放大单元的情况下，将纳米孔测序通道产生的电流信号放大N^(L+1)*M^L倍。

在电流放大单元包括L个第一电流放大单元和L个第二电流放大单元的情况下，将纳米孔测序通道产生的电流信号放大N^L*M^L倍。

在一些实施例中，在纳米孔测序电路包括多通道选择电路的情况下，该纳米孔测序方法还可以包括：通过多通道选择电路，从多通道选择电路的多个输入端中选择目标信号检测电路，并将目标信号检测电路的电压信号输入所述模数转换电路。

在上述实施例中，通过多通道选择电路可以将多个信号检测电路复用，并从中选择一个目标信号检测电路输出的电压信号进行采样，如此，既可以提高采样效率，又可以减少电路的空间大小。

本申请实施例提供的纳米孔测序电路和纳米孔测序方法还可以适用于密集型多路微弱电流信号的采集。此外，该电路可用于各种工业控制器、高精度仪表以及医疗产品等。

图10示出本申请实施例提供的一种纳米孔测序装置的结构示意图。如图10所示，纳米孔测序装置1200可以包括本申请实施例任意所述的纳米孔测序电路1201和纳米孔测序通道1202。

需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路（ASIC）、适当的固件、插件、功能卡等等。

还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。

上面参考根据本申请的实施例的纳米孔测序电路、纳米孔测序方法、纳米孔测序装置的流程图和/或框图描述了本申请的各方面。应当理解，流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器，以产生一种机器，使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解，框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合，也可以由执行指定的功能或动作的专用硬件来实现，或可由专用硬件和计算机指令的组合来实现。

以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。