具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。

图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图。如图1所示，该微型发光二极管芯片包括：第一半导体层10、多量子阱层20、第二半导体层30、透明导电层40、钝化层50、第一电极60和第二电极70。

如图1所示，第二半导体层30、多量子阱层20、第一半导体层10和钝化层50依次层叠于透明导电层40上，钝化层50具有通孔51，通孔51露出第一半导体层10，且与第一半导体层10的中部相对，第一电极60位于通孔51内。

图2是本公开实施例提供的一种微型发光二极管芯片的仰视图。如图2所示，第二电极70位于透明导电层40远离第二半导体层30的表面，第二电极70包括多个第一电极块71，多个第一电极块71沿透明导电层40的边缘间隔排布。

本公开实施例提供微型发光二极管芯片包括依次层叠的透明导电层40、第二半导体层30、多量子阱层20、第一半导体层10和钝化层50，其中，第一电极60通过位于钝化层50上的通孔51与第一半导体层10连接，第二电极70则设置在透明导电层40的表面，通过透明导电层40与第二半导体层30连接。这样通过将第一电极60和第二电极70分别设置在微型发光二极管的外延结构的异侧，使得外延结构的表面仅需满足能容纳一个电极的尺寸即可，因而能有效减小微型发光二极管芯片的尺寸。同时，位于透明导电层40上的第二电极70包括多个第一电极块71，多个第一电极块71沿透明导电层40的边缘间隔排布。这样将第二电极70设计成多个分散的第一电极块71，就可以仅通过制作少量的第一电极块71就实现第二电极70导电的目的。同时由于第一电极块71是间隔分布在透明导电层40的边缘的，因而还能最大限度地避免第二电极70对光线的遮挡，从而保证微型发光二极管芯片的出光效果。

其中，边缘是指透明导电层40的四周边沿区域。例如，若透明导电层40呈矩形，则透明导电层40的边缘为从透明导电层40的四条侧边向内延伸设定距离的矩形框状区域。

本公开实施例中，第一半导体层10和第二半导体层30中的一个为p型层，第一半导体层10和第二半导体层30中的另一个为n型层。

作为一种示例，第一半导体层10为p型层，第一电极60为p型电极。第二半导体层30为n型层，第二电极70为n型电极。

图3是本公开实施例提供的一种微型发光二极管芯片的俯视图。如图3所示，第一电极60位于第一半导体层10的中部。这样就使得电流会侧重于在微型发光二极管芯片的中心区域流动，且使微型发光二极管芯片的边缘区域的电流密度较低，可以有效减少微型发光二极管芯片的边缘区域的发光强度。

其中，第一电极60在透明导电层40上的正投影位于透明导电层40的中部，而第二电极70则位于透明导电层40的边缘。这样设置在边缘位置的第一电极块71即使遮挡了部分光线，由于被遮挡的这部分光线的发光强度较低，因此，不会影响微型发光二极管芯片的整体发光效果。

结合图1可知，第一电极60在透明导电层40上的正投影位于各第一电极块71围成的区域内。所以微型发光二极管芯片的中部区域能的发光强度较高，且该部分光线不会被第一电极块71遮挡，因此能保证出光效果。

示例性地，如图3所示，第一电极60呈矩形。矩形状的第一电极60能较为全面地铺满微型发光二极管芯片的中心区域，以有效微型发光二极管芯片的边缘区域的发光强度。

需要说明的是，在其他一些实现方式中，第一电极60还可以呈圆形、多边形等多种形状，本公开实施例不做限制。

图4是本公开实施例提供的一种微型发光二极管芯片的结构示意图。如图4所示，第一电极60包括依次层叠于第一半导体层10的表面的第二铬层61、钛层62和金层63。

其中，第二铬层61的厚度可以是100埃至300埃，钛层62的厚度可以是100埃至300埃，金层63的厚度可以是2000埃至4000埃。

作为示例，本公开实施例中，第二铬层61的厚度为200埃，钛层62的厚度为200埃，金层63的厚度为3000埃。

可选地，如图2所示，第二电极70还包括第二电极块72，多个第二电极块72位于透明导电层40的中部，且多个第二电极块72间隔分布，第二电极块72的数量少于第一电极块71的数量。

这样将第二电极70设计成多个分散的第一电极块71，同时还在第一电极块71围成的区域内设置少量的第二电极块72，以在不影响出光效果的同时，最大程度地增大第二电极70的整体面积，从而可以仅通过制作少量的第一电极块71、第二电极块72实现第二电极70导电的目的，且最大限度地减少了第二电极70对光线的遮挡。

可选地，多个第二电极块72阵列分布。

示例性地，如图2所示，透明导电层40呈矩形状，第一电极块71沿着透明导电层40的矩形框状的边缘间隔排布，以使多个第一电极块71排列呈矩形状。在多个第一电极块71围成的区域内还设有四个第二电极块72，且四个第二电极块72也是阵列分布，且间隔排列呈矩形状。

其中，相邻的两个第二电极块72的布置间距比相邻的两个第一电极块71的布置间距大。也即是，第二电极块72的布置间距要比第一电极块71的布置间距稀疏，从而避免设置过多的第二电极块72而遮挡光线，影响出光效果。

本公开实施例中，第一电极块71和第二电极块72均可以呈圆柱状。

如图4所示，第一电极块71和第二电极块72均包括依次层叠于透明导电层40的第一铬层73、锡铟合金层74和铟层75。在第一铬层73和铟层75之间设置锡铟合金层74，由于锡铟合金层74中含有铟金属，所以锡铟合金层74与铟层75能较好地连接在一起，以提高三层层叠的金属层的保形效果。

其中，第一铬层73的厚度可以是400埃至600埃，锡铟合金层74的厚度可以是8000埃至12000埃，铟层75的厚度可以是8000埃至12000埃。

作为示例，本公开实施例中，第一铬层73的厚度为500埃，锡铟合金层74的厚度为10000埃，铟层75的厚度为10000埃。

图5是本公开实施例提供的一种锡铟合金层中锡组分与锡铟合金层的厚度的关系曲线图。如图5所示，从靠近第一铬层73的一面至靠近铟层75的一面，锡铟合金层74中锡组分的占比逐渐降低。并且，锡组分的占比的降低速率逐渐增大。

其中，锡的组分随着锡铟合金层74的厚度的增加而降低，且降低的速率逐渐变大。参见图5，锡的组分按照平抛曲线方式进行变化，此时降低速率即为平抛曲线的斜率的绝对值，随着锡铟合金层74的厚度增加，斜率的绝对值逐渐增大，这样可以使锡铟合金层74和铟层75良好融合，以获得形状比较好的第二电极70。

可选地，透明导电层40为氧化铟锡(Indium Tin Oxide，简称ITO)膜层。氧化铟锡膜层具有良好的透射率和低电阻率，采用氧化铟锡膜层作为透明导电层40能使得更多的光线从透明导电层40透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。

示例性地，透明导电层40的厚度为800埃至1200埃。

透明导电层40的厚度会影响透明导电层40的透光效果和电阻值，若厚度设置过低或过高，则会导致透明导电层40的透光效果差，不利于载流子的注入。而在这一厚度范围中，能形成透光效果高且电阻值低的透明导电层40，有利于改善发光二极管的发光效果。

作为示例，本公开实施例中，透明导电层40的厚度为1000埃。

可选地，第二半导体层30为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。

可选地，多量子阱层20包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层20可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。

作为示例，本公开实施例中，多量子阱层20包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。

可选地，多量子阱层20的厚度可以为150nm至200nm。

可选地，第一半导体层10为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。

可选地，钝化层50为氧化硅层。且钝化层50的厚度为1800埃至2200埃。

作为示例，本公开实施例中，钝化层50的厚度为2000埃。

图6是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图。如图6所示，该制备方法包括：

步骤S11：提供一衬底。

步骤S12：在衬底上依次生长第二半导体层30、多量子阱层20、第一半导体层10和第一电极60；

步骤S13：在第一半导体层10上形成钝化层50，钝化层50具有通孔51。

其中，通孔51露出第一半导体层10，且通孔51与第一半导体层10的中部相对，第一电极60位于通孔51内。

步骤S14：在第二半导体层30远离多量子阱层20的表面依次形成透明导电层40和第二电极70。

其中，第二电极70位于透明导电层40远离第二半导体层30的表面，第二电极70包括多个第一电极块71，多个第一电极块71沿透明导电层40的边缘间隔排布。

本公开实施例提供微型发光二极管芯片的制备方法制备的微型发光二极管芯片包括依次层叠的透明导电层40、第二半导体层30、多量子阱层20、第一半导体层10和钝化层50，其中，第一电极60通过位于钝化层50上的通孔51与第一半导体层10连接，第二电极70则设置在透明导电层40的表面，通过透明导电层40与第二半导体层30连接。这样通过将第一电极60和第二电极70分别设置在微型发光二极管的外延结构的异侧，使得外延结构的表面仅需满足能容纳一个电极的尺寸即可，因而能有效减小微型发光二极管芯片的尺寸。同时，位于透明导电层40上的第二电极70包括多个第一电极块71，多个第一电极块71沿透明导电层40的边缘间隔排布。这样将第二电极70设计成多个分散的第一电极块71，就可以仅通过制作少量的第一电极块71就实现第二电极70导电的目的。同时由于第一电极块71是间隔分布在透明导电层40的边缘的，因而还能最大限度地避免第二电极70对光线的遮挡，从而保证微型发光二极管芯片的出光效果。

在步骤S11中，衬底为蓝宝石衬底81、硅衬底或碳化硅衬底。衬底可以为平片衬底，也可以为图形化衬底。

作为示例，本公开实施例中，衬底为蓝宝石衬底。蓝宝石衬底为一种常用衬底，技术成熟，成本低。具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。

其中，可以对蓝宝石衬底进行预处理，将蓝宝石衬底置于MOCVD(Metal-organicChemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底进行烘烤处理15分钟。

具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。

图7是本公开实施例提供的一种微型发光二极管芯片的制备过程示意图。如图7所示，步骤S12中生长第二半导体层30可以包括：通过MOCVD技术在蓝宝石衬底81上形成第二半导体层30。

其中，第二半导体层30为n型GaN层。n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。

可选地，n型GaN层的厚度为0.5μm至3μm。例如，n型GaN层的厚度可以为1μm。

如图7所示，步骤S12中生长多量子阱层20可以包括：在n型GaN层上形成多量子阱层20。

其中，多量子阱层20包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层20可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。

作为示例，本公开实施例中，多量子阱层20包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。

可选地，多量子阱层20的厚度可以为150nm至200nm。

生长多量子阱层20时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。该种工艺条件生长出的多量子阱层20的质量较好。

如图7所示，步骤S12中生长第一半导体层10可以包括：在多量子阱层20上形成p型GaN层。

可选地，p型GaN层的厚度为0.5μm至3μm。例如，p型GaN层的厚度为1μm。

生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。

如图7所示，步骤S12中生长第一电极60可以包括：在第一半导体层10的表面蒸镀第一电极60。第一电极60可以包括依次层叠于第一半导体层10的表面的第二铬层61、钛层62和金层63。

其中，第二铬层61的厚度可以是100埃至300埃，钛层62的厚度可以是100埃至300埃，金层63的厚度可以是2000埃至4000埃。

作为示例，本公开实施例中，第二铬层61的厚度为200埃，钛层62的厚度为200埃，金层63的厚度为3000埃。

图8是本公开实施例提供的一种微型发光二极管芯片的制备过程示意图。如图8所示，步骤S13中生长钝化层50可以包括：以原子层沉积(Atomic layer deposition，简称ALD)技术于第一半导体层10的表面沉积氧化硅。

其中，沉积的氧化硅的膜层厚度为1800埃至2200埃。本公开实施例中，氧化硅的膜层厚度为2000埃。

其中，形成的钝化层50具有露出第一半导体层10的通孔51，第一电极60的至少部分位于通孔51外。

如图8所示，步骤S13之后还可以包括：将制备的外延结构键合到双抛蓝宝石衬底82上，使钝化层50和第一电极60朝向双抛蓝宝石衬底82。

其中，键合材料可以为光刻胶、SOG(Silicon On Glass，硅-玻璃键合结构)和硅胶。

如图9所示，步骤S14中在第二半导体层30远离多量子阱层20的表面依次形成透明导电层40和第二电极70前可以包括：激光剥离去除位于第二半导体层30下方的蓝宝石衬底81。

其中，激光波长266纳米，剥离后需用酸漂洗掉Ga金属。

如图9所示，步骤S14可以包括：在第二半导体层30远离第一半导体层10的表面加工透明导电层40并退火。

可选地，透明导电层40为氧化铟锡膜层。示例性地，透明导电层40的厚度为800埃至1200埃。

如图9所示，步骤S14可以包括：在透明导电层40上制作第二电极70。

其中，第二电极70包括多个第一电极块71，多个第一电极块71沿透明导电层40的边缘间隔排布。

如图2所示，第二电极70还包括第二电极块72，第二电极块72位于第一电极块71围成的区域内，且第二电极块72间隔分布。这样在第一电极块71围成的区域之间设置少量的第二电极块72，以在不影响出光效果的同时，最大程度地增大第二电极70的整体面积，从而可以仅通过制作少量的第一电极块71、第二电极块72实现第二电极70导电的目的，且最大限度地减少了第二电极70对光线的遮挡。

第一电极块71和第二电极块72均包括依次层叠在透明导电层40上的第一铬层73、锡铟合金层74和铟层75。在第一铬层73和铟层75之间设置锡铟合金层74，由于锡铟合金层74中含有铟金属，所以锡铟合金层74与铟层75能较好地连接在一起，以提高三层层叠的金属层的保形效果。

示例性地，第一铬层73的厚度可以是400埃至600埃，锡铟合金层74的厚度可以是8000埃至12000埃，铟层75的厚度可以是8000埃至12000埃。

其中，锡的组分随着锡铟合金层74的厚度的增加而降低，且降低的速率逐渐变大，也即是，锡的组分按照平抛曲线方式进行变化，这样可以使锡铟合金层74和铟层75良好融合，以获得形状比较好的第二电极70。

步骤S14之后可以制作钝化结构，并去除双抛蓝宝石衬底82，以完成微型发光二极管芯片的制备。

以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。