具体实施方式

在下文中，将参照附图如下描述本公开的实施例。

然而，本公开可以以许多不同的形式例证，并且不应该被解释为限于在此阐述的特定的实施例。更确切地说，提供这些实施例，以使本公开将是彻底的和完整的，并且将把本公开的范围充分地传达给本领域技术人员。因此，为了清楚的描述，附图中的元件的形状和尺寸可被夸大，并且在附图中，由相同的附图标号指示的元件为相同的元件。

在附图中，为了清楚地描述本公开，某些元件可被省略，并且为了清楚地表达多个层和多个区域，厚度可被放大。将使用相同的附图标号来描述在相同概念的范围内具有相同功能的相同元件。此外，在整个说明书中，将理解的是，除非另有说明，否则当部分“包括”元件时，所述部件还可包括另一元件，而不排除另一元件。

在附图中，X方向是第二方向或长度方向，Y方向是第三方向或宽度方向，并且Z方向是第一方向、层叠方向或厚度方向。

图1是示出根据本公开中的示例性实施例的具有核-壳结构的导电粉末的示意图。

图2是示出根据锡(Sn)的基于导电金属的含量的含量的变化的热收缩行为的比较的曲线图。

图3A和图3B是示出其上形成有内电极图案的陶瓷生片的示意图。

图4是示出根据示例性实施例的通过制造多层陶瓷电子组件的方法制造的多层陶瓷电子组件的示意性透视图。

图5是示出图4中的主体的示意性透视图。

图6是沿图4中的线I-I'截取的截面图。

图7是以放大的形式示出图6中的部分P1的示图。

在以下的描述中，将参照图1至图7根据示例性实施例更详细地描述制造多层陶瓷电子组件的方法和通过该方法制造的多层陶瓷电子组件。

制造多层陶瓷电子组件的方法

制造多层陶瓷电子组件的方法可包括：制备陶瓷生片；通过将包括导电粉末的用于内电极的膏体涂敷到陶瓷生片形成内电极图案；通过层叠其上形成有内电极图案的陶瓷生片形成陶瓷层叠结构；通过烧结陶瓷层叠结构形成包括介电层和内电极的主体；以及通过在主体上形成电极层，并在电极层上形成导电树脂层形成外电极。导电粉末可包括导电金属和锡(Sn)，并且锡(Sn)的基于导电金属的重量的含量可以是1.5wt％或更高。

制备陶瓷生片

可制造包括陶瓷粉末的陶瓷生片。

陶瓷生片可以是具有一定厚度(μm)的片，该片可使用由陶瓷粉末、粘合剂、溶剂等的混合物形成的浆料，并且通过对浆料执行刮刀工艺制造。可烧结陶瓷生片，并且可形成如图6中所示的介电层111。

形成内电极图案

可通过将包括导电粉末的用于内电极的膏体涂敷到陶瓷生片形成内电极图案。导电粉末可包括导电金属和锡(Sn)，并且锡(Sn)的基于导电金属的重量的含量可以是1.5wt％或更高。

内电极图案可以通过丝网印刷法或凹版印刷法形成。

用于内电极的膏体与陶瓷生片之间的烧结温度的差异会导致诸如电极的不连续、电极的结块等的若干问题。具体地，为了确保高的可靠性和高的内电压性能，会有必要通过防止内电极的不连续和结块来提高内电极的连接度。

为了解决上述问题，已经开发了将抑制剂(用于延迟导电粉末的烧结的陶瓷材料)分散在用于内电极的膏体中并且延迟导电粉末的烧结的方法。然而，该方法具有取决于抑制剂的分散状态的局部问题，并且会需要添加显著大量的抑制剂和有机材料以充分获得预期的效果。

此外，用于实现片的强度的有机材料的残余物可能在烧结工艺期间变成有害的残碳(结晶残碳)，这会导致电极的结块、不均匀地被烧结的介电层等。

根据示例性实施例的导电粉末可包括导电金属和锡(Sn)，并且锡(Sn)的基于导电金属的重量的含量可以是1.5wt％或更高。由于导电粉末包括锡(Sn)，因此导电粉末的烧结可均匀地延迟，而与分散性能无关。

此外，如果使用不包括锡(Sn)的导电粉末，则会在电极表面上产生看起来像一束线的有害的残碳(结晶残碳)，并且会导致电极的结块、不均匀地被烧结的介电层等的问题。然而，根据示例性实施例，在烧结工艺期间，锡(Sn)可防止导电金属的结块，并且可防止由用作脱氢催化剂的导电粉末导致的有害的残碳(结晶残碳)的产生。

此外，锡(Sn)会不容易在导电粉末中固溶，但是可与导电粉末具有良好的湿牢度性能，并且具有低熔点。因此，如图7中所示，在烧结工艺期间，锡(Sn)可熔化到内电极121和122的晶粒121a和122a的表面上，并且形成包括镍(Ni)和锡(Sn)的复合层121b和122b，从而防止晶粒121a和122a生长。

因此，根据示例性实施例，可防止有害的残碳的产生以及内电极的不连续和结块而没有分散的问题等，并且可提供具有高的可靠性和高的内电压性能的多层陶瓷电子组件及制造该多层陶瓷电子组件的方法。

图2是示出不包括锡(Sn)的导电粉末(对比示例1)、基于导电金属的重量具有0.2wt％的锡(Sn)的导电粉末(对比示例2)以及基于导电金属的重量具有1.5wt％的锡(Sn)的导电粉末(实施例1)的热收缩行为的比较的曲线图。

参照图2，锡(Sn)的基于导电金属的重量的含量越高，收缩开始的温度越高。然而，在对比示例2中，锡(Sn)的含量小于1.5wt％，对比示例2中的收缩开始的温度与不包括锡(Sn)的对比示例1中的收缩开始的温度没有显著差异，未达到预期效果。在锡(Sn)的基于导电金属的重量的含量为1.5wt％的实施例1中，收缩开始的温度显著高于对比示例1中的收缩开始的温度。

因此，可期望将锡(Sn)的基于导电金属的重量的含量构造为1.5wt％或更高。另外，可不需要限制锡(Sn)的基于导电金属的重量的最大含量。例如，锡(Sn)的基于导电金属的重量的含量可以是4.0wt％或更少。

在这种情况下，锡(Sn)可与导电金属形成合金，并且可以以合金形式被包括在导电粉末中，或者可通过涂覆在导电金属的表面上而被包括在导电粉末中。

参照图1，关于用锡(Sn)涂覆导电金属的表面的构造，导电粉末可具有核-壳结构10，并且导电金属可被包括在核11中，并且锡(Sn)可被包括在壳12中。

壳12可通过原子层沉积工艺形成。

原子层沉积(ALD)工艺可用于在半导体工艺期间在基板的表面上沉积膜或保护层。与化学涂敷膜的方法不同，ALD工艺可通过逐个层叠原子层来生长膜。ALD工艺可具有优异的阶梯覆盖率，可容易地调整膜的厚度，并且可均匀地形成膜。

通过在核11的表面上通过ALD工艺形成壳12，可形成致密且均匀涂覆的锡(Sn)层。

另外，导电粉末还可包括选自由铜(Cu)、银(Ag)、钯(Pd)、铂(Pt)、铑(Rh)、铱(Ir)、钌(Ru)及它们的合金组成的组中的一种或更多种材料。

导电粉末还可包括选自由钨(W)、钼(Mo)、铬(Cr)、钴(Co)及它们的合金组成的组中的一种或更多种材料。

由于钨(W)、钼(Mo)、铬(Cr)、钴(Co)具有高熔点，因此钨(W)、钼(Mo)、铬(Cr)、钴(Co)可进一步放大通过使用具有低熔点的锡(Sn)得到的防止晶粒生长的效果。

此外，用于内电极的膏体还可基于导电粉末的含量包括300ppm或更少(不包括0)的硫(S)。

通常，用于内电极的膏体可包括硫(S)(一种用于延迟收缩的材料)。然而，当硫(S)的含量超过300ppm时，在烧结工艺之后会不均匀地形成包括镍(Ni)和锡(Sn)的复合层。

另外，包括在导电粉末中的导电金属可以是具有熔点高于锡(Sn)的熔点的镍(Ni)粉末。

形成陶瓷层叠结构

可通过层叠其上形成有内电极图案的陶瓷生片形成陶瓷层叠结构。

在这种情况下，可通过在层叠方向上施加压力来压制陶瓷层叠结构。

此后，陶瓷层叠结构可通过切割对应于一个电容器的每个区域而变成片。

在这种情况下，可切割陶瓷层叠结构，使得内电极图案的一端通过侧表面交替地暴露。因此，如图3A和图3B中所示，陶瓷层叠结构可具有陶瓷生片a和陶瓷生片b交替地层叠的形式，其中，在所述陶瓷生片a中，在烧结工艺之后变成第一内电极121的内电极图案P1形成在陶瓷生片S上，在所述陶瓷生片b中，在烧结工艺之后变成第二内电极122的内电极图案P2形成在陶瓷生片S上。

形成主体

可烧结陶瓷层叠结构以形成包括介电层和内电极的主体。

可在收缩气氛中执行烧结工艺。此外，在烧结工艺中，可调节加热速率。例如，在700℃或更低的温度下，加热速率可在30℃/60s至50℃/60s的范围内，但其示例不限于此。

形成外电极

可通过在主体上形成电极层，并且在电极层上形成导电树脂层来形成外电极。可形成电极层使得电极层覆盖主体的侧表面并且电连接到暴露于主体的侧表面的内电极。

电极层可通过涂敷包括选自由铜(Cu)、银(Ag)、镍(Ni)及它们的合金组成的组中的一种或更多种材料和玻璃的膏体形成，并且导电树脂层可通过涂敷包括选自由铜(Cu)、银(Ag)、镍(Ni)及它们的合金组成的组中的一种或更多种材料和基体树脂的膏体形成。

此后，可在外电极上形成诸如镍(Ni)镀层、锡(Sn)镀层等的镀层。

多层陶瓷电子组件

通过如上所述根据示例性实施例的制造多层陶瓷电子组件的方法制造的多层陶瓷电子组件100可包括：主体110，包括介电层111、内电极121和122；以及外电极131和132，包括分别设置在主体110上并且分别连接到内电极121和122的电极层131a和132a及设置在电极层上的导电树脂层131b和132b。内电极121和122可分别包括金属晶粒121a和122a以及分别包封金属晶粒121a和122a的复合层121b和122b，并且复合层121b和122b可包括镍(Ni)和锡(Sn)。

在主体110中，介电层111与内电极121和122可交替地层叠。

主体110的形状可不限于任何具体的形状，但是如图中所示，主体110可具有六面体形状或类似于六面体的形状。由于在烧结工艺期间包括在主体110中的陶瓷粉末的收缩，虽然六面体形状会不是由直线形成的精确的六面体，但是主体110可具有大体上六面体的形状。

主体110可具有在厚度方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在长度方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2及第三表面3和第四表面4并且在宽度方向(Y方向)上彼此相对的第五表面5和第六表面6。

参照图5，第一表面1和第二表面2之间的距离可被定义为主体的厚度T，第三表面3和第四表面4之间的距离可被定义为主体的长度L，第五表面5和第六表面6之间的距离可被定义为主体的宽度W。

形成主体110的多个介电层111可处于烧结状态，并且介电层111可一体化，使得在不使用扫描式电子显微镜(SEM)的情况下，会难以识别相邻的介电层111之间的边界。

根据示例性实施例，介电层111的材料可不限于任何具体的材料。例如，介电层111的材料可以是例如钛酸钡材料、与铅(Pb)化合的钙钛矿材料、钛酸锶材料等。

为了形成介电层111的材料，可向诸如钛酸钡(BaTiO₃)粉末的粉末添加各种陶瓷添加剂、有机溶剂、偶合剂、分散剂等。

在这种情况下，多层陶瓷电容器100可包括电容形成部和覆盖部112，所述电容形成部设置在主体110中并且形成包括设置为彼此相对的第一内电极121和第二内电极122的电容，且介电层111介于第一内电极121和第二内电极122之间，所述覆盖部112设置在电容形成部的上部和下部上。

覆盖部112可不包括内电极121和122，并且可包括与介电层111的材料相同的材料。换句话说，覆盖部112可包括诸如钛酸钡材料、与铅(Pb)化合的钙钛矿材料、钛酸锶材料等的陶瓷材料。

覆盖部112可通过在电容形成部的上表面和下表面上分别设置单个介电层或者层叠两个或更多个介电层来形成，并且可防止由物理应力或化学应力导致的对内电极的损坏。

内电极121和122可与介电层交替地层叠，并且可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置成彼此相对，且形成主体110的介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体的第三表面3和第四表面4。

在这种情况下，第一内电极121和第二内电极122可通过介于它们之间的介电层111彼此电隔离。

印刷导电膏的方法可以是丝网印刷法、凹版印刷法等。然而，该方法不限于此。

第一内电极121和第二内电极122可分别包括金属晶粒121a和122a，以及分别包封金属晶粒121a和122a的复合层121b和122b，并且复合层121b和122b可包括镍(Ni)和锡(Sn)。包括镍(Ni)和锡(Sn)的复合层121b和122b可分别被构造为几乎完全包封金属晶粒121a中的至少一个和金属晶粒122a中的至少一个。

金属晶粒121a和122a可以是通过以规则方式布置的金属原子形成的多面体。包括镍(Ni)和锡(Sn)的复合层121b和122b可分别包封金属晶粒121a和122a。换句话说，包括镍(Ni)和锡(Sn)的复合层121b和122b可设置在晶粒边界上。包括镍(Ni)和锡(Sn)的复合层121b和122b可防止金属晶粒121a和122a向外生长，从而防止内电极的不连续和结块。

当形成内电极的部分的长度与内电极121和122的总长度的比被定义为内电极的连接度C时，由于包括镍(Ni)和锡(Sn)的复合层121b和122b防止金属晶粒121a和122a向外生长，因此连接度C可满足85％≤C。

包括镍(Ni)和锡(Sn)的复合层121b和122b可具有从1nm至15nm的范围的厚度。

当包括镍(Ni)和锡(Sn)的复合层121b和122b的厚度小于1nm时，可能无法充分防止金属晶粒向外生长，并且当包括镍(Ni)和锡(Sn)的复合层121b和122b的厚度超过15nm时，复合层121b和122b的厚度可能不均匀地形成。因此，可能降低防止金属晶粒向外生长的效果。

金属晶粒121a和122a可以是Ni晶粒。

外电极131和132可包括设置在主体110上并且分别连接到内电极121和122的电极层131a和132a以及分别设置在电极层131a和132a上的导电树脂层131b和132b。

在这种情况下，外电极131和132还可包括分别设置在导电树脂层131b和132b上的Ni镀层131c和132c以及分别设置在Ni镀层131c和132c上的Sn镀层131d和132d。

外电极131和132还可包括设置在主体的第三表面3上的第一外电极131和设置在第四表面4上的第二外电极132。

第一外电极131可包括连接到第一内电极121的第一电极层131a和设置在第一电极层131a上的第一导电树脂层131b。

第二外电极132可包括连接到第二内电极122的第二电极层132a和设置在第二电极层132a上的第二导电树脂层132b。

第一外电极131还可包括设置在第一导电树脂层131b上的第一Ni镀层131c以及设置在第一Ni镀层131c上的第一Sn镀层131d。

第二外电极132还可包括设置在第二导电树脂层132b上的第二Ni镀层132c以及设置在第二Ni镀层132c上的第二Sn镀层132d。

第一外电极131和第二外电极132可分别电连接到第一内电极121和第二内电极122以形成电容，并且第二外电极132可连接到与第一外电极131的电势不同的电势。

电极层131a和132a可包括导电金属和玻璃。

用于形成电极层131a和132a的导电金属可不限于任何具体的材料，只要该材料能够电连接到内电极以形成电容即可。该材料可以是选自由铜(Cu)、银(Ag)、镍(Ni)及它们的合金组成的组中的一种或更多种材料。

电极层131a和132a可利用涂敷通过将玻璃料添加到导电金属粉末的粉末制成的导电膏以及烧结工艺形成。

导电树脂层131b和132b可分别形成在电极层131a和132a上，并且可分别完全地覆盖电极层131a和132a。

导电树脂层131b和132b可包括导电金属和基体树脂。

包括在导电树脂层131b和132b中的基体树脂可不限于任何具体的材料，只要该材料具有粘附性能和振动吸收性能并且能够与导电金属粉末混合以制造膏体即可。例如，该材料可包括环氧树脂。

包括在导电树脂层131b和132b中的导电金属可不限于任何具体的材料，只要该材料能够电连接到电极层131a和132a即可。例如，该材料可包括选自由铜(Cu)、银(Ag)、镍(Ni)及它们的合金组成的组中的一种或更多种材料。

Ni镀层131c和132c可分别形成在导电树脂层131b和132b上，并且可分别完全覆盖导电树脂层131b和132b。

Sn镀层131d和132d可分别形成在Ni镀层131c和132c上，并且可分别完全覆盖Ni镀层131c和132c。

Ni镀层131c和132c以及Sn镀层131d和132d可提高连接性能和安装性能。

外电极131和132可包括设置在主体的第三表面3或第四表面4上的连接部C以及从连接部C延伸到第一表面1的一部分和第二表面2的一部分的带部B。

除了延伸到第一表面1的一部分和第二表面2的一部分之外，带部B也可从连接部C延伸到第五表面5的一部分和第六表面6的一部分。

图7是以放大的形式示出图6中的部分P1的示图。

参照图7，在根据示例性实施例的多层陶瓷电子组件中，介电层111的厚度td与内电极121和122的厚度te可满足td>2×te。

换句话说，根据示例性实施例，介电层111的厚度td可大于内电极121和122的厚度te的两倍。

通常，在高电压的电气组件中使用的电子组件会具有由高压环境中的绝缘击穿电压的劣化导致的可靠性的问题。

在根据示例性实施例的多层陶瓷电容器中，介电层111的厚度td可大于内电极121和122的厚度te的两倍，并且可增加介电层的厚度(内电极之间的距离)，从而提高绝缘击穿电压性能。

当介电层111的厚度td是内电极121和122的厚度te的两倍或更少时，介电层的厚度(内电极之间的距离)会是低的，这可能劣化绝缘击穿电压性能。

内电极121和122的厚度te可小于1μm，并且介电层111的厚度td可小于2.8μm，但厚度可不限于此。

根据前述示例性实施例，通过使用包括锡(Sn)的导电粉末形成内电极，可在没有分散的问题等的情况下防止内电极的不连续和结块，同时防止有害的残碳的产生。

虽然以上已经示出和描述了示例性实施例，但是对于本领域技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。