阅读说明：本技术 一种非易失存储器处理方法及装置 (Nonvolatile memory processing method and device ) 是由 李琪 林子曾 于 2018-07-13 设计创作，主要内容包括：本发明实施例提供了一种非易失存储器处理方法及装置,该方法包括：确定第一寄存器的第一数据；其中所述第一寄存器用于存储对待检测存储单元进行写操作时的结果数据；若所述第一数据为第一状态,对待检测存储单元对应的位线BL进行放电操作。本发明实施例中,首先确定第一寄存器中的第一数据,若第一数据为第一状态,则说明是不需要进行编程的数据,此时若保持BL的电压,则会持续为第一待检测单元提供电流,造成无用的功耗,因此本发明实施例若第一数据为第一状态,对第一待检测单元对应的位线BL进行放电操作,使得BL不为待检测存储单元提供电流,从而有效减少了功耗。(The embodiment of the invention provides a nonvolatile memory processing method and a nonvolatile memory processing device, wherein the method comprises the following steps: determining first data of a first register; the first register is used for storing result data when the memory unit to be detected is subjected to write operation; and if the first data is in the first state, performing discharge operation on the bit line BL corresponding to the memory cell to be detected. In the embodiment of the invention, first data in the first register is determined, if the first data is in a first state, the data is data which does not need programming, and at this time, if the voltage of the BL is maintained, current is continuously supplied to the first to-be-detected cell, so that useless power consumption is caused.)

一种非易失存储器处理方法及装置

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器处理方法及装置。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NAND Flash Memory)为例，NAND存储器由多个存储单元(cell)组成，NAND存储器通过对cell进行读写擦除操作来存储数据。

现有技术中，对非易失存储器通常会设置检测单元对存储单元进行写操作，写数据(Program，PGM)之前所有cell均会被擦除，擦除之后cell中为数据“1”，然后进行多次的PGM+PV(Program Verify，编程验证)的循环，最终把用户输入的数据“0”写入到cell中。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：现有的检测单元在对存储单元进行写操作时，功耗较大，尤其是大容量的NAND存储器，功耗非常大，严重限制了大容量NAND存储器在低功耗环境下的应用。

发明内容

鉴于上述问题，提出了本发明实施例的一种非易失存储器处理方法及装置，以降低检测单元在对存储单元进行写操作时的功耗。

根据本发明的第一方面，提供了一种非易失存储器处理方法，所述方法包括：

确定第一寄存器的第一数据；其中所述第一寄存器用于存储对待检测存储单元进行写操作时的结果数据；

若所述第一数据为第一状态，对待检测存储单元对应的位线BL进行放电操作。

优选地，所述方法还包括：

若所述第一数据为第二状态，对待检测存储单元对应的位线BL进行充电操作。

通过总线BUS将第二寄存器中的数据复制到第一寄存器；所述第二寄存器用于存储用户输入的数据或编程验证后的结果数据；

对总线BUS充电。

建立所述BUS与所述待检测存储单元之间的电流回路；

若所述BUS的电压维持在高电平，对所述待检测存储单元进行编程验证操作；

若所述BUS的电压值减小，将所述BUS放电为0。

若所述BUS的电压为高电平，将BUS的电平状态写入所述第一寄存器中，使得第一寄存器中存储第二数据；

将所述第二数据通过或运算存储在所述第二寄存器中。

根据本发明的第二方面，提供了一种非易失存储器处理装置，所述装置包括：

第一数据确定模块，用于确定第一寄存器的第一数据；其中所述第一寄存器用于存储对待检测存储单元进行写操作时的结果数据；

第一放电模块，用于若所述第一数据为第一状态，对待检测存储单元对应的位线BL进行放电操作。

优选地，所述装置还包括：

第一充电模块，用于若所述第一数据为第二状态，对待检测存储单元对应的位线BL进行充电操作。

复制模块，用于通过总线BUS将第二寄存器中的数据复制到第一寄存器；所述第二寄存器用于存储用户输入的数据或编程验证后的结果数据；

第二充电模块，用于对总线BUS充电。

电流回路建立模块，用于建立所述BUS与所述待检测存储单元之间的电流回路；

验证模块，用于若所述BUS的电压维持在高电平，对所述待检测存储单元进行编程验证操作；

第二放电模块，用于若所述BUS的电压值减小，将所述BUS放电为0。

写入模块，用于若所述BUS的电压为高电平，将BUS的电平状态写入所述第一寄存器中，使得第一寄存器中存储第二数据；

或运算模块，用于将所述第二数据通过或运算存储在所述第二寄存器中。

本发明实施例中，发现了现有技术中非易失存储器进行写操作时功耗较大的原因是：初期的PV一个page里面大多都是存第一状态“1”的cell，由于“1”cell在PV的读取过程中有电流流过非易失存储器的位线BL，假设page的容量为16KB，将大约有16*1024*8*i_string的电流从SA的电源VDD中流出，即使一个cell的电流i_string为1uA(或更小)，也将会存在着百毫安级别的功耗在初期的PV过程中，功耗非常大。因此，本发明实施例中，首先确定第一寄存器中的第一数据，若第一数据为第一状态，则说明是不需要进行编程的数据，此时若保持BL的电压，则会持续为第一待检测单元提供电流，造成无用的功耗，因此本发明实施例若第一数据为第一状态，对第一待检测单元对应的位线BL进行放电操作，使得BL不为待检测存储单元提供电流，从而有效减少了功耗。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的

具体实施方式

。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种非易失存储器处理方法的流程图；

图2是本发明提供的一种检测单元电路示意图；

图3是本发明实施例提供的一种非易失存储器处理方法的具体流程图；

图4是本发明实施例提供的一种非易失存储器处理方法应用的检测单元电路示意图；

图5是本发明实施例提供的一种非易失存储器处理装置的框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图1，示出了本发明实施例的一种非易失存储器处理方法的流程图。

具体应用中，参照图2，示出了一种Nand flash检测单元的结构简图。Nand flash存储容量不同，每个page的大小也不同，常见的有1KB/2KB/8KB/16KB等。在Nand flash中每条(或每两条)string(存储单元串)连接一个检测单元(SA)，用于对存储单元cell进行读写操作。SA中包含检测模块100，及寄存器模块200，寄存器模块用于存储读取或写入的一个page数据。具体应用中，寄存器模块200可以包括多个寄存器，如图2所示的，如图2所示的第一寄存器S_RG可以存储每次PV(Program Verify)或者读取(READ)的结果数据，第二寄存器T_RG可以存储需要写入的数据。

如图2所示，所述检测模块100包括：P型晶体管P1；N型晶体管N1、N2、N3；电阻R；电容C。所述寄存器模块200包括：总线BUS、第一寄存器S_RG，第二寄存器T_RG，N型晶体管N4、N5、N6、N7。

其中，检测模块100中，所述P1的源极接高电平；所述P1的漏极、所述N2的漏极与所述BUS连接；所述N1的漏极接高电平；所述N1的源极、所述N2的源极与所述N3的漏极连接；所述N3的源极、所述电阻R的一端与所述电容C的一端连接；所述R的另一端连接存储单元串string；所述电容C的另一端接地。

寄存器模块200中，所述第一寄存器的sel引脚(用于控制第一寄存器选中或不被选中)与所述BUS连接，所述N4的漏极与所述BUS连接，所诉N4的源极与所述N5的漏极连接，所述N5的源极接地，所述N5的栅极连接所述第一寄存器的inv引脚(与flgs引脚的电平状态反相，可以反映第一寄存器中存储数据的状态)；所述第二寄存器的sel引脚(用于控制第二寄存器选中或不被选中)与所述BUS连接，所述N6的漏极与所述BUS连接，所诉N6的源极与所述N7的漏极连接，所述N7的源极接地，所述N7的栅极连接所述第二寄存器的inv引脚(与flgs引脚的电平状态反相，可以反映第二寄存器中存储数据的状态)。

所述P1的栅极施加的电压为VPRE；所述N1的栅极施加的电压为VCOMC；所述N2的栅极施加的电压为VSENS；所述N3的栅极施加的电压为VBLC；所述N4的栅极施加的电压为R_SRG；所述N6的栅极施加的电压为R_TRG。

对string中的待检测存储单元进行读操作READ或者PV的过程为：

第一阶段：通过将VPRE设置低电平，P1导通，将BUS线预充为电源VDD，BUS充电结束后关断P1。

第二阶段：保持VCOMC、VBLC高电平，N1、N3导通，通过N1、N3提供电流，维持VBL的电压。

第三阶段：将VSENS设置高电平，N2导通，BUS与BL之间存在电流回路，判断BL是否有电流转移使得BUS的高电平发生变化，如果BL有电流(cell中存1)BUS为0，如果BL无电流(cell中存0)BUS为VDD。可以通过判定BUS的高低知道cell里面存储的是1还是0。

第四阶段：控制第一寄存器的SETS引脚，将BUS的值存入到S_RG的FLG(标志位)中。

通过上述四个阶段就可以完成一次数据从cell到SA的寄存器的读操作。

但是申请人在对上述电路经过大量研究后发现：初期的PV一个page里面大多都是存“1”的cell，由于“1”cell在PV的读取过程中有电流流过非易失存储器的位线BL，假设page的容量为16KB，将大约有16*1024*8*i_string的电流从SA的电源VDD中流出，即使一个cell的电流i_string为1uA(或更小)，也将会存在着百毫安级别的功耗在初期的PV过程中，功耗非常大。

鉴于该发现，本发明实施例提供了一种非易失存储器处理方法，具体可以包括如下步骤：

步骤101：确定第一寄存器的第一数据；其中所述第一寄存器用于存储对待检测存储单元进行写操作时的结果数据。

本发明实施例中，第一寄存器对应有待检测存储单元，第一寄存器用于存储对待检测存储单元进行写操作时，每次编程验证的结果数据，具体来说，如果每次编程验证的结果数据为第一状态“1”则说明是不需要被编程的数据，如果每次编程验证的结果数据为第二状态“0”则说明是需要被编程的数据。

具体应用中，可以通过第一寄存器S_RG的flgs引脚的电平状态，确定出第一寄存器S_RG存储的第一数据，例如，flgs引脚的电平为高电平，可以反映出S_RG存储的第一数据为第一状态“1”；flgs引脚的电平为低电平，可以反映出S_RG存储的第一数据为第二状态“0”。

步骤102：若所述第一数据为第一状态，对待检测存储单元对应的位线BL进行放电操作。

本发明实施例中，如果第一寄存器S_RG的第一数据为第一状态“1”，则说明是不需要PGM的数据，因此将第一检测单元对应的位线BL进行放电操作，将BL的电压降为0，则PV时就不会对数据为“1”cell的string提供电流，从而起到减少功耗的目的。

具体应用中，可以将第一检测单元对应的位线BL并联一个接地的NMOS晶体管，将第一数据作为该并联的NMOS晶体管的栅极输入，则当第一数据为第一状态“1”时，该并联的NMOS晶体管导通，将BL接地，使得BL得电压降为0。可以理解，本领域技术人员还可以采用其他的方式，使得BL得电压与第一数据关联，当第一数据为“1”时，实现对BL的放电，本发明实施例对此不作具体限定。

本发明实施例中，发现了现有技术中非易失存储器进行写操作时功耗较大的原因是：初期的PV一个page里面大多都是存第一状态“1”的cell，由于“1”cell在PV的读取过程中有电流流过非易失存储器的位线BL，假设page的容量为16KB，将大约有16*1024*8*i_string的电流从SA的电源VDD中流出，即使一个cell的电流i_string为1uA(或更小)，也将会存在着百毫安级别的功耗在初期的PV过程中，功耗非常大。因此，本发明实施例中，首先确定第一寄存器中的第一数据，若第一数据为第一状态，则说明是不需要进行编程的数据，此时若保持BL的电压，则会持续为第一待检测单元提供电流，造成无用的功耗，因此本发明实施例若第一数据为第一状态，对第一待检测单元对应的位线BL进行放电操作，使得BL不为待检测存储单元提供电流，从而有效减少了功耗。

实施例二

参照图3，示出了本发明实施例的一种非易失存储器处理方法的具体流程图，为了更清楚的说明本发明实施的实现方法，本发明实施例结合电路图进行说明。

如图4所示，在图2的基础上，本发明实施例增加了P型晶体管P0和N型晶体管N0。其中，所述P0的源极替换所述N1的漏极接高电平，所述P0的漏极与所述N1的漏极连接；所述N0的漏极与所述电容C未接地的一端连接；所述N0的源极接地；所述P0和所述N0的栅极都可以接收第一寄存器中flgs的电平状态，图4中其他的连接关系与图2相同，在此不再赘述。

可以理解，该电路图只是为了更加清楚的解释本发明，不是用于限定本发明，本领域技术人员可以结合本领域的公知常识或惯用技术手段搭建其他的电路以实现本发明实施例的非易失存储器处理方法，本发明实施例对应用的实际电路及场景不作具体限定。

所述方法具体可以包括如下步骤：

步骤201：通过总线BUS将第二寄存器中的数据复制到第一寄存器；所述第二寄存器用于存储用户输入的数据或编程验证后的结果数据。

本发明实施例中，首先通过总线BUS将第二寄存器中用户输入的数据或上一次编程验证后的结果数据复制到第一寄存器中，即将T_RG中用户输入的数据或上一次PV的结果复制到S_RG，实现寄存器运算S_RG＝T_RG。以图4为例，寄存器运算方法具体可以为：

首先，通过将VPRE设置低电平，P1导通，将BUS预充为高电平，BUS充电结束后关断P1，BUS连接S_RG的sel引脚，BUS为高电平，则可以选中S_RG，具体应用中，还可以先通过S_RG的复位引脚RSTS将S_RG寄存器清零。

然后，R_TRG将T_RG的数据读出到BUS上，然后控制S_RG的SETS引脚，将BUS的T_RG数据写入到S_RG中。

步骤202：对总线BUS充电。

本发明实施例中，在通过BUS将第二寄存器中用户输入的数据或上一次编程验证后的结果数据复制到第一寄存器后，BUS可能存在电平变化，可以通过将VPRE设置低电平，P1导通，将BUS线重新充电为高电平，BUS充电结束后关断P1。

步骤203：确定第一寄存器的第一数据；其中所述第一寄存器用于存储对待检测存储单元进行写操作时的结果数据。

步骤204：若所述第一数据为第一状态，对待检测存储单元对应的位线BL进行放电操作。

步骤205：若所述第一数据为第二状态，对待检测存储单元对应的位线BL进行充电操作。

本发明实施例中，如图4所示，如果S_RG是不需要PGM的第一状态“1”数据，N0导通，通过N0将所对应的BL放电为零。这样PV时就不会对为“1”cell的string提供电流，从而起到减少功耗的目的。

如果S_RG中的第一数据是需要PGM的第二状态“0”数据，则P0导通，同时设定VCOMC、VBLC为高电平，N1、N3导通，通过P0、N1、N3对BL充电并提供string的电流以维持BL的电压。

步骤206：建立所述BUS与所述待检测存储单元之间的电流回路。

本发明实施例中，如图4所示，将VSENS设置高电平，N2导通，BUS与BL之间存在电流回路。

步骤207：若所述BUS的电压维持在高电平，对所述待检测存储单元进行编程验证操作。

本发明实施例中，如图4所示，期望被PGM的“0”cell进行PV时，如果string电流是否足够小，使得N2导通时BUS能维持在VDD，则可以判断cell阈值到达目标值。

步骤208：若所述BUS的电压为高电平，将BUS的电平状态写入所述第一寄存器中，使得第一寄存器中存储第二数据。

本发明实施例中，如果BUS为VDD，说明已经成功将cell PGM到“0”状态，S_RG写入1，使得第一寄存器中存储的第二数据为“1”。则可以控制SETS引脚，将BUS写入到S_RG中。

步骤209：将所述第二数据通过或运算存储在所述第二寄存器中。

本发明实施例中，将第二数据通过或运算存储在第二寄存器中具体可以通过下述方式实现：寄存器运算T_RG＝T_RG|S_RG，将本次PV的结果S_RG“或”到T_RG中。已经成功将cell PGM到“0”状态的cell其S_RG＝1或运算之后T_RG＝1，在下一次PGM+PV的过程中，该cell将不参与PGM和PV的过程，进一步实现了减低功耗。

具体应用中，“或”运算的方法为：通过将VPRE设置低电平，P1导通，使BUS＝VDD，从而选中S_RG，R_SRG将S_RG的数据读取到BUS，然后控制T_RG的SETT引脚将BUS上的S_RG结果或到T_RG中。

可以理解，本发明实施例不限于上述的方式实现将S_RG的数据体现到BUS上，本领域技术人员可以根据实际应用场景选择其他的方式，本发明实施例对此不作具体限定。

步骤210：若所述BUS的电压值减小，将所述BUS放电为0。

如果BUS的电压值减小，说明可能cell还没有PGM到目标”0”状态，S_RG维持原来的值”0”，继续执行PGM+PV的循环。

如果BUS的电压值减小，还可能是cell中为不期望被PGM的“1”，对该cell进行PV时：FLGS作用在N0上，并通过N2、N3将BUS放电为0，从而使得“1”cell的S_RG不会被选中。具体应用中，该将BUS放电为0的过程也可以通过更改图4电路实现，具体来说：将S_RG的输出flgs接入N5的栅极，实现对“1”cell的BUS放电。

可以理解，本领域技术人员还可以根据实际应用场景，采用其他的方式在BUS的电压值减小时，将所述BUS放电为0，本发明实施例对此不作具体限定。

本方案通过寄存器运算，用S_RG筛选出不需要PGM的“1”cell以及PGM到达目标状态的“0”cell在下一次PV时不进行BL的充电,不为string提供电流，从而起到减少功耗的目的。

本发明实施例中，发现了现有技术中非易失存储器进行写操作时功耗较大的原因是：初期的PV一个page里面大多都是存第一状态“1”的cell，由于“1”cell在PV的读取过程中有电流流过非易失存储器的位线BL，假设page的容量为16KB，将大约有16*1024*8*i_string的电流从SA的电源VDD中流出，即使一个cell的电流i_string为1uA(或更小)，也将会存在着百毫安级别的功耗在初期的PV过程中，功耗非常大。因此，本发明实施例中，首先确定第一寄存器中的第一数据，若第一数据为第一状态，则说明是不需要进行编程的数据，此时若保持BL的电压，则会持续为第一待检测单元提供电流，造成无用的功耗，因此本发明实施例若第一数据为第一状态，对第一待检测单元对应的位线BL进行放电操作，使得BL不为待检测存储单元提供电流，从而有效减少了功耗。

需要说明的是，对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明所必需的。

实施例三

参照图5，示出了一种非易失存储器处理装置的框图，该装置具体可以包括：

第一数据确定模块310，用于确定第一寄存器的第一数据；其中所述第一寄存器用于存储对待检测存储单元进行写操作时的结果数据；

第一放电模块320，用于若所述第一数据为第一状态，对待检测存储单元对应的位线BL进行放电操作。

优选地，所述装置还包括：

第一充电模块，用于若所述第一数据为第二状态，对待检测存储单元对应的位线BL进行充电操作。

复制模块，用于通过总线BUS将第二寄存器中的数据复制到第一寄存器；所述第二寄存器用于存储用户输入的数据或编程验证后的结果数据；

第二充电模块，用于对总线BUS充电。

电流回路建立模块，用于建立所述BUS与所述待检测存储单元之间的电流回路；

验证模块，用于若所述BUS的电压维持在高电平，对所述待检测存储单元进行编程验证操作；

第二放电模块，用于若所述BUS的电压值减小，将所述BUS放电为0。

写入模块，用于若所述BUS的电压为高电平，将BUS的电平状态写入所述第一寄存器中，使得第一寄存器中存储第二数据；

或运算模块，用于将所述第二数据通过或运算存储在所述第二寄存器中。

本发明实施例中，发现了现有技术中非易失存储器进行写操作时功耗较大的原因是：初期的PV一个page里面大多都是存第一状态“1”的cell，由于“1”cell在PV的读取过程中有电流流过非易失存储器的位线BL，假设page的容量为16KB，将大约有16*1024*8*i_string的电流从SA的电源VDD中流出，即使一个cell的电流i_string为1uA(或更小)，也将会存在着百毫安级别的功耗在初期的PV过程中，功耗非常大。因此，本发明实施例中，首先确定第一寄存器中的第一数据，若第一数据为第一状态，则说明是不需要进行编程的数据，此时若保持BL的电压，则会持续为第一待检测单元提供电流，造成无用的功耗，因此本发明实施例若第一数据为第一状态，对第一待检测单元对应的位线BL进行放电操作，使得BL不为待检测存储单元提供电流，从而有效减少了功耗。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

在一个典型的配置中，所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可处理可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitory media)，如调制的数据信号和载波。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程非易失存储器处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程非易失存储器处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种非易失存储器处理方法和一种非易失存储器处理装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。