阅读说明：本技术 发光二极管及其制作方法、显示装置 (Light emitting diode and preparation method thereof, display device ) 是由 孟虎 于 2019-06-25 设计创作，主要内容包括：一种发光二极管及其制作方法、显示装置,其中,发光二极管包括：第一半导体层；第二半导体层；发光层,设置于第一半导体层和第二半导体层之间；阻挡层,设置于第一半导体层和第二半导体层中的至少一者的侧面的至少部分区域上,阻挡层被配置为在阻挡层与所述侧面的至少部分区域之间形成电荷耗尽区。(A kind of light emitting diode and preparation method thereof, display device, wherein light emitting diode includes: the first semiconductor layer；Second semiconductor layer；Luminescent layer is set between the first semiconductor layer and the second semiconductor layer；Barrier layer is set on at least partly region of the side of at least one of the first semiconductor layer and the second semiconductor layer, and barrier layer is configured as forming charge depletion area between barrier layer and at least partly region of the side.)

发光二极管及其制作方法、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种发光二极管、发光二极管的制作方法和具有发光二极管的显示装置。

背景技术

近年来，微型发光二极管(Micro LED)作为一种新型的自发光显示技术，受到广泛关注。然而，当发光二极管的尺寸较小(例如小于10μm)时，发光二极管的外量子效率将出现明显的衰减现象，且尺寸越小，外量子效率越低。

发明内容

一方面，提供了一种发光二极管，包括：第一半导体层；第二半导体层；发光层，设置于第一半导体层和第二半导体层之间；阻挡层，设置于第一半导体层和第二半导体层中的至少一者的侧面的至少部分区域上，阻挡层被配置为在阻挡层与所述侧面的至少部分区域之间形成电荷耗尽区。

在一些实施例中，第一半导体层为P型半导体层，第二半导体层为N型半导体层；阻挡层包括覆盖在P型半导体层的侧面的至少部分区域上的第一阻挡层，第一阻挡层的功函数小于P型半导体层的功函数。

在一些实施例中，第一阻挡层包括：第一主体部，覆盖在P型半导体层的侧面上；与第一主体部靠近发光层的一侧连接的第一延伸部，第一延伸部覆盖在发光层的侧面中靠近P型半导体层的部分区域上；在垂直于发光层的一个主表面的方向上，第一延伸部与N型半导体层之间具有间隙。

在一些实施例中，第一阻挡层还包括：与第一主体部远离发光层的一侧连接的第二延伸部，第二延伸部覆盖在P型半导体层远离发光层的主表面的边缘区域上。

在一些实施例中，第一阻挡层在发光层的一个主表面上的正投影呈封闭的框形。

在一些实施例中，第一阻挡层的功函数范围为4.0eV～5.5eV。

在一些实施例中，第一阻挡层的功函数与P型半导体层的功函数之间的差值的绝对值大于或等于0.3eV。

在一些实施例中，第一阻挡层的材料包括金属、导电的金属氧化物、石墨烯和金属性碳纳米管中的至少一种。

在一些实施例中，第一半导体层为P型半导体层，第二半导体层为N型半导体层；阻挡层包括覆盖在N型半导体层的侧面的至少部分区域上的第二阻挡层，第二阻挡层的功函数大于N型半导体层的功函数。

在一些实施例中，第二阻挡层在发光层所确定的平面上的正投影呈封闭的框形。

在一些实施例中，第二阻挡层的功函数范围为4.5eV～5.1eV。

在一些实施例中，第二阻挡层的功函数与N型半导体层的功函数之间的差值的绝对值大于或等于0.3eV。

在一些实施例中，第二阻挡层的材料包括金属、导电的金属氧化物、石墨烯和金属性碳纳米管中的至少一种。

在一些实施例中，第一半导体层为P型半导体层，第二半导体层为N型半导体层；阻挡层包括覆盖在P型半导体层的侧面的至少部分区域上的第一阻挡层，以及，覆盖在N型半导体层的侧面的至少部分区域上的第二阻挡层；在垂直于发光层的一个主表面的方向上，第一阻挡层与第二阻挡层之间具有间隙。

在一些实施例中，第二半导体层具有主体区域和第二电极设置区域，第二半导体层的处于主体区域的部分与发光层及第一半导体层重叠，第二半导体层的处于第二电极设置区域的部分不与发光层及第一半导体层重叠。发光二极管还包括：衬底，设置于第二半导体层远离发光层的一侧；第一电极，设置于第一半导体层远离发光层的主表面上；第二电极，设置于第二半导体层的第二电极设置区域内。

另一方面，提供了一种发光二极管的制作方法，包括：提供衬底；在衬底上依次形成第二半导体层、发光层及第一半导体层；图案化第一半导体层，去除第一半导体层的处于发光二极管的发光区域的边缘的部分；在衬底的形成有图案化的第一半导体层的一侧形成第一阻挡膜；图案化第一阻挡膜，使第一阻挡膜中覆盖在图案化的第一半导体层的侧面的部分被保留，形成第一阻挡层；其中，第一阻挡层被配置为在第一阻挡层与第一半导体层之间形成电荷耗尽区。

在一些实施例中，在图案化第一半导体层的步骤之后，还包括：使用对第一半导体层进行图案化所使用的掩膜，对发光层的处于发光区域的边缘的部分进行刻蚀，刻蚀深度小于发光层的厚度。

在一些实施例中，图案化第一阻挡膜的步骤中，第一阻挡膜中覆盖在图案化的第一半导体层处于发光区域的主表面边缘区域的部分被保留。

在一些实施例中，在形成发光层之前，还包括：图案化第二半导体层，去除第二半导体层的处于发光区域的边缘的部分；在衬底的形成有图案化的第二半导体层的一侧形成第二阻挡膜；图案化第二阻挡膜，使第一阻挡膜中覆盖在图案化的第二半导体层的侧面的部分被保留，形成第二阻挡层；其中，第二阻挡层被配置为在第二阻挡层与第二半导体层之间形成电荷耗尽区。

再一方面，提供一种显示装置，包括：驱动基板；安装于驱动基板一侧的多个发光二极管，每个发光二极管为如上述任一实施例中的发光二极管，且每个发光二极管与驱动基板电连接。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为根据本公开的一些实施例提供一种发光二极管的俯视图；

图2为图1中发光二极管的A-A向剖视图；

图3为根据本公开的一些实施例提供另一种发光二极管的剖视结构示意图；

图4为根据本公开的一些实施例提供又一种发光二极管的剖视结构示意图；

图5为根据本公开的一些实施例提供一种发光二极管的制作方法的流程示意图；

图6～图14为根据本公开一些实施例提供的发光二极管的制作方法的各步骤示意图；

图15～图18为根据本公开一些实施例提供的制作第二阻挡层的各步骤示意图；

图19为根据本公开的一些实施例提供一种显示装置的结构示意图；

图20为根据本公开的一些实施例提供另一种显示装置的结构示意图。

具体实施方式

下面将结合附图，对本公开的一些实施例进行描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本公开实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

当发光二极管的尺寸缩小后，发光二极管的侧壁的漏电流占总电流的比例上升，绝大多数的载流子通过侧壁表面的非辐射复合机制进行跃迁，因此当发光二极管的尺寸较小时，例如小于10μm时，发光二极管的外量子效率将出现明显的衰减现象，且尺寸越小，外量子效率越低。

在相关技术中，采用缓和的干法刻蚀工艺制备微型发光二极管，或者在微型发光二极管的侧壁上制备钝化薄膜，以期降低微型发光二极管侧面的缺陷和复合中心的密度。然而，缓和的干法刻蚀工艺会造成对微型发光二极管的膜层进行图案化的工艺均匀性以及线宽变差，制备钝化薄膜通常需要进行高温退火工艺，这均导致对微型发光二极管侧面的缺陷和复合中心密度的降低效果较差，造成侧壁表面漏电流仍然较大，微型发光二极管的外量子效率不能得到明显提升。

参见图1和图2，本公开的一些实施例提供了一种发光二极管100，包括第一半导体层10、发光层20、第二半导体层30和阻挡层40。

其中，发光层20设置于第一半导体层10和第二半导体层30之间。示例性的，第一半导体层10和第二半导体层30中的一者为P型半导体层，另一者为N型半导体层。当给发光二极管100加上电压后，N型半导体层中的电子将向发光层20迁移，并进入到发光层20；P型半导体层的空穴也向发光层20迁移，并进入到发光层20。进入发光层20内的电子与空穴发生复合，从而产生自发辐射光。此处，示例性的，发光层20为多量子阱层(MQW，MultipleQuantum Well)。

阻挡层40设置于第一半导体层10和第二半导体层30中的至少一者的侧面(例如图2中所示的第一半导体层的侧面10A)的至少部分区域上，而且阻挡层40被配置为在阻挡层40与该侧面的至少部分区域之间形成电荷耗尽区70。这样，由于存在电荷耗尽区70，第一半导体层10和/或第二半导体层30中运动的载流子(空穴和/或电子)将远离该侧面的至少部分区域，从而实现了发光二极管的横向电流限制，使该侧面的至少部分区域不易出现漏电流，提高了发光二极管的外量子效率。

需要说明的是，电荷耗尽区70是一个高电阻区。由于存在电荷耗尽区70，使得第一半导体层10和/或第二半导体层30中的载流子(空穴和/或电子)向该侧面的至少部分区域运动时，需要克服肖特基势垒。从而使这些运动的载流子主要集中在远离该侧面的至少部分区域的位置，因此可以实现对注入电流的横向抑制，减少载流子在该侧面的至少部分区域因缺陷和复合中心而形成的非辐射复合，有助于提高发光二极管100的发光效率。

阻挡层40的结构及设置方式有多种，包括但不限于以下多个实施例示出的阻挡层40的结构及设置方式。

在一些实施例中，如图2所示，第一半导体层10为P型半导体层101，第二半导体层30为N型半导体层301。阻挡层40包括覆盖在P型半导体层101的侧面10A的至少部分区域上的第一阻挡层40A，第一阻挡层40A的功函数小于P型半导体层101的功函数。

这样设计，在第一阻挡层40A与P型半导体层101达到热平衡的过程中，第一阻挡层40A内的电子将向P型半导体层101中移动，从而形成内建电场及半导体能带弯曲。而且当第一阻挡层40A与P型半导体层101达到热平衡后，二者费米能级保持一致，在第一阻挡层40A与P型半导体层101之间，第一阻挡层40A内的电子与P型半导体层101内的空穴结合形成电荷耗尽区70，即形成高电阻区。

由于存在电荷耗尽区70，P型半导体层101内的空穴电流分布将发生改变，即空穴电流主要集中在P型半导体层101的体内区域，因此可以实现注入空穴电流的横向抑制，防止空穴电流在P型半导体层101的侧面10A因缺陷和复合中心而形成非辐射复合，减少了该侧面10A的至少部分区域产生漏电流的现象，从而提高了发光二极管的外量子效率，即提高了发光二极管的发光效率。

示例性的，如图2所示，第一阻挡层40A包括第一主体部401和第一延伸部402。

其中，第一主体部401覆盖在P型半导体层101的侧面10A上。这样，能够在第一主体部401与P型半导体层101的整个侧面10A之间形成电荷耗尽区70，从而能够更好的实现注入电流的横向抑制，改善P型半导体层101的侧面10A漏电流的现象。

第一延伸部402与第一主体部401靠近发光层20的一侧相连接，第一延伸部402覆盖在发光层20的侧面中靠近P型半导体层101的部分区域上。这样设计，使侧面10A靠近发光层20的一端不易出现漏电流现象，并且有利于降低第一阻挡层40A的加工难度。

在垂直于发光层20的一个主表面的方向(图2所示的X方向)上，第一延伸部402与N型半导体层301之间具有间隙d₁。这样能够防止第一阻挡层40A与N型半导体层301相互影响，使第一阻挡层40A与P型半导体层101之间可以产生稳定可靠的电荷耗尽区。

在此基础上，示例性的，如图2所示，第一阻挡层40A还包括与第一主体部401远离发光层20的一侧连接的第二延伸部403，第二延伸部403覆盖在P型半导体层101远离发光层20的主表面10B的边缘区域上。这样设计，使侧面10A靠近主表面10B的一端不易出现漏电流现象，并且有利于降低第一阻挡层40A的加工难度。

示例性的，如图1和图2所示，第一阻挡层40A在发光层20的一个主表面20A上的正投影呈封闭的框形。这样，能够在第一阻挡层40A与P型半导体层101的整个侧面10A之间形成电荷耗尽区70，从而能够更好的实现注入电流的横向抑制，改善P型半导体层101的侧面10A漏电流的现象，提高发光二极管100的发光效率。

此处，需要说明的是，第一阻挡层40A在发光层20的一个主表面20A上的正投影并不局限于呈封闭的框形。例如，第一阻挡层40A包括至少两部分，该至少两部分围绕P型半导体层101的侧面依次间隔设置且排列一周。

示例性的，第一阻挡层40A的材料包括金属、导电的金属氧化物、石墨烯和金属性碳纳米管等中的至少一种。例如，第一阻挡层40A为200nm～300nm厚的金属层或导电的金属氧化物层；又例如，第一阻挡层40A为一层或两层石墨烯。

在一些可能的设计中，第一阻挡层40A的功函数范围为4.0eV～5.5eV。该范围内的材料包括但不限于钛、铝、银、铟、钼、铜、铬、金等。通过第一阻挡层40A的功函数范围为4.0eV～5.5eV，使第一阻挡层40A的功函数可以小于P型半导体层101的功函数(P型半导体层101的功函数范围通常为6eV～7eV)，因此能够在第一阻挡层40A与P型半导体层101的侧面10A之间形成电荷耗尽区70，实现改善P型半导体层101的侧面10A的漏电流现象。

在此基础上，示例性的，第一阻挡层40A的功函数与P型半导体层101的功函数之间的差值的绝对值大于或等于0.3eV。这样，使第一阻挡层40A与P型半导体层101之间形成的电荷耗尽区70具有较高的肖特基势垒，从而能够有效的防止P型半导体层101内的空穴电流从其侧面10A泄露出去，具有较高的稳定性和可靠性。

在另一些实施例中，如图3所示，阻挡层40包括覆盖在N型半导体层301的侧面30A的至少部分区域上的第二阻挡层40B，第二阻挡层40B的功函数大于N型半导体层301的功函数。

这样设计，在第二阻挡层40B与N型半导体层301达到热平衡的过程中，N型半导体层301内的电子将向第二阻挡层40B中移动，从而形成内建电场及半导体能带弯曲。而且当第二阻挡层40B与N型半导体层301达到热平衡后，二者费米能级保持一致，在第二阻挡层40B与N型半导体层301之间，N型半导体层301内的电子与第二阻挡层40B内的空穴结合形成电荷耗尽区70，即形成高电阻区。

由于存在电荷耗尽区70，N型半导体层301内的电子电流分布将发生改变，即电子电流主要集中在N型半导体层301的体内区域，因此可以实现注入电子电流的横向抑制，防止电子电流在N型半导体层301的侧面30A因缺陷和复合中心而形成非辐射复合，减少了该侧面30A的至少部分区域产生漏电流的现象，从而提高了发光二极管的外量子效率，即提高了发光二极管的发光效率。

示例性的，如图3所示，第二阻挡层40B覆盖在N型半导体层301的整个侧面30A上。这样能够在第二阻挡层40B与N型半导体层301的整个侧面30A之间形成电荷耗尽区70，从而能够更好的实现注入电流的横向抑制，改善N型半导体层301的侧面30A漏电流的现象。

在此基础上，示例性的，如图3所示，第二阻挡层40B覆盖发光层20的侧面中靠近N型半导体层301的部分区域上。这样设计，使侧面30A靠近发光层20的一端不易出现漏电流现象，并且有利于降低第二阻挡层40B的加工难度。

在垂直于发光层20的一个主表面的方向(图3所示的X方向)上，第二阻挡层40B与P型半导体层101之间具有间隙d₂。这样能够防止第二阻挡层40B与P型半导体层101相互影响，使第二阻挡层40B与N型半导体层301之间可以产生稳定可靠的电荷耗尽区。

示例性的，如图3所示，第二阻挡层40B在发光层20的一个主表面20A上的正投影呈封闭的框形。这样，能够在第二阻挡层40B与N型半导体层301的整个侧面30A之间形成电荷耗尽区70，从而能够更好的实现注入电流的横向抑制，改善N型半导体层301的侧面30A漏电流的现象，提高发光二极管100的发光效率。

此处，需要说明的是，第二阻挡层40B在发光层20的一个主表面20A上的正投影并不局限于呈封闭的框形。例如，第一阻挡层40A包括至少两部分，该至少两部分围绕N型半导体层301的侧面30A依次间隔设置且排列一周。

示例性的，第二阻挡层40B的材料包括金属、导电的金属氧化物、石墨烯和金属性碳纳米管中的至少一种。例如，第二阻挡层40B为200nm～300nm厚的金属层或导电的金属氧化物层；又例如，第二阻挡层40B为一层或两层石墨烯。

示例性的，第二阻挡层40B的功函数范围为4.5eV～5.1eV。该范围内的材料包括但不限于钼、铜、铬、金、镍等。通过第二阻挡层40B的功函数范围为4.5eV～5.1eV，使第二阻挡层40B的功函数可以大于N型半导体层301的功函数(N型半导体层301的功函数范围通常为4.0eV～4.2eV)，因此能够在第二阻挡层40B与N型半导体层301的侧面30A之间形成电荷耗尽区70，实现改善N型半导体层301的侧面30A的漏电流现象。

在此基础上，示例性的，第二阻挡层40B的功函数与N型半导体层301的功函数之间的差值的绝对值大于或等于0.3eV。这样，使第二阻挡层40B与N型半导体层301之间形成的电荷耗尽区70具有较高的肖特基势垒，从而能够有效的防止N型半导体层301内的电子电流从其侧面30A泄露出去，具有较高的稳定性和可靠性。

在另一些实施例中，如图4所示，阻挡层40包括覆盖在P型半导体层101的侧面10A的至少部分区域上的第一阻挡层40A，以及，覆盖在N型半导体层301的侧面30A的至少部分区域上的第二阻挡层40B。这样，可以同时实现减少所述侧面10A的至少部分区域和所述侧面30A的至少部分区域产生漏电流的现象，从而提高发光二极管的外量子效率，以提高发光二极管的发光效率。

示例性的，如图4所示，在垂直于发光层20的一个主表面的方向(图4中示出的X方向)上，第一阻挡层40A与第二阻挡层40B之间具有间隙d₃。例如，可以通过发光层20将第一阻挡层40A与第二阻挡层40B分隔开。这时，第二阻挡层40B不覆盖发光层20的侧面中靠近N型半导体层301的部分区域。这样设计，能够防止第一阻挡层40A与第二阻挡层40B相互影响，使第一阻挡层40A与P型半导体层101之间，以及，第二阻挡层40B与N型半导体层301之间均可以产生稳定可靠的电荷耗尽区。

参见图1～图4，在一些实施例中，第二半导体层30具有主体区域M₁和第二电极设置区域M₂，第二半导体层30的处于主体区域M₁的部分与发光层20及第一半导体层10重叠，第二半导体层30的处于第二电极设置区域M₂的部分不与发光层20及第一半导体层10重叠。

如图1～图4所示，发光二极管100还包括衬底80、第一电极50及第二电极60。

其中，衬底80设置于第二半导体层30远离发光层20的一侧。通过设置衬底80，便于形成依次叠加的第二半导体层30、发光层20及第一半导体层10。示例性的，如图2～图4所示，衬底包括蓝宝石衬底801和位于蓝宝石衬底801与第二半导体层30之间的缓冲层802。

第一电极50设置于第一半导体层10远离发光层20的主表面10B上，第二电极60设置于第二半导体层30的第二电极设置区域M₂内。这样，可以通过第一电极50向第一半导体层10内注入载流子(空穴和电子中的一者)，及通过第二电极60向第二半导体层30内注入载流子(空穴和电子中的另一者)。

其中，示例性的，如图2～图4所示，当第一半导体层10为P型半导体层101，第二半导体层30为N型半导体层301时，第一电极50为阳极，第二电极60为阴极。

需要说明的是，此处，第一半导体层10为P型半导体层101和N型半导体层301中的一者，第二半导体层30为P型半导体层101和N型半导体层301中的另一者。当第一半导体层10为N型半导体层301，第二半导体层30为P型半导体层101时，参见图2～图4，覆盖在N型半导体层301的侧面30A的第二阻挡层40B，包括与第一阻挡层40A的第二延伸部403相类似的结构。

参见图5，本公开一些实施例提供一种发光二极管的制作方法，该制作方法包括步骤901～步骤905。

步骤901，如图6所示，提供衬底80。

其中，衬底80起支撑作用，能够使后续形成的各个层(例如第一半导体层、第二半导体层及发光层等)具有较高的稳定性和可靠性。示例性的，衬底80包括蓝宝石衬底801和位于蓝宝石衬底801一侧的缓冲层802。

步骤902，如图7所示，在衬底80上依次形成第二半导体层30、发光层20及第一半导体层10。

其中，第一半导体层10为P型半导体层101和N型半导体层301中的一者，第二半导体层30为P型半导体层101和N型半导体层301中的另一者。例如，图7中示出了第一半导体层10为P型半导体层101，第二半导体层30为N型半导体层301。示例性的，步骤902包括但不限于采用外延生长工艺在衬底80的一侧依次生长出N型半导体层301、发光层20及P型半导体层101。

步骤903，如图8和图9所示，图案化第一半导体层10，去除第一半导体层10的处于发光二极管100的发光区域P₁的边缘的部分。

其中，采用构图工艺图案化第一半导体层10。例如，首先在第一半导体层10远离发光层20的一侧形成光刻胶层；然后对该光刻胶层进行曝光和显影，得到图案化的光刻胶层，该图案化的光刻胶层暴露第一半导体层10的处于发光区域P₁边缘的部分的表面；最后，使用该图案化的光刻胶层对第一半导体层10进行刻蚀，去除第一半导体层10的处于发光二极管100的发光区域P₁的边缘的部分。

示例性的，图案化第一半导体层10，可以仅去除第一半导体层10的处于发光二极管100的发光区域P₁的边缘的部分(如图8所示)；也可以在去除第一半导体层10的处于发光二极管100的发光区域P₁的边缘的部分的同时，将第一半导体层10的处于发光二极管100的非发光区域P₂的部分一并去除(如图9所示)。这里的非发光区域P₂指的是发光二极管100上除发光区域P₁以外的区域。

如图8所示，在仅去除第一半导体层10的处于发光二极管的发光区域P₁的边缘的部分，第一半导体层10上将形成凹槽10C。示例性的，凹槽10C在发光层20的一个主表面20A上的正投影呈封闭的框形；或者，凹槽10C的数量为多个，多个凹槽10C围绕第一半导体层10依次间隔排列一周。

步骤904，如图10所示，在衬底80的形成有图案化的第一半导体层10的一侧形成第一阻挡膜404。

其中，形成第一阻挡膜404时，可以采用物理气相沉积工艺、溅射工艺、蒸发工艺和转移工艺中的任意一种。例如，当第一阻挡膜404的材料为导电的金属氧化物或金属(例如钼、铝、铜等)时，可以采用物理气相沉积工艺或溅射工艺或蒸发工艺，制备出第一阻挡膜404。当第一阻挡膜404的材料为石墨烯时，可以采用转移工艺将铜上化学气相沉积生长的单层或少层石墨烯(例如1层～2层)转移至衬底80的形成有图案化的第一半导体层10的一侧，以形成第一阻挡膜404。

步骤905，参见图11，图案化第一阻挡膜404，使第一阻挡膜404中覆盖在图案化的第一半导体层10的侧面10A的部分被保留，形成第一阻挡层40A。

其中，采用构图工艺图案化第一阻挡膜404，可以去除第一阻挡膜404中不需要保留的部分，例如，去除第一阻挡膜404中处于非发光区域P₂的部分，及处于第一半导体层位于发光区域P₁的主表面10B上的部分，以实现使第一阻挡膜404中覆盖在图案化的第一半导体层10的侧面10A的部分被保留，形成第一阻挡层40A。

第一阻挡层40A被配置为在第一阻挡层40A与第一半导体层10之间形成电荷耗尽区70。这样，由于存在电荷耗尽区70，第一半导体层10中运动的载流子(空穴或电子)将远离侧面10A，从而实现了发光二极管的横向电流限制，使侧面10A不易出现漏电流现象，提高发光二极管100的外量子效率，进而提高发光二极管100的发光效率。

在一些实施例中，在步骤903之后，该制作方法还包括：

如图12所示，使用对第一半导体层10进行图案化所使用的掩膜，对发光层20的处于发光区域P₁的边缘的部分进行刻蚀，刻蚀深度小于发光层的厚度。这样，在后续制作第一阻挡膜404时，可以使第一阻挡膜覆盖发光层20的侧面中靠近第一半导体层101的部分区域。从而有利于降低第一阻挡层40A的加工难度；并且，如图13所示，使第一阻挡层40A有效的覆盖第一半导体层101的整个侧面10A，第一半导体层101的侧面10A靠近发光层20的一端不易出现漏电流现象。

在一些实施例中，如图11和图13所示，图案化第一阻挡膜404的步骤中，第一阻挡膜404中覆盖在图案化的第一半导体层10处于发光区域P₁的主表面10B边缘区域的部分被保留。这样，这样设计，使侧面10A靠近主表面10B的一端不易出现漏电流现象，并且有利于降低形成的第一阻挡层40A的加工难度。

在一些实施例中，如图14所示，该制作方法还包括如下步骤：

图案化发光层20，去除发光层20的处于非发光区域P₂的部分，使第二半导体层30的处于非发光区域P₂的部分的表面被暴露。然后，在暴露出的第一半导体层30的表面上形成第二电极60，在图案化的第一半导体层10远离发光层20的表面上形成第一电极50。

在一些实施例中，在形成发光层之前，该制作方法还包括步骤一～步骤三。

步骤一、如图15和图16所示，图案化第二半导体层30，去除第二半导体层30的处于发光区域P₁的边缘的部分。

其中，采用图案化第二半导体层30的步骤与上述图案化第一半导体层10的步骤相同，此处不再赘述。

示例性的，图案化第一半导体层30，可以仅去除第二半导体层30的处于发光二极管100的发光区域P₁的边缘的部分(如图15所示)；也可以在去除第二半导体层30的处于发光二极管100的发光区域P₁的边缘的部分的同时，将第二半导体层30的处于发光二极管100的非发光区域P₂的部分一并去除(如图16所示)。这里的非发光区域P₂指的是发光二极管100上除发光区域P₁以外的区域。

如图15所示，在仅去除第二半导体层30的处于发光二极管100的发光区域P₁的边缘的部分，第二半导体层30上将形成凹槽30B。示例性的，凹槽30B在衬底80上的正投影呈封闭的框形；或者，凹槽30B的数量为多个，多个凹槽30B围绕第二半导体层30依次间隔排列一周。

步骤二、如图17所示，在衬底的形成有图案化的第二半导体层30的一侧形成第二阻挡膜405。

其中，形成第二阻挡膜405时，可以采用物理气相沉积工艺、溅射工艺、蒸发工艺和转移工艺中的任意一种。例如，当第二阻挡膜405的材料为导电的金属氧化物或金属(例如钼、铝、铜等)时，可以采用物理气相沉积工艺或溅射工艺或蒸发工艺，制备出第二阻挡膜405。当第二阻挡膜405的材料为石墨烯时，可以采用转移工艺将铜上化学气相沉积生长的单层或少层石墨烯(例如1层～2层)转移至衬底80的形成有图案化的第二半导体层30的一侧，以形成第一阻挡膜405。

步骤三、如图18所示，图案化第二阻挡膜405，使第一阻挡膜中覆盖在图案化的第二半导体层的侧面的部分被保留，形成第二阻挡层；其中，第二阻挡层被配置为在第二阻挡层与第二半导体层之间形成电荷耗尽区。

其中，采用构图工艺图案化第二阻挡膜405，可以去除第二阻挡膜405中不需要保留的部分，例如，去除第二阻挡膜405中处于非发光区域P₂的部分，及处于第二半导体层位于发光区域P₁的主表面30C上的部分，以实现使第二阻挡膜405中覆盖在图案化的第二半导体层30的侧面30A的部分被保留，形成第二阻挡层40B。

第二阻挡层40B被配置为在第二阻挡层40B与第二半导体层30之间形成电荷耗尽区70。这样，由于存在电荷耗尽区70，第二半导体层30中运动的载流子(空穴或电子)将远离侧面30A，从而实现了发光二极管的横向电流限制，使侧面30A不易出现漏电流现象，提高发光二极管100的外量子效率，进而提高发光二极管100的发光效率。

在形成第二阻挡层40B后，可以采用上述一个或多个步骤以形成发光层20及第一半导体层10，接着形成第一阻挡层、第一电极及第二电极，以制作出如图4所示出的发光二极管100。

参见图19和图20，本公开一些实施例提供一种显示装置200，显示装置200包括驱动基板300和安装于驱动基板300一侧的多个发光二极管100，每个发光二极管100为上述任一实施例中的发光二极管200，且每个发光二极管100与驱动基板300电连接。其中，驱动基板300为有源驱动基板或者无源驱动基板。安装在驱动基板300上的发光二极管100，不包括衬底。即，通过上述制作方法制作完成的发光二极管100，在安装至驱动基板300之前，需要先去除衬底。

示例性的，如图19所示，驱动基板300设置在第二半导体层30远离发光层20的一侧。这时，可以通过制作连接线400，使每个发光二极管100的第一电极50和第二电极60均连接至驱动基板300上。

示例性的，如图20所示，驱动基板300设置在第一半导体层10远离发光层20的一侧。这时，可以通过焊点500，使每个发光二极管100的第一电极50和第二电极60均连接至驱动基板300上。

此处，需要说明的是，第一半导体层10和第二半导体层30中的一者为P型半导体层101，另一者为N型半导体层301。例如，图19中示出了第一半导体层10为P型半导体层101，第二半导体层30为N型半导体层301的示例。

参见图19和图20，显示装置200中的发光二极管200，由于在第一半导体层10和第二半导体层30中的至少一者的侧面的至少部分区域上设置有阻挡层40(例如图19中示出了在第一半导体层10的侧面10A设置有第一阻挡层40A)，而且阻挡层40被配置为在阻挡层40与该侧面的至少部分区域之间形成电荷耗尽区。这样，由于存在电荷耗尽区，第一半导体层10和/或第二半导体层30中运动的载流子(空穴和/或电子)将远离该侧面的至少部分区域，从而实现了发光二极管的横向电流限制，使该侧面的至少部分区域不易出现漏电流现象，提高了发光二极管的外量子效率，即提高了发光二极管的发光效率。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。